JPH065783A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH065783A JPH065783A JP4164519A JP16451992A JPH065783A JP H065783 A JPH065783 A JP H065783A JP 4164519 A JP4164519 A JP 4164519A JP 16451992 A JP16451992 A JP 16451992A JP H065783 A JPH065783 A JP H065783A
- Authority
- JP
- Japan
- Prior art keywords
- metal thin
- thin film
- semiconductor device
- interlayer insulating
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 出力信号の非線形素子による歪を抑え、且つ
半導体装置外部への不要輻射を防ぐ。 【構成】 半導体基板１上の拡散領域３の上に、電源系
に接続された多結晶シリコン層４と第２の金属薄膜９の
間にジグザグなパターンで第１の金属薄膜６を形成し、
そのジグザグな金属薄膜６の一端を半導体集積回路の出
力に接続して、他の一端をボンディングパット１０に接
続する半導体装置。
半導体装置外部への不要輻射を防ぐ。 【構成】 半導体基板１上の拡散領域３の上に、電源系
に接続された多結晶シリコン層４と第２の金属薄膜９の
間にジグザグなパターンで第１の金属薄膜６を形成し、
そのジグザグな金属薄膜６の一端を半導体集積回路の出
力に接続して、他の一端をボンディングパット１０に接
続する半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の出力
とボンディングパットの結線に用いる半導体装置に関す
る。
とボンディングパットの結線に用いる半導体装置に関す
る。
【０００２】
【従来の技術】従来より、半導体集積回路の出力とボン
ディングパットの結線には、金属薄膜に多結晶シリコン
や拡散領域を使用した抵抗及びダイオードを接続した半
導体装置が用いられている。
ディングパットの結線には、金属薄膜に多結晶シリコン
や拡散領域を使用した抵抗及びダイオードを接続した半
導体装置が用いられている。
【０００３】以下、従来の半導体装置について説明す
る。図４は従来の半導体装置の等価回路である。図４に
おいて、２０は半導体集積回路、２１は多結晶シリコン
あるいは半導体の拡散領域による抵抗、２２はダイオー
ドの接合容量、２３はダイオード、２４は電源、２５は
アース、２６はボンディングパットである。半導体基板
上では、各素子間の結線は金属薄膜を用いており、抵抗
に接続された金属薄膜の一端を半導体集積回路の出力に
接続すると、ボンディングパット２６を通して半導体装
置外部へ信号が出力される。
る。図４は従来の半導体装置の等価回路である。図４に
おいて、２０は半導体集積回路、２１は多結晶シリコン
あるいは半導体の拡散領域による抵抗、２２はダイオー
ドの接合容量、２３はダイオード、２４は電源、２５は
アース、２６はボンディングパットである。半導体基板
上では、各素子間の結線は金属薄膜を用いており、抵抗
に接続された金属薄膜の一端を半導体集積回路の出力に
接続すると、ボンディングパット２６を通して半導体装
置外部へ信号が出力される。
【０００４】図４で示す様に、従来の半導体装置による
と、ローパスフィルタが形成され、波形のグリッチ等に
よる高周波成分を減衰して半導体装置外部への不要輻射
を防ぐ効果のあることが知られている。
と、ローパスフィルタが形成され、波形のグリッチ等に
よる高周波成分を減衰して半導体装置外部への不要輻射
を防ぐ効果のあることが知られている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、抵抗及び容量が非線形素子である多結晶
シリコンと半導体の拡散領域を用いており、電流が前記
非線形素子を流れるため、出力信号が歪を多く含んでい
るという問題があった。
来の構成では、抵抗及び容量が非線形素子である多結晶
シリコンと半導体の拡散領域を用いており、電流が前記
非線形素子を流れるため、出力信号が歪を多く含んでい
るという問題があった。
【０００６】本発明は、上記従来の課題を解決するもの
で、出力信号の非線形素子による歪を抑え、且つ半導体
装置外部への不要輻射を防ぐことのできる半導体装置を
提供することを目的とする。
で、出力信号の非線形素子による歪を抑え、且つ半導体
装置外部への不要輻射を防ぐことのできる半導体装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、半導体基板上の所定部に酸化
膜、拡散領域を形成し、さらに多結晶シリコン層、第１
の層間絶縁膜を順次形成し、その上に一端が半導体集積
回路の出力部に接続され、他端がボンディングパットに
接続されたジグザグ形状の金属薄膜からなる抵抗体を形
成した構成である。
に本発明の半導体装置は、半導体基板上の所定部に酸化
膜、拡散領域を形成し、さらに多結晶シリコン層、第１
の層間絶縁膜を順次形成し、その上に一端が半導体集積
回路の出力部に接続され、他端がボンディングパットに
接続されたジグザグ形状の金属薄膜からなる抵抗体を形
成した構成である。
【０００８】
【作用】この構成によって、線形特性の良い金属薄膜が
唯一ボンディングパットに接続され、非線形素子への電
流の経路の無い抵抗と容量を得ることができる。
唯一ボンディングパットに接続され、非線形素子への電
流の経路の無い抵抗と容量を得ることができる。
【０００９】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１０】まず、図１，図２は、それぞれ本発明の一
実施例における半導体装置の断面図と平面図を示すもの
である。図１，図２において、１は半導体基板、２は厚
い酸化膜、３は拡散領域、４は多結晶シリコン層、５は
第１の層層間絶縁膜（通常約１万オングストロームの厚
さ）、６は第１の金属薄膜、７は第２の層層間絶縁膜、
８は保護膜、９はボンディングパットと別の第２の金属
薄膜、１０はボンディングパット、１１は金属線であ
る。
実施例における半導体装置の断面図と平面図を示すもの
である。図１，図２において、１は半導体基板、２は厚
い酸化膜、３は拡散領域、４は多結晶シリコン層、５は
第１の層層間絶縁膜（通常約１万オングストロームの厚
さ）、６は第１の金属薄膜、７は第２の層層間絶縁膜、
８は保護膜、９はボンディングパットと別の第２の金属
薄膜、１０はボンディングパット、１１は金属線であ
る。
【００１１】第１の金属薄膜６の一端は半導体集積回路
の出力に接続されており、前記出力から、ボンディング
パット１０までの間で、非線形素子への経路は無い。半
導体集積回路の出力から、第１の金属薄膜６を、ジグザ
グなパターンでボンディングパット１０に接続する。ま
た厚い酸化膜２と拡散領域３の段差により、段差上の第
１の金属薄膜６の膜厚の薄い部分１２が得られる。
の出力に接続されており、前記出力から、ボンディング
パット１０までの間で、非線形素子への経路は無い。半
導体集積回路の出力から、第１の金属薄膜６を、ジグザ
グなパターンでボンディングパット１０に接続する。ま
た厚い酸化膜２と拡散領域３の段差により、段差上の第
１の金属薄膜６の膜厚の薄い部分１２が得られる。
【００１２】一般的に、金属薄膜の抵抗値は幅と長さが
一対一で数十ミリオームであるが、幅に比べて長さが長
いほど、また金属薄膜の膜厚が薄いほど大きな抵抗値を
得ることができる。本実施例では厚い酸化膜２と拡散領
域３の段差によって、段差上の第１の金属薄膜６の膜厚
が薄くなり、さらに第１の金属薄膜６をジグザグなパタ
ーンで形成することで、半導体集積回路の出力からボン
ディングパット１０までの距離を長くし、大きな抵抗値
を得ている。
一対一で数十ミリオームであるが、幅に比べて長さが長
いほど、また金属薄膜の膜厚が薄いほど大きな抵抗値を
得ることができる。本実施例では厚い酸化膜２と拡散領
域３の段差によって、段差上の第１の金属薄膜６の膜厚
が薄くなり、さらに第１の金属薄膜６をジグザグなパタ
ーンで形成することで、半導体集積回路の出力からボン
ディングパット１０までの距離を長くし、大きな抵抗値
を得ている。
【００１３】また、多結晶シリコン層４、第１の金属薄
膜６、第２の金属薄膜９の重なり合う部分により、第１
および第２の層層間絶縁膜５，７を挟んで容量を形成し
ている。
膜６、第２の金属薄膜９の重なり合う部分により、第１
および第２の層層間絶縁膜５，７を挟んで容量を形成し
ている。
【００１４】次に、図３は、本発明の一実施例における
半導体装置の等価回路を示すものである。図３におい
て、１３は半導体集積回路、１４は第２の金属薄膜７と
第１の金属薄膜５とで形成される容量、１５は厚い酸化
膜２と拡散領域３の段差上の膜厚の薄い部分とジグザグ
なパターンで形成された第１の金属薄膜６の抵抗、１６
は第１の金属薄膜６と多結晶シリコン層４とで形成され
る容量、１７は電源、１８はアース、１９はボンディン
グパットである。
半導体装置の等価回路を示すものである。図３におい
て、１３は半導体集積回路、１４は第２の金属薄膜７と
第１の金属薄膜５とで形成される容量、１５は厚い酸化
膜２と拡散領域３の段差上の膜厚の薄い部分とジグザグ
なパターンで形成された第１の金属薄膜６の抵抗、１６
は第１の金属薄膜６と多結晶シリコン層４とで形成され
る容量、１７は電源、１８はアース、１９はボンディン
グパットである。
【００１５】電流の流れる経路は全て線形特性の良い金
属薄膜であり、前記金属薄膜６の一端を半導体集積回路
１３の出力に接続すると、ボンディングパット１９を通
して、半導体装置外部へ信号が出力される。
属薄膜であり、前記金属薄膜６の一端を半導体集積回路
１３の出力に接続すると、ボンディングパット１９を通
して、半導体装置外部へ信号が出力される。
【００１６】以上のように本実施例によれば、厚い酸化
膜２と拡散領域３の段差上のジグザグなパターンで形成
された第１の金属薄膜６と、その第１の金属薄膜６の上
下に形成された第２の金属薄膜９と多結晶シリコン層４
とにより、半導体集積回路の出力からボンディングパッ
トまでの間で、非線形素子への電流の経路の無い抵抗と
容量を得ることができる。
膜２と拡散領域３の段差上のジグザグなパターンで形成
された第１の金属薄膜６と、その第１の金属薄膜６の上
下に形成された第２の金属薄膜９と多結晶シリコン層４
とにより、半導体集積回路の出力からボンディングパッ
トまでの間で、非線形素子への電流の経路の無い抵抗と
容量を得ることができる。
【００１７】尚、上記実施例では、１７を電源とした
が、電源の代わりにアースを用いても良い。
が、電源の代わりにアースを用いても良い。
【００１８】
【発明の効果】以上の実施例から明らかなように本発明
の半導体装置は、半導体基板上の所定部に酸化膜、拡散
領域を形成し、さらに多結晶シリコン層、第１の層間絶
縁膜を順次形成し、その上に一端が半導体集積回路の出
力部に接続され、他端がボンディングパットに接続され
たジグザグ形状の金属薄膜からなる抵抗体を形成した構
成によるので、非線形素子への電流の経路の無い抵抗と
容量ができ、出力信号の非線形素子による歪を抑え、且
つ半導体装置外部への不要輻射を防ぐことのできる優れ
た半導体装置を提供できる。
の半導体装置は、半導体基板上の所定部に酸化膜、拡散
領域を形成し、さらに多結晶シリコン層、第１の層間絶
縁膜を順次形成し、その上に一端が半導体集積回路の出
力部に接続され、他端がボンディングパットに接続され
たジグザグ形状の金属薄膜からなる抵抗体を形成した構
成によるので、非線形素子への電流の経路の無い抵抗と
容量ができ、出力信号の非線形素子による歪を抑え、且
つ半導体装置外部への不要輻射を防ぐことのできる優れ
た半導体装置を提供できる。
【図１】本発明の一実施例における半導体装置の部分断
面図
面図
【図２】図１の半導体装置の部分平面図
【図３】図１の半導体装置の等価回路図
【図４】従来の半導体装置の等価回路図
１ 半導体基板 ２ 厚い酸化膜（酸化膜） ３ 拡散領域 ４ 多結晶シリコン層 ５ 第１の層間絶縁膜 ６ 第１の金属薄膜 ７ 第２の層間絶縁膜 ８ 保護膜 ９ 第２の金属薄膜 １０ ボンディングパット １１ 金属線 １２ 第１の金属薄膜の膜厚の薄い部分
Claims (1)
- 【請求項１】半導体基板と、その半導体基板の所定部に
形成された酸化膜と、その酸化膜の形成されていない前
記半導体基板表面に形成された拡散領域と、その拡散領
域および前記酸化膜上の所定部に形成された多結晶シリ
コン層と、その多結晶シリコン層上を含む前記半導体基
板上に形成された第１の層間絶縁膜と、その第１の層間
絶縁膜上の所定部にジグザグ形状で一端が半導体集積回
路の出力部に接続された第１の金属薄膜と、その第１の
金属薄膜上の所定部に形成された第２の層間絶縁膜と、
その第２の層間絶縁膜上の所定部に形成された第２の金
属薄膜と、前記第２の層間絶縁膜上にその第２の層間絶
縁膜のコンタクトホールを通して前記第１の金属薄膜の
他端に接続して形成されたボンディングパットとを少な
くとも有し、前記第１の金属薄膜を抵抗体として、利用
することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164519A JPH065783A (ja) | 1992-06-23 | 1992-06-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4164519A JPH065783A (ja) | 1992-06-23 | 1992-06-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065783A true JPH065783A (ja) | 1994-01-14 |
Family
ID=15794709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4164519A Pending JPH065783A (ja) | 1992-06-23 | 1992-06-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065783A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018152435A (ja) * | 2017-03-10 | 2018-09-27 | 株式会社豊田中央研究所 | 保護装置 |
-
1992
- 1992-06-23 JP JP4164519A patent/JPH065783A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018152435A (ja) * | 2017-03-10 | 2018-09-27 | 株式会社豊田中央研究所 | 保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065783A (ja) | 半導体装置 | |
| JP2824329B2 (ja) | 可変容量ダイオード装置 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS64824B2 (ja) | ||
| JPH01262654A (ja) | 半導体装置 | |
| JPH04223337A (ja) | 半導体装置 | |
| KR920007784B1 (ko) | 에미터안정화저항을구비한고주파반도체장치및그제조방법 | |
| JPS61134053A (ja) | 半導体集積回路装置 | |
| JPH06232478A (ja) | 半導体装置 | |
| JPH088446A (ja) | 個別ダイオード装置 | |
| JPS61224317A (ja) | 導電性電極の製造方法 | |
| JP3408163B2 (ja) | 半導体装置およびその製造方法 | |
| JPH088263B2 (ja) | 抵抗内蔵型トランジスタ | |
| JPS61180469A (ja) | 半導体分布インピ−ダンス装置 | |
| JPH0362962A (ja) | 半導体集積回路装置 | |
| JPH0697281A (ja) | 半導体装置の電極配線構造 | |
| JPH04355969A (ja) | 個別ダイオード装置 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JP3246348B2 (ja) | 半導体装置の保護膜構造 | |
| JP2932824B2 (ja) | 磁気抵抗センサ | |
| JPS63133652A (ja) | 容量性結合による電気的干渉を抑制する構造及び方法 | |
| JPH0497528A (ja) | 半導体装置及びその製造方法 | |
| JPS5858762A (ja) | 半導体装置 | |
| JPS6116570A (ja) | 半導体装置 | |
| JPH0578194B2 (ja) |