JPH0697281A - 半導体装置の電極配線構造 - Google Patents
半導体装置の電極配線構造Info
- Publication number
- JPH0697281A JPH0697281A JP4243285A JP24328592A JPH0697281A JP H0697281 A JPH0697281 A JP H0697281A JP 4243285 A JP4243285 A JP 4243285A JP 24328592 A JP24328592 A JP 24328592A JP H0697281 A JPH0697281 A JP H0697281A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- wiring layer
- aluminum
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000000470 constituent Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 52
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 51
- 238000000034 method Methods 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣにおいて、電源ＧＮＤのアルミ配線層に
電流が流れることにより起きる電圧降下を低減する。 【構成】 電源，ＧＮＤ配線用に専用のアルミ配線層１
０１と１０２の２層を設ける。これらの配線層はチップ
のほぼ全面を覆うように配線し、配線抵抗を下げ、電圧
降下による影響を低減する。
電流が流れることにより起きる電圧降下を低減する。 【構成】 電源，ＧＮＤ配線用に専用のアルミ配線層１
０１と１０２の２層を設ける。これらの配線層はチップ
のほぼ全面を覆うように配線し、配線抵抗を下げ、電圧
降下による影響を低減する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置（以後、Ｉ
Ｃと記す）に関し、特に多層の電極配線構造に関する。
Ｃと記す）に関し、特に多層の電極配線構造に関する。
【０００２】
【従来の技術】従来のＩＣにおいては、電極配線はアル
ミ等の金属配線層を１層又は２層使用し、配線を行って
いた。また、この金属配線層は信号配線にも使用されて
いた。
ミ等の金属配線層を１層又は２層使用し、配線を行って
いた。また、この金属配線層は信号配線にも使用されて
いた。
【０００３】１層の金属配線層（アルミ）を使用した時
の従来例を図３に示す。ＩＣチップ２００上に内部素子
（トランジスタ）領域２０４が配置され、内部素子間が
信号アルミ配線２０５又は信号ポリシリコン配線２０６
で接続されている。２０３はボンディングパッドであ
る。
の従来例を図３に示す。ＩＣチップ２００上に内部素子
（トランジスタ）領域２０４が配置され、内部素子間が
信号アルミ配線２０５又は信号ポリシリコン配線２０６
で接続されている。２０３はボンディングパッドであ
る。
【０００４】また内部素子へ電力を供給するための接地
及び電源の２種の電極アルミ配線２０１，２０２が配線
されている。電極アルミ配線及び信号アルミ配線は、同
一のアルミ配線層を使用している。そのため、信号アル
ミ配線，電源アルミ配線は、それぞれ自由に配線できる
のではなく互いに制限を及ぼしながら混在している。
及び電源の２種の電極アルミ配線２０１，２０２が配線
されている。電極アルミ配線及び信号アルミ配線は、同
一のアルミ配線層を使用している。そのため、信号アル
ミ配線，電源アルミ配線は、それぞれ自由に配線できる
のではなく互いに制限を及ぼしながら混在している。
【０００５】図４は、図３のＣ−Ｃ′線断面図である。
２０６は信号ポリシリコン配線，２０７はポリシリコン
−アルミ配線間絶縁膜，２０８はパッシベーション用絶
縁膜である。接地及び電源電位の２種の電極アルミ配線
は同一のアルミ配線層で形成されており、同一の平面
（高さ）上にある。これは信号アルミ配線についても同
様である。
２０６は信号ポリシリコン配線，２０７はポリシリコン
−アルミ配線間絶縁膜，２０８はパッシベーション用絶
縁膜である。接地及び電源電位の２種の電極アルミ配線
は同一のアルミ配線層で形成されており、同一の平面
（高さ）上にある。これは信号アルミ配線についても同
様である。
【０００６】
【発明が解決しようとする課題】この従来ＩＣの電極配
線では、電極アルミ配線，信号アルミ配線が同一平面上
にあるため、自由な配線が互いにできず、充分な電極ア
ルミ線幅が確保できず、電極に抵抗が付くため、ＩＣの
電気特性に悪影響を与えるという問題点があった。
線では、電極アルミ配線，信号アルミ配線が同一平面上
にあるため、自由な配線が互いにできず、充分な電極ア
ルミ線幅が確保できず、電極に抵抗が付くため、ＩＣの
電気特性に悪影響を与えるという問題点があった。
【０００７】アルミ配線は、きわめて低抵抗であるが、
電極アルミ配線幅は通常数１０μｍ〜１００μｍ程度ま
でしかとれないため、１０ｍｍ程度配線すると、１０Ω
（ρS＝０．１Ω／□）程度の抵抗が付く。この配線に
数１０ｍＡの電流が流れて数１００ｍＶの電圧降下が起
こる。この程度の電圧降下でも、ＩＣへの入出力回路で
は電気特性に大きな影響があり、ＩＣの設計，製造上の
大きな問題となっている。
電極アルミ配線幅は通常数１０μｍ〜１００μｍ程度ま
でしかとれないため、１０ｍｍ程度配線すると、１０Ω
（ρS＝０．１Ω／□）程度の抵抗が付く。この配線に
数１０ｍＡの電流が流れて数１００ｍＶの電圧降下が起
こる。この程度の電圧降下でも、ＩＣへの入出力回路で
は電気特性に大きな影響があり、ＩＣの設計，製造上の
大きな問題となっている。
【０００８】本発明の目的は、電源ＧＮＤのアルミ配線
に電流が流れることにより生じる電圧降下を低減させた
半導体装置の電極配線構造を提供することにある。
に電流が流れることにより生じる電圧降下を低減させた
半導体装置の電極配線構造を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の電極配線構造は、信号配
線層と、電極配線層とを有する半導体装置の電極配線構
造であって、信号配線層は、半導体装置の構成素子間を
配線するものであり、電極配線層は、信号配線層上に相
互に絶縁されて２層構造として設けられ、２層構造の配
線層が接地電極と電源電極に接続されたものである。
め、本発明に係る半導体装置の電極配線構造は、信号配
線層と、電極配線層とを有する半導体装置の電極配線構
造であって、信号配線層は、半導体装置の構成素子間を
配線するものであり、電極配線層は、信号配線層上に相
互に絶縁されて２層構造として設けられ、２層構造の配
線層が接地電極と電源電極に接続されたものである。
【００１０】
【作用】電極配線用として２層の配線層を備えている。
この２層の配線層が接地電極と電源電極となる。このこ
とにより、従来制限されていた電源線の幅を広げて電源
線の電圧降下を防ぐことができる。
この２層の配線層が接地電極と電源電極となる。このこ
とにより、従来制限されていた電源線の幅を広げて電源
線の電圧降下を防ぐことができる。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を示す平面図、図２
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
る。図１は、本発明の一実施例を示す平面図、図２
（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図１のＢ−
Ｂ′線断面図である。
【００１２】図１において、半導体チップ１００上に
は、内部素子領域１０４，信号ポリシリコン配線１０
６，第１のアルミ配線層（信号アルミ配線）１０５を形
成する。ここまでは従来のＩＣチップと変りはない。
は、内部素子領域１０４，信号ポリシリコン配線１０
６，第１のアルミ配線層（信号アルミ配線）１０５を形
成する。ここまでは従来のＩＣチップと変りはない。
【００１３】本発明では上記構造上にＳｉＯ2等の絶縁
膜１１１を形成する。次にホトリソグラフィ技術を用い
て絶縁膜１１１に第１のスルーホール１０９を設ける。
第１のスルーホール１０９は、第１のアルミ配線層１０
５と後述の第２のアルミ配線層１０１を電気的に接続す
るものである。１０３はボンディングパッドである。さ
らに絶縁膜１１１上には第２のアルミ配線層１０１を形
成し、ホトリソグラフィ技術を用いてパターンニングを
行う。この際、アルミのパターンとしては、なるべく広
範囲に形成する。
膜１１１を形成する。次にホトリソグラフィ技術を用い
て絶縁膜１１１に第１のスルーホール１０９を設ける。
第１のスルーホール１０９は、第１のアルミ配線層１０
５と後述の第２のアルミ配線層１０１を電気的に接続す
るものである。１０３はボンディングパッドである。さ
らに絶縁膜１１１上には第２のアルミ配線層１０１を形
成し、ホトリソグラフィ技術を用いてパターンニングを
行う。この際、アルミのパターンとしては、なるべく広
範囲に形成する。
【００１４】次に第２のアルミ配線層１０１を含む領域
上にＳｉＯ2等の絶縁膜１１２を形成し、絶縁膜１１２
上に第２のスルーホール１１０を設ける。第２のスルー
ホール１１０は、第１のアルミ配線層１０５と後述の第
３のアルミ配線層１０２とを電気的に接続するものであ
る。
上にＳｉＯ2等の絶縁膜１１２を形成し、絶縁膜１１２
上に第２のスルーホール１１０を設ける。第２のスルー
ホール１１０は、第１のアルミ配線層１０５と後述の第
３のアルミ配線層１０２とを電気的に接続するものであ
る。
【００１５】次に絶縁膜１１２上に第３のアルミ配線層
１０２を形成しホトリソグラフィ技術を用いてパターン
ニングを行う。この際、アルミのパターンとしては第２
のアルミ配線層と同様になるべく広範囲に形成する。こ
こに、第２アルミ配線層１０１は電極電位となり、第３
アルミ配線層１０２は接地電位となる。尚、電位の関係
は、逆であってもよい。
１０２を形成しホトリソグラフィ技術を用いてパターン
ニングを行う。この際、アルミのパターンとしては第２
のアルミ配線層と同様になるべく広範囲に形成する。こ
こに、第２アルミ配線層１０１は電極電位となり、第３
アルミ配線層１０２は接地電位となる。尚、電位の関係
は、逆であってもよい。
【００１６】内部素子領域１０４への電源，接地電極の
配線は次のように行われる。電源電位電極の配線は第２
アルミ配線層１０１より第１スルーホール１０９を介し
て第１アルミ配線層の電源電位電極配線１０７に接続さ
れ、この第１アルミ配線により内部素子領域に配線され
る。
配線は次のように行われる。電源電位電極の配線は第２
アルミ配線層１０１より第１スルーホール１０９を介し
て第１アルミ配線層の電源電位電極配線１０７に接続さ
れ、この第１アルミ配線により内部素子領域に配線され
る。
【００１７】接地電位電極の配線は、第３アルミ配線層
１０２より第２スルーホール１１０を介して第１アルミ
配線層の接地電位電極配線１０８に接続され、この第１
アルミ配線により内部素子領域に配線される。
１０２より第２スルーホール１１０を介して第１アルミ
配線層の接地電位電極配線１０８に接続され、この第１
アルミ配線により内部素子領域に配線される。
【００１８】従来のＩＣでは、第１アルミ配線層１０
７，１０８の配線がボンディングパッドより数ｍｍ程度
の長さで配線されるため、１０Ω程度の抵抗値を有して
いた。
７，１０８の配線がボンディングパッドより数ｍｍ程度
の長さで配線されるため、１０Ω程度の抵抗値を有して
いた。
【００１９】これに対して本発明では、十分に広い幅が
とれる第２，第３アルミ配線層により配線されるため、
正方形に近いチップの場合、前記の配線も正方形に近い
形にでき、この部分の抵抗はρS（０．１０Ω／□以
下）程度にできる。
とれる第２，第３アルミ配線層により配線されるため、
正方形に近いチップの場合、前記の配線も正方形に近い
形にでき、この部分の抵抗はρS（０．１０Ω／□以
下）程度にできる。
【００２０】第１アルミ配線層についても１ｍｍ程度で
済むため、全体としては１Ω以下にすることが可能であ
る。１Ω以下にすることにより、数十ｍＡの電流が流れ
ても電圧降下を０．１Ｖ以下にすることができる。この
程度であれば、ＩＣの入出力回路への影響は問題になら
ない。
済むため、全体としては１Ω以下にすることが可能であ
る。１Ω以下にすることにより、数十ｍＡの電流が流れ
ても電圧降下を０．１Ｖ以下にすることができる。この
程度であれば、ＩＣの入出力回路への影響は問題になら
ない。
【００２１】他の実施例としては、第２アルミ配線層と
第３アルミ配線層の間の絶縁膜を強誘電体にすることに
より、電源電位電極−接地電位電極間の容量を大きくで
きる。この容量が大きくなると、電極配線にパルス電流
が流れた時、ある程度吸収でき、電圧降下を小さくでき
るという利点がある。
第３アルミ配線層の間の絶縁膜を強誘電体にすることに
より、電源電位電極−接地電位電極間の容量を大きくで
きる。この容量が大きくなると、電極配線にパルス電流
が流れた時、ある程度吸収でき、電圧降下を小さくでき
るという利点がある。
【００２２】
【発明の効果】以上説明したように本発明は、電源接地
電極専用のアルミ配線層を２層有することにより、電極
配線を広範囲に全面的に形成することが可能となり、電
極の配線抵抗を１Ω以下のきわめて低い値にすることが
できる。
電極専用のアルミ配線層を２層有することにより、電極
配線を広範囲に全面的に形成することが可能となり、電
極の配線抵抗を１Ω以下のきわめて低い値にすることが
できる。
【図１】本発明の一実施例を示す平面図である。
【図２】（ａ）は図１のＡ−Ａ′線断面図、（ｂ）は図
１のＢ−Ｂ′線断面図である。
１のＢ−Ｂ′線断面図である。
【図３】従来例を示す平面図である。
【図４】図３のＣ−Ｃ′線断面図である。
１００ 半導体チップ（基板） １０１ 第２アルミ配線層 １０２ 第３アルミ配線層 １０３ ボンディングパッド １０４ 内部素子領域 １０５ 第１アルミ配線層
Claims (1)
- 【請求項１】 信号配線層と、電極配線層とを有する半
導体装置の電極配線構造であって、 信号配線層は、半導体装置の構成素子間を配線するもの
であり、 電極配線層は、信号配線層上に相互に絶縁されて２層構
造として設けられ、２層構造の配線層が接地電極と電源
電極に接続されたものであることを特徴とする半導体装
置の電極配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243285A JPH0697281A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置の電極配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243285A JPH0697281A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置の電極配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697281A true JPH0697281A (ja) | 1994-04-08 |
Family
ID=17101581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243285A Pending JPH0697281A (ja) | 1992-09-11 | 1992-09-11 | 半導体装置の電極配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697281A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864768A (ja) * | 1994-08-18 | 1996-03-08 | Nec Corp | 半導体集積回路装置 |
| JPH08124928A (ja) * | 1994-10-21 | 1996-05-17 | Nec Corp | 半導体集積回路 |
-
1992
- 1992-09-11 JP JP4243285A patent/JPH0697281A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864768A (ja) * | 1994-08-18 | 1996-03-08 | Nec Corp | 半導体集積回路装置 |
| JPH08124928A (ja) * | 1994-10-21 | 1996-05-17 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654689A (en) | Structure of power supply wirings in semiconductor integrated circuit | |
| JPH0565059B2 (ja) | ||
| JPH061802B2 (ja) | 半導体装置 | |
| JPH0697281A (ja) | 半導体装置の電極配線構造 | |
| JP2752832B2 (ja) | 半導体集積回路装置 | |
| JPS6329962A (ja) | 半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JPS6127691A (ja) | 磁気低抗素子 | |
| JPH0728004B2 (ja) | 半導体集積回路装置 | |
| JPH065784A (ja) | 入力保護回路 | |
| JP3203157B2 (ja) | 混成集積回路装置 | |
| JPS62165362A (ja) | 半導体集積回路装置 | |
| JPH0888319A (ja) | 半導体集積回路 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPS63124539A (ja) | 混成集積回路 | |
| JP2901280B2 (ja) | 半導体装置 | |
| JPH0429320A (ja) | 半導体装置 | |
| JPH04249325A (ja) | 半導体集積回路 | |
| JPS63304645A (ja) | 半導体集積回路 | |
| JPH025416A (ja) | 半導体集積回路装置 | |
| JPS6154646A (ja) | 半導体装置の配線 | |
| JPH02177451A (ja) | 半導体集積回路装置 | |
| JPH02126641A (ja) | 半導体装置 | |
| JPH01283896A (ja) | 混成集積回路 | |
| JPS62274654A (ja) | 入力保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |