JPH01262654A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01262654A JPH01262654A JP63090213A JP9021388A JPH01262654A JP H01262654 A JPH01262654 A JP H01262654A JP 63090213 A JP63090213 A JP 63090213A JP 9021388 A JP9021388 A JP 9021388A JP H01262654 A JPH01262654 A JP H01262654A
- Authority
- JP
- Japan
- Prior art keywords
- region
- pad
- type
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/411—PN diodes having planar bodies
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は半導体装置に係り、特にポンディングパッドに
印加されたマイナスのサージに対する保護ダイオードに
関する。
印加されたマイナスのサージに対する保護ダイオードに
関する。
(従来の技術)
ICやLSI等の半導体装置においては第3図に示すよ
うに半導体チップ(11)の周辺部分に半導体素子領域
(12)と引出端子(図示路)とを電気的に接続するた
めにアルミ等で形成された複数のポンディングパッド(
13)が設けられ、上記半導体素子領域(12)とはア
ルミ等の配線で接続され、上記引出端子とはボンディン
グワイヤ(図示路)により接続されている。そして、上
記パッド(13)間には第4図(a)及び(b)に示す
ように上記引出端子から印加されたマイナス・サージを
GNDに流してしまうようなマイナス・サージ保護ダイ
オード(14)が形成されていて、そのサージ耐圧は゛
マイナス250v程度必要とされている。その構造を示
すと、P型の基板(2)の上記保護ダイオード(14)
形成予定部分に高濃度の第1導電型(N型)埋込層(1
5)を熱拡散により形成する。そして上記基板表面に上
記埋込層(15)よりも低濃度のN型の第1領域(1)
をエピタキシャル成長により形成し、この第1領域(1
)の上記パッド(13)周辺及びマイナス・サージ保護
ダイオード(14)周辺に素子間分離のために上記基板
(2)表面まで達するアイソレーション層(4)を熱拡
散により形成し、上記パッドの直下に位置する島領域と
上記保護ダイオードの島領域とを形成する。次に上記保
護ダイオード(14)のカソードとしてのN型の拡散!
(1B)及びその近傍にアノードとしてのP型の拡散
層(17)を形成する。そしてこれらの表面に絶縁膜(
5)を形成し、この酸化膜(5)の上記N型の拡散層(
1B)及び上記P型の拡散層(17)の位置する部分を
エツチングし、上記パッド(13)形成予定部分及びエ
ツチングされた部分にアルミニウムを蒸着し、上記N型
の拡散層(16)まで覆うパッド(13)と上記P型の
拡散層(17)に接続された電極を形成する。
うに半導体チップ(11)の周辺部分に半導体素子領域
(12)と引出端子(図示路)とを電気的に接続するた
めにアルミ等で形成された複数のポンディングパッド(
13)が設けられ、上記半導体素子領域(12)とはア
ルミ等の配線で接続され、上記引出端子とはボンディン
グワイヤ(図示路)により接続されている。そして、上
記パッド(13)間には第4図(a)及び(b)に示す
ように上記引出端子から印加されたマイナス・サージを
GNDに流してしまうようなマイナス・サージ保護ダイ
オード(14)が形成されていて、そのサージ耐圧は゛
マイナス250v程度必要とされている。その構造を示
すと、P型の基板(2)の上記保護ダイオード(14)
形成予定部分に高濃度の第1導電型(N型)埋込層(1
5)を熱拡散により形成する。そして上記基板表面に上
記埋込層(15)よりも低濃度のN型の第1領域(1)
をエピタキシャル成長により形成し、この第1領域(1
)の上記パッド(13)周辺及びマイナス・サージ保護
ダイオード(14)周辺に素子間分離のために上記基板
(2)表面まで達するアイソレーション層(4)を熱拡
散により形成し、上記パッドの直下に位置する島領域と
上記保護ダイオードの島領域とを形成する。次に上記保
護ダイオード(14)のカソードとしてのN型の拡散!
(1B)及びその近傍にアノードとしてのP型の拡散
層(17)を形成する。そしてこれらの表面に絶縁膜(
5)を形成し、この酸化膜(5)の上記N型の拡散層(
1B)及び上記P型の拡散層(17)の位置する部分を
エツチングし、上記パッド(13)形成予定部分及びエ
ツチングされた部分にアルミニウムを蒸着し、上記N型
の拡散層(16)まで覆うパッド(13)と上記P型の
拡散層(17)に接続された電極を形成する。
このように構成されたパッド(13)に上記引出端子(
16)と上記P型の拡散層(17)とはNP接合を形成
しているので上記サージ電圧は上記P型の拡散層(17
)に流れてこれに接続された電極により上記パッド外に
取り出される。そしてこの電極と接続されたGND端子
等にサージ電圧を流すことにより、上記半導体素子領域
(12)にサージ電圧が流れ込んで、これが破壊される
のを防止していた。
16)と上記P型の拡散層(17)とはNP接合を形成
しているので上記サージ電圧は上記P型の拡散層(17
)に流れてこれに接続された電極により上記パッド外に
取り出される。そしてこの電極と接続されたGND端子
等にサージ電圧を流すことにより、上記半導体素子領域
(12)にサージ電圧が流れ込んで、これが破壊される
のを防止していた。
(発明が解決しようとする課題)
上述したように従来の半導体装置においては、−250
V程度の耐圧が必要であるために上記保護ダイオード(
14)のN型及びP型の拡散Ji (1B)。
V程度の耐圧が必要であるために上記保護ダイオード(
14)のN型及びP型の拡散Ji (1B)。
(17)の面積を大きくしなければならず、上記パッド
(13)直下の島領域のl/3〜L/2の面積の上記保
護ダイオード(14)のための島領域が必要であった。
(13)直下の島領域のl/3〜L/2の面積の上記保
護ダイオード(14)のための島領域が必要であった。
そのために、パッド−パッド間の距離の縮小あるいは集
積密度の向上の妨げになっていた。
積密度の向上の妨げになっていた。
そこで本発明は、保護ダイオードが占めていた島領域を
無くすることにより集積密度が向上するような半導体装
置を提供することを目的としている。
無くすることにより集積密度が向上するような半導体装
置を提供することを目的としている。
[発明の構成]
(課題を解決するための手段)
本発明の半導体装置においては、半導体素子に形成され
た第1導電型の第1領域上に絶縁層を介して配線接続用
パッドを形成し、このパッドの実効ボンディング部分以
外の直下の上記第1領域に第2導電型の第2領域を形成
し、上記パッドと上記第2領域とを電気的に接続するよ
うに構成されている。
た第1導電型の第1領域上に絶縁層を介して配線接続用
パッドを形成し、このパッドの実効ボンディング部分以
外の直下の上記第1領域に第2導電型の第2領域を形成
し、上記パッドと上記第2領域とを電気的に接続するよ
うに構成されている。
(作 用)
上述したように構成されたものにおいては、マイナスの
サージが入力されると、上記パッドの実効ボンディング
部分以外の直下に形成された第2導電型の第2領域を通
して上記パッド外に流すことができる。従って、上記パ
ッド外にマイナス・サージ保護ダイオードを形成する必
要が無くなる。
サージが入力されると、上記パッドの実効ボンディング
部分以外の直下に形成された第2導電型の第2領域を通
して上記パッド外に流すことができる。従って、上記パ
ッド外にマイナス・サージ保護ダイオードを形成する必
要が無くなる。
(実施例)
以下、本発明の実施例を図面を参照して説明する。第1
図(a)及び(b)は本発明の一実施例を示す半導体装
置である。この図において、P型の基板(2)と低濃度
の第1導電型(N型)の第1領域(1)とP型のアイソ
レーション層(4)は従来の半導体装置と同様で、上記
N型の第1領域(1)の四隅で実効ボンディング領域(
8)以外の部分表面にN型の第2領域(3)が拡散によ
り形成されている。このN型の第2領域(3)は上記実
効ボンディング領域(8)以外ならばどこに形成しても
かまわないが、所望のサージ耐圧を得るためには上記実
効ボンディング領域(8)以外の四隅すべてに形成する
のが好ましい。また、多少第2領域(3)が実効ボンデ
ィング領域(8)にかかってもサージ耐圧に影響ない。
図(a)及び(b)は本発明の一実施例を示す半導体装
置である。この図において、P型の基板(2)と低濃度
の第1導電型(N型)の第1領域(1)とP型のアイソ
レーション層(4)は従来の半導体装置と同様で、上記
N型の第1領域(1)の四隅で実効ボンディング領域(
8)以外の部分表面にN型の第2領域(3)が拡散によ
り形成されている。このN型の第2領域(3)は上記実
効ボンディング領域(8)以外ならばどこに形成しても
かまわないが、所望のサージ耐圧を得るためには上記実
効ボンディング領域(8)以外の四隅すべてに形成する
のが好ましい。また、多少第2領域(3)が実効ボンデ
ィング領域(8)にかかってもサージ耐圧に影響ない。
そして、上記第1領域(1)及びアイソレーション層(
4)の主面には、約5000人の絶縁膜(5)が形成さ
れ、上記アイソレーション層(4)の電極形成予定部分
及び上記N型の第2領域(3)と配線接続用パッド(6
)とのコンタクト部分がフォトエツチングにより開孔さ
れている。この上記アイソレーション層(4)の電極(
7〉及び上記パッド(6)の形成予定部分以外にマスク
を形成して、アルミニウムを蒸着することにより上記電
極(7)及び上記パッド(8)を形成する。
4)の主面には、約5000人の絶縁膜(5)が形成さ
れ、上記アイソレーション層(4)の電極形成予定部分
及び上記N型の第2領域(3)と配線接続用パッド(6
)とのコンタクト部分がフォトエツチングにより開孔さ
れている。この上記アイソレーション層(4)の電極(
7〉及び上記パッド(6)の形成予定部分以外にマスク
を形成して、アルミニウムを蒸着することにより上記電
極(7)及び上記パッド(8)を形成する。
このように構成された半導体装置の上記パッド(6)に
マイナス250V程度のマイナス・サージ電圧が印加さ
れると、上記N型の第2領域(3)がカソードとして、
上記P型のアイソレーション層(4)がアノードとして
機能するPN接合を形成するので、上記サージ電圧はこ
のPN接合を通り、上記アイソレーション層(4)より
引き出された電極(7)と配線により接続された上記半
導体装置外部、例えば図示しないGNDパッドに流され
る。
マイナス250V程度のマイナス・サージ電圧が印加さ
れると、上記N型の第2領域(3)がカソードとして、
上記P型のアイソレーション層(4)がアノードとして
機能するPN接合を形成するので、上記サージ電圧はこ
のPN接合を通り、上記アイソレーション層(4)より
引き出された電極(7)と配線により接続された上記半
導体装置外部、例えば図示しないGNDパッドに流され
る。
本実施例の効果は、パッド(6)の島領域以外にマイナ
ス・サージ保護ダイオード用の島領域を形成する必要が
ないので、チップサイズを変えない場合この領域を有効
利用し半導体素子等を形成でき、設計の自由度が増し集
積密度を向上させることができる。また、チップサイズ
を縮小する場合にもパッド−パッド間の距離を縮めるこ
とができるのでチップサイズの縮小も可能となる。
ス・サージ保護ダイオード用の島領域を形成する必要が
ないので、チップサイズを変えない場合この領域を有効
利用し半導体素子等を形成でき、設計の自由度が増し集
積密度を向上させることができる。また、チップサイズ
を縮小する場合にもパッド−パッド間の距離を縮めるこ
とができるのでチップサイズの縮小も可能となる。
上記N型の第2領域(3)を上記第1領域(1)内に形
成するというだけならば、上記第1領域(1)の上記実
効ボンディング部分(8)直下に形成すれば、相当大き
な面積を有する第2領域(3)を形成することができ、
またサージ耐圧をより大きくすることも可能となる。と
ころで、本発明者は、本発明に至る過程において、上記
実効ボンディング部分(8)直下に上記第2領域(3)
を形成した半導体装置について考察し、第2図(a)及
び(b)に示すようにものを考えてみた。しかしながら
この場合、パッド(6)にボンディングワイヤをボンデ
ィングする際にボンダーにより上記パッド(6)に上記
ワイヤを打ち込むために、上記パッド(6)直下イ舒 に形成された上記第2領域(10)がその麻撃により破
壊され所望のサージ特性が得られなかった。そのため、
当初の意図に反してサージ耐圧をより大きくすることは
おろか所望のサージ耐圧すら得られなくなってしまった
。上記実施例は、以上の考察の結果にもとづいて得られ
たものである。
成するというだけならば、上記第1領域(1)の上記実
効ボンディング部分(8)直下に形成すれば、相当大き
な面積を有する第2領域(3)を形成することができ、
またサージ耐圧をより大きくすることも可能となる。と
ころで、本発明者は、本発明に至る過程において、上記
実効ボンディング部分(8)直下に上記第2領域(3)
を形成した半導体装置について考察し、第2図(a)及
び(b)に示すようにものを考えてみた。しかしながら
この場合、パッド(6)にボンディングワイヤをボンデ
ィングする際にボンダーにより上記パッド(6)に上記
ワイヤを打ち込むために、上記パッド(6)直下イ舒 に形成された上記第2領域(10)がその麻撃により破
壊され所望のサージ特性が得られなかった。そのため、
当初の意図に反してサージ耐圧をより大きくすることは
おろか所望のサージ耐圧すら得られなくなってしまった
。上記実施例は、以上の考察の結果にもとづいて得られ
たものである。
以上詳述した実施例においてはパッド(6)の実効ボン
ディング部分(8)直下以外の四隅に第2領域(3)を
形成したが、所望のサージ耐圧が得られるのであれば四
隅全部に上記第2領域を形成しなくともよい。また、本
実施例では単層構造のパッド(6)を用いて説明したが
、もちろん多層構造であってもかまわない。
ディング部分(8)直下以外の四隅に第2領域(3)を
形成したが、所望のサージ耐圧が得られるのであれば四
隅全部に上記第2領域を形成しなくともよい。また、本
実施例では単層構造のパッド(6)を用いて説明したが
、もちろん多層構造であってもかまわない。
[発明の効果コ
本発明は、以上説明してきたように、パッドの実行ボン
ディング部分外直下の第1導電型の第1領域の内部に第
1導電型の第2領域を形成するように構成したことによ
り、上記第1領域外にマイナス・サージ保護ダイオード
の島領域を形成する必要が無くなり集積密度を向上させ
ることができる。
ディング部分外直下の第1導電型の第1領域の内部に第
1導電型の第2領域を形成するように構成したことによ
り、上記第1領域外にマイナス・サージ保護ダイオード
の島領域を形成する必要が無くなり集積密度を向上させ
ることができる。
第1図(a)は本発明の第1の実施例を示す半導体装置
の平面図、同図(b)はその断面図、第2図(a)は実
効ボンディング部分直下に第2領域を形成した場合の平
面図、同図(b)はその断面図、第3図は半導体チップ
の概略平面図、第4図(a)は従来の半導体装置の平面
図、同図(b)はその断面図である。 1・・・第1領域、 3・・・第2領域。
の平面図、同図(b)はその断面図、第2図(a)は実
効ボンディング部分直下に第2領域を形成した場合の平
面図、同図(b)はその断面図、第3図は半導体チップ
の概略平面図、第4図(a)は従来の半導体装置の平面
図、同図(b)はその断面図である。 1・・・第1領域、 3・・・第2領域。
Claims (1)
- 【特許請求の範囲】 半導体素子に形成された第1導電型の第1 領域と、この第1領域上に絶縁層を介して形成された配
線接続用パッドと、このパッドの実効ボンディング部分
外直下の前記第1領域に形成された上記第1領域よりも
高濃度の第1導電型の第2領域とを有し、前記パッドと
前記第2領域とは電気的に接続されていることを特徴と
する半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090213A JPH01262654A (ja) | 1988-04-14 | 1988-04-14 | 半導体装置 |
| US07/326,343 US5148249A (en) | 1988-04-14 | 1989-03-21 | Semiconductor protection device |
| KR8904950A KR930001219B1 (en) | 1988-04-14 | 1989-04-14 | Semiconductor device |
| DE68919257T DE68919257T2 (de) | 1988-04-14 | 1989-04-14 | Schutzhalbleitervorrichtung. |
| EP89106712A EP0337482B1 (en) | 1988-04-14 | 1989-04-14 | Semiconducteur protection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090213A JPH01262654A (ja) | 1988-04-14 | 1988-04-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01262654A true JPH01262654A (ja) | 1989-10-19 |
| JPH0553303B2 JPH0553303B2 (ja) | 1993-08-09 |
Family
ID=13992204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63090213A Granted JPH01262654A (ja) | 1988-04-14 | 1988-04-14 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5148249A (ja) |
| EP (1) | EP0337482B1 (ja) |
| JP (1) | JPH01262654A (ja) |
| KR (1) | KR930001219B1 (ja) |
| DE (1) | DE68919257T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
| JP2013042071A (ja) * | 2011-08-19 | 2013-02-28 | Seiko Instruments Inc | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212398A (en) * | 1989-11-30 | 1993-05-18 | Kabushiki Kaisha Toshiba | BiMOS structure having a protective diode |
| US5539604A (en) * | 1994-09-30 | 1996-07-23 | Microsemi, Corp. | Transient voltage suppressor apparatus |
| CN105609500B (zh) * | 2016-01-28 | 2018-10-12 | 嘉兴爱禾电子有限公司 | 一种共极集成二极管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361982A (en) * | 1976-11-15 | 1978-06-02 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| JPS61295651A (ja) * | 1985-06-24 | 1986-12-26 | Mitsubishi Electric Corp | 半導体入力保護装置 |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4057844A (en) * | 1976-06-24 | 1977-11-08 | American Microsystems, Inc. | MOS input protection structure |
| US4072976A (en) * | 1976-12-28 | 1978-02-07 | Hughes Aircraft Company | Gate protection device for MOS circuits |
| JPS5650581A (en) * | 1979-10-01 | 1981-05-07 | Hitachi Ltd | Schottky diode |
| US4342045A (en) * | 1980-04-28 | 1982-07-27 | Advanced Micro Devices, Inc. | Input protection device for integrated circuits |
| JPS57139957A (en) * | 1981-02-24 | 1982-08-30 | Mitsubishi Electric Corp | Protective diode of semiconductor integrated circuit device |
| JPS57154868A (en) * | 1981-03-20 | 1982-09-24 | Clarion Co Ltd | Semiconductor integrated circuit and manufacture thereof |
| JPS57164571A (en) * | 1981-04-02 | 1982-10-09 | Mitsubishi Electric Corp | Semiconductro integrated circuit device |
| JPS57187962A (en) * | 1981-05-13 | 1982-11-18 | Matsushita Electric Ind Co Ltd | Surge protector of semiconductor integrated circuit |
| JPS5874081A (ja) * | 1981-10-29 | 1983-05-04 | Nec Corp | 半導体装置 |
| US4567500A (en) * | 1981-12-01 | 1986-01-28 | Rca Corporation | Semiconductor structure for protecting integrated circuit devices |
| JPS5928370A (ja) * | 1982-08-09 | 1984-02-15 | Toshiba Corp | 半導体装置 |
| JPS59106162A (ja) * | 1982-12-10 | 1984-06-19 | Matsushita Electronics Corp | 半導体装置 |
| JPS607763A (ja) * | 1983-06-27 | 1985-01-16 | Nec Corp | 半導体装置 |
| JPS5980973A (ja) * | 1983-09-02 | 1984-05-10 | Hitachi Ltd | ゲ−ト保護回路 |
| JPS60234377A (ja) * | 1984-05-07 | 1985-11-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS60246668A (ja) * | 1984-05-22 | 1985-12-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS613507A (ja) * | 1984-06-15 | 1986-01-09 | Mitsubishi Electric Corp | サ−ジ保護回路 |
| JPS6119163A (ja) * | 1984-07-05 | 1986-01-28 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JPS6142170A (ja) * | 1984-08-02 | 1986-02-28 | Nec Corp | 保護素子を有する電界効果型半導体装置 |
| JPS61228667A (ja) * | 1985-04-01 | 1986-10-11 | Mitsubishi Electric Corp | 固体撮像装置 |
| JPS61263254A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 入力保護装置 |
| JPS61263253A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 半導体保護装置 |
| US4806999A (en) * | 1985-09-30 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Area efficient input protection |
| JPS6298675A (ja) * | 1985-10-25 | 1987-05-08 | Hitachi Ltd | 砒化ガリウム半導体装置 |
| IT1188398B (it) * | 1986-02-18 | 1988-01-07 | Sgs Microelettronica Spa | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
| JPS63175461A (ja) * | 1987-01-14 | 1988-07-19 | Mitsubishi Electric Corp | 半導体集積回路のサ−ジ保護装置 |
| JPS63244874A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 入力保護回路 |
| US4750081A (en) * | 1987-10-19 | 1988-06-07 | Unisys Corporation | Phantom ESD protection circuit employing E-field crowding |
-
1988
- 1988-04-14 JP JP63090213A patent/JPH01262654A/ja active Granted
-
1989
- 1989-03-21 US US07/326,343 patent/US5148249A/en not_active Expired - Lifetime
- 1989-04-14 EP EP89106712A patent/EP0337482B1/en not_active Expired - Lifetime
- 1989-04-14 DE DE68919257T patent/DE68919257T2/de not_active Expired - Fee Related
- 1989-04-14 KR KR8904950A patent/KR930001219B1/ko not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361982A (en) * | 1976-11-15 | 1978-06-02 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| JPS61295651A (ja) * | 1985-06-24 | 1986-12-26 | Mitsubishi Electric Corp | 半導体入力保護装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001148484A (ja) * | 1999-11-22 | 2001-05-29 | Rohm Co Ltd | アノードコモンツェナーダイオード |
| JP2013042071A (ja) * | 2011-08-19 | 2013-02-28 | Seiko Instruments Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553303B2 (ja) | 1993-08-09 |
| KR930001219B1 (en) | 1993-02-22 |
| DE68919257D1 (de) | 1994-12-15 |
| EP0337482A2 (en) | 1989-10-18 |
| US5148249A (en) | 1992-09-15 |
| DE68919257T2 (de) | 1995-04-13 |
| EP0337482B1 (en) | 1994-11-09 |
| EP0337482A3 (en) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855257A (en) | Forming contacts to semiconductor device | |
| JPH0553303B2 (ja) | ||
| JP3213507B2 (ja) | 半導体装置 | |
| KR910007513B1 (ko) | 반도체장치의 배선접속부 | |
| JP2664911B2 (ja) | 半導体装置 | |
| JPH04206768A (ja) | 半導体装置の保護回路 | |
| JPH09181335A (ja) | 半導体装置 | |
| JP2525558Y2 (ja) | 半導体装置 | |
| JP2559102B2 (ja) | 半導体装置 | |
| JPS61210668A (ja) | 半導体装置 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPS59154056A (ja) | 半導体装置 | |
| JPS612351A (ja) | 半導体装置 | |
| JPS6156458A (ja) | 半導体装置 | |
| JPS6159749A (ja) | 半導体集積回路装置 | |
| JPS6113383B2 (ja) | ||
| JPH03236281A (ja) | 電力用半導体装置 | |
| JPH06163565A (ja) | トランジスタ素子 | |
| JPH03253061A (ja) | 半導体装置 | |
| JPH0821617B2 (ja) | 半導体集積回路 | |
| JPS62237746A (ja) | 半導体集積回路 | |
| JPH03270078A (ja) | 静電保護素子 | |
| JPH0153514B2 (ja) | ||
| JPS61194864A (ja) | 半導体装置 | |
| JPH04343236A (ja) | Mos集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |