JPH0658895B2 - 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法 - Google Patents

異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法

Info

Publication number
JPH0658895B2
JPH0658895B2 JP60155346A JP15534685A JPH0658895B2 JP H0658895 B2 JPH0658895 B2 JP H0658895B2 JP 60155346 A JP60155346 A JP 60155346A JP 15534685 A JP15534685 A JP 15534685A JP H0658895 B2 JPH0658895 B2 JP H0658895B2
Authority
JP
Japan
Prior art keywords
sheet resistance
polycrystalline material
etching
polysilicon
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60155346A
Other languages
English (en)
Other versions
JPS61105836A (ja
Inventor
ライク ブルハ
Original Assignee
ブルーハ ライクー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブルーハ ライクー filed Critical ブルーハ ライクー
Publication of JPS61105836A publication Critical patent/JPS61105836A/ja
Publication of JPH0658895B2 publication Critical patent/JPH0658895B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/004—Annealing, incoherent light
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters

Landscapes

  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は、高度ドーピング多結晶シリコン（ポリシリコ
ン）技術ならびに高精度のポリシリコンパターン形成方
法に関する。特に、本発明は、高エッチ速度、優れたパ
ターン転写および異方性エッチ特性を有する高度エッチ
ング、低シート抵抗ポリシリコン構造物を提供するため
のイオン注入および急速加熱または熱アニール技術を用
いるポリシリコン材料処理方法に関する。
ポリシリコンは、長い間、MOS LSI 技術において最も広
く用いられてきたゲート材料である。ポリシリコンの使
用の促進は自己整合ゲートの開発から生じた。自己整合
ゲートプロセスは、自己整合性ドーパントマスクとして
機能するゲートの存在下に於けるソースおよびドレイン
の形成を含む。ＩＣ（集積回路）がより小さくかつより
浅いサイズになって来ているので、広く用いられるドー
ピング法は、炉プレデポジションおよび拡散からイオン
注入へと発展した。さらに、自己整合プロセス温度に耐
え得る高融点材料が要望されるため、アルミニウムに代
わってポリシリコンがゲート材料として広く用いられて
来た。ポリシリコンは、バイポーラＩＣ技術および MOS
IC 技術の両方に、例えばシングルレベルおよびマルチ
レベルインターコネクトのような導体に、レジスタに、
埋込み接点に、ならびに浅い自己整合エミッタおよび自
己整合エミッタ接点構造物のようなエミッタ構造物の製
造に広く用いられている。
デバイス密度が次第に大きく、且つラインサイズが小さ
くなりかつＶＬＳＩ集積回路中の分離が小さくなる傾向
があるので、マルチレベルインターコネクトおよびゲー
ト電極およびその他の導体のシート抵抗が、周波数特性
および電力消費に影響しかつデバイス速度を制限する主
因となっている。かくして、かかる特性に悪影響を与え
ずにより大きい密度を成功裏に与えるためには、ゲート
材料および導体材料のシート抵抗を減少させねばならな
い。
次第に小さくなる構成素子の大きさと最小の素子間分離
とを得るために満たされねばならないもう１つの条件
は、リソグラフのパターン転写プロセスが極めて正確で
なければならないと言うことである。構成素子の最小の
大きさと素子間の最小の分離は、特別なリソグラフプロ
セスのための有効な最小マスク寸法に依存する。これは
またリソグラフプロセス自体およびウエハトポグラフィ
ーを含む種々の因子に依存する。構成素子の最小の大き
さと素子間の最小の分離は、特別なプロセスと関連ある
構成素子やラインの変化にも依存する。
この形状の変化は、またパターン転写プロセスに依存す
る。異方性エッチングは最小サイズ変化を生む。対照的
に、等方性エッチングを用いる場合は、最終ＩＣ形状サ
イズがリソグラフ形状サイズに近づけることが全くでき
ない。
現在および将来のポリシリコン抵抗の必要条件は、１
７Ω／口のポリシリコンシート抵抗値を用いて満足させ
ることができる。
残念ながら、そして公知のように、かかる低抵抗必要条
件を満足させるために必要な極めて高いポリシリコンド
ーピングレベルは、等方性エッチング挙動および不正確
なパターン転写という犠牲を伴う。例えば、デービース
（Davies）らの米国特許第4,420,344 号に記載されてい
るように、ポリシリコンをシート抵抗が約５０Ω／口
（５００ｎｍ；２．５×１０-3Ω・ｍ）よりずっと低く
なるように十分高いレベルまでドーピングするときに
は、エッチング特性が劇的に悪化し、微細な線パターニ
ングが不可能になる。
等方性エッチ挙動の幾つかの極めて望ましくない結果
は、例として自己整合シリコンゲート技術を用いて示す
ことができる。自己整合製造プロセスに於ては、ゲート
長はチャネル長を決定する。もしエッチプロセスがポリ
シリコンゲート材料に対して等方性でありかつマスクア
ウトラインがゲートへ正確に転写されない場合には、ゲ
ート壁が傾斜またはアンダーカットされるであろう。次
のソース／ドレイン注入中、テーパー状ゲートプロフィ
ルがソース／ドレインドーピングプロフィルへ転写され
るであろう。この傾斜プロフィルはゲートマスクフィー
チャーの所要サイズを増加しかつ短絡を防ぐためソース
とドレインとの間のより大きい分離を必要とする可能性
がありかつチャネル長が変化する可能性がある。これら
の結果の１つまたはすべては、特にスケールド(scaled)
ＶＬＳＩデバイスの次第に厳重になる物理的および動作
許容範囲の下では非常に望ましくないことである。古典
的なポリシリコン技術が低抵抗と有効なパターン転写と
の間で必要とする選択を避けようとする努力の中で、少
なくとも数種の新規の材料および方法が開発された。例
えば、モリブデンとタングステンが可能性のあるゲート
材料として研究された。例えば、柏木（Kashiwagi）、
次世代のＶＬＳＩのためのゲート電極材料およびプロセ
スの傾向（Trends in Gate Electrode Materials and P
rocess for VLSI's of the Next Generation）（J. S.
T.ニューズ、Vol.２、No.６、ｐｐ３０−３３、１９８
３年１２月）を参照されたい。
さらに、最近数年間内に、多くの用途に於てポリサイド
がポリシリコンにとって代わった。ポリサイドは、ポリ
シリコン上の金属珪化物（珪化モリブデンまたは珪化タ
ングステンのような）層である。現在、ポリサイド技術
は約４〜７Ω／口の導体シート抵抗を提供している。し
かし、ポリサイドには幾つかの重大な加工上の欠点があ
る。第１に、ポリサイドには既知の単一ステップ異方性
エッチ方法がない。入手可能なエッチャントは成分層の
一方または両方に対して不十分な異方性を与える。ま
た、ポリシリコンは珪化物よりも速くエッチングされ、
珪化のアンダーカッティングを生じ、珪化物の接着の損
失が起こりかつステップカバレッジ（step coverage）
問題を生じる。もう１つの考慮すべきことは、自己整合
ゲートプロセスに於けるゲート酸化物のような下層酸化
物に関して十分なエッチング選択を得ることが困難なこ
とである。これらの問題の結果して、ＩＣ工業は、ポリ
サイドのマルチステップエッチ方法を開発せざるをえな
くなっている。
第２に、アニールされた珪化物の不満足なエッチ特性の
ために、アニール前にポリサイドのエッチングを行わね
ばならない。このため製造工程の比較的後の方でアニー
ルを行わねばならず、この場合には、例えばソース／ド
レイン領域または他の不純物領域の拡散による存在する
構造の劣化が起こる可能性がある。
金属珪化物のような代替技術の固有の欠点ならびにかか
る技術のそれ以上の発展に対する要望のため、低抵抗、
高オーピングレベルに於て異方性エッチ特性を提供する
ことによる古典的ポリシリコン技術の拡張が非常に望ま
しくなって来た。
比較的高度にドーピングされたポリシリコンのエッチン
グは、例えばＲＩＥへの再結合剤CCl4またはプラズマエ
ッチングへのC2F６の添加によって異方性にすることが
できる。小池（Koike）らは、１９８２年５月９〜１４
日にカナダ国、モントリーオールで開かれたエレクトロ
ケミカル・ソサエティ春季大会（Electro-Chemical Soc
iety Spring Meeting）のアブストラクト（Abstract）N
o.２１３に於て、C2ClF５のような種々の含炭素エッチ
ングガスを用いるドーピングポリシリコンの異方性プラ
ズマエッチングを報告している。しかし、報告されたエ
ッチデータは、約２５Ω／口より大きい、典型的には約
５０Ω／口より大きいシート抵抗を有する試料について
のデータである。かくして、この報告は、古典的ポリシ
リコン技術の拡張に於て主として関心のある極めて高度
にドーピングされたシート抵抗（約２０Ω／口以下；ド
ーピング不純物濃度１０20cm-3）を考えていない。さ
らに、プラズマ生成用ガス中に炭素を用いることは、ポ
リシリコン上に重合付着物を生成しかつ鉛直壁からの除
去が非常に困難なので、高度に望ましくないことであ
る。炭素を除去するためにエッチングガス混合物へ酸素
を添加することができるが、酸素は炭素がそれを除去す
るために用いられる横方向エッチング傾向を増加させ
る。
最近、シワルツとシェイブル（Schwartz and Schaibl
e）は、高度ドーピングシリコンのためのエッチング速
度およびプロフィルの研究を報告している。ジャーナル
・オブ・ザ・エレクトロケミカル・ソサエティ(Journal
of the Electrochemical Society)、Vol.１３０、No.
９、１９８３年９月、ｐｐ１８９８−１９０５に発表さ
れた塩素化プラズマ中に於けるシリコンのヒ素ドーピン
グおよび反応性イオンエッチングの影響（The Effects
of Arsenic Doping and Reactive Ion Etching of Sili
con in Chlorinated Plasmas）を参照されたい。ｎ形ポ
リシリコン（濃度１０20cm-3）に於て、アンダーカッ
ティングが固有の問題であることが観察された。最大ア
ンダーカットは、CCｌ４エッチングガスを用いるとＣｌ
２エッチングガスを用いるときの約１／２の大きさであ
った。しかし、このアンダーカッティングの減少の利益
は、恐らく炭素の使用によって相殺される。さらに、CC
ｌ４エッチングガスでも、アンダーカッティングは、不
純物濃度１０20cm-3に対して約０．２５〜０．５の範
囲であり、高度に望ましくない値である。
シュワルツ（Schwartz）らは、非常に重度にドーピング
されたシリコンに関するアンダーカッティング（等方
性）の原因となる機構を決定しておらず、不純物ドーピ
ングがエッチング反応の化学的成分を幾らか増加しかつ
エッチ速度が温度依存性であると結論している。この論
文はポリシリコン技術の現状の代表と考えられるが、こ
の論文は、高度ドーピングシリコンの望ましくない等方
性エッチ特性の原因である正確な作用機構に気付いてい
ないことを立証している。急速な熱アニールが抵抗／パ
ターン転写のディレンマに対する解決法を提供し得るこ
とは認識されてもおらずまた示唆されてもいない。
以上の状況にかんがみ、本発明の１つの目的は、高度に
ドーピングされているにも拘らず異方性エッチングを特
徴とする高度ドーピングポリシリコンを提供するポリシ
リコン処理方法を提供することによってポリシリコン技
術を拡張することである。
本発明のもう１つの目的は、低い抵抗と高いエッチ速度
と異方性エッチ特性との最適な組合わせを与えるポリシ
リコン処理方法を提供することである。
本発明のさらにもう１つの目的は、注入ポリシリコンの
急速な熱アニールによって最適の異方性および（また
は）エッチ速度および（または）シート抵抗を与えるた
めの方法を提供することである。
本発明のさらにもう１つの目的は、所定のドーピングレ
ベルとアニール温度に対して最適な異方性および（また
は）エッチ速度および（または）シート抵抗を与えるた
めに必要な正確なパラメーターの組合わせを決定する方
法を提供することである。
発明の要約 本発明は、１つの面に於て、ポリシリコンへ低いシート
抵抗と異方性プラズマエッチング特性とを与えるための
多結晶シリコンの処理方法に関する。この点で、本発明
の方法は、イオン注入（“冷”プロセスである）などに
よるポリシリコン材料のドーピング工程と、急速加熱技
術を用いる特定温度に於けるドーピングポリシリコンの
加熱工程であって、得られたポリシリコンのシート抵抗
の時間変化率が増強されたドーパント活性化と異方性エ
ッチ特性とを与える比較的一定なシート抵抗のプラトー
領域を含むようにする加熱工程とを含む。
本発明は、さらにもう１つの面に於て、ポリシリコンを
濃度１０20cm-3の不純物で注入する工程と、急速熱ア
ニールを用い、特定の温度／時間で加熱する工程とから
なる、低いシート抵抗と異方性プラズマエッチングプロ
フィルとの最適な組合わせを与えるためのポリシリコン
処理方法を含む。関連がある時間／温度条件の１つに於
て熱パルスアニールを終了した後、ポリシリコン上にエ
ッチングマスクを置き、マスク存在下に於て、プラズマ
エッチング技術を用いて該ポリシリコンをエッチングす
る。
ＶＬＳＩに於ける本発明の方法の使用の１例として、ド
ーピング、熱パルスアニール、異方性エッチングシーケ
ンスを用いて、低シート抵抗（10Ω／口）、微細形
状、異方性（０．１）自己整合シリコン構造を与える
ことができる。
もう１つの面に於て、急速熱アニール時間／温度条件
は、ポリシリコンのシート抵抗の時間変化率が比較的一
定なシート抵抗のプラトー領域への遷移を描くように選
択される。遷移および隣接領域は、異方性ポリシリコン
エッチ特性と関連するアニール時間によって特徴づけら
れる。
本発明を適用した結果として、ポリシリコン粒構造は、
小形状デバイスの所要な異方性エッチングを受けやす
い。同時に、ポリシリコンの高い不純物活性化レベルは
極めて低いシート抵抗と高いスループット加工の高エッ
チ率を与える。
本発明の上記およびその他の面は、以下、図面に関して
さらに詳しく説明される。
詳細な説明 本発明は、容認されている理論とは反対に、高度にドー
プされた低シート抵抗ポリシリコンは極めて高度の異方
性をもってエッチングされ得るという発見からもたらさ
れた。高エッチ率は、急速熱アニール後の注入ドーパン
トの高活性化度（すなわち自由電子の増加したレベル）
によるものである。異方性は、大体に於て、急速熱アニ
ールを用いて形成される多粒構造に関係がある。極高度
ドーピングポリシリコンの急速熱アニールは、高度異方
性エッチ特性（すなわちＡｆ１；異方性０）と高エ
ッチ率との両方を与える関連時間／温度間隔を有する。
得られた優れたパターン転写特性は、本発明の方法およ
ひ得られるポリシリコン構造物を、ＶＬＳＩの必要条件
ならびに自己整合シリコンゲート構造物およびポリイン
ターコネクト（poly interconnects）のような臨界的構
造物の製造に好適である。
上記熱パルスアニール間隔と関連がある短いアニール時
間は、非常に迅速なアニール過程を与えかつ生産スルー
プットを増加する。
また、短いアニール過程のため、存在する不純物構造物
の拡散が炉アニールより著しく少なくなり、この特徴は
スケールド（scaled）デバイスのために極めて有用であ
る。また、本発明はポリシリコンの主な欠点である最適
導電率と最適エッチ特性との間の選択の必要性をなく
す。
かくして、本発明は、古典的ポリシリコン技術を珪化物
のような理想的代替物よりも使用頻度が低かった領域へ
拡張するものである。
特殊用途として、本発明の方法およびポリシリコン構造
物は浅いポリシリコンエミッタのようなバイポーラ構造
物を含む種々のＩＣ構造物、シリコンゲート電極のよう
なＭＯＳおよびＣＭＯＳデバイス構造物、単一層および
多重層導体および配線ならびに埋込み接点に適用可能で
ある。
急速熱アニールの使用からもたらされる観察されたポリ
シリコン特性は、幾つかの構造段階を通る工程によって
生じるものと考えられる。加熱過程の初期（典型的には
数秒後）に起こる特別な構造段階が最適エッチ特性と低
シート抵抗との所望の組合わせを与える。この中間段階
粒構造と関連がある加熱時間間隔は、急速熱アニールお
よびポリシリコン技術における多年の当業界の研究、開
発、商業的方法の開発にも拘らず、今まで発見されなか
った。その理由は、少なくともある程度、時間／温度間
隔が短期（典型的には１０秒）であり、加熱過程の極
く初期に起こりかつそれより短い加熱時間もそれより長
い加熱時間も、共に、高度ドーピングポリシリコンに等
方性エッチ特性を与えるという事実があるからである。
第１図は、１２００℃に於て急速熱アニールしたかある
いは１０００℃に於て３０分間乾燥窒素中で炉アニール
した重度ドーピングポリシリコン層のシート抵抗（Ω／
口）、エッチ速度、異方性のグラフを示す。第４図につ
いて説明すると、ポリシリコン層４１は、LPCVD（低圧
化学蒸着）によってシリコン基板４３上に約５，０００
Åの厚さに形成された。当業者には明らかなように、シ
ート抵抗はシートの厚さに依存する。シート抵抗計算の
ための業界基準は５，０００Åすなわち５００ｎｍであ
る。本明細書中の全試料として厚さ５，０００Åのポリ
シリコンを用いた。
試料を、５×１０16イオン／cm2（第１図においては、
５Ｅ１６ｉcm-2で表す）のドーズ量、ビーム電流１０ミ
リアンペア、エネルギー７０KeV を用い、燐で注入し
た。
ポリシリコン構造物の注入は、市販の急速熱加熱装置、
米国カリフォルニア州パロアルト（Palo Alto）A.G．ア
ソシエーツ（A.G．Associates）から市販されているモ
デルヒートパルス２１０Ｍ熱パルスアニール装置（Mode
l Heat Pulse 210M heat pulse annealing system）を
用いて行った。第５図に概略示すように、実験中に用い
たヒートパルス２１０Ｍ（Heat Pulse 210M）は参考番
号５０で示してある。この装置は、水冷され（５２）か
つ上バンクおよび下バンクに高強度タングステン・ハロ
ゲンランプ５３−５３がある反射性壁５１−５１を有す
るアニールチャンバーからなる。各ランプバンクに隣接
して、光バンク間に等距離に静置ウエハを置く石英ディ
フューザープレート５４が配置されている。この２列の
ランプは、シリコンウエハが唯一の吸収媒体である反射
装置内に捕獲される全強度約１９．５kwの放射エネルギ
ーを与える。ランプ強度は、マイクロコンピュータによ
りオープンループモードで制御される。典型的な熱パル
スサイクルは、一定速度での強度増加と、その後の一定
強度アニールと、同速度で強度を零に戻す強度減少とか
らなっていた。本発明の実施に用いるのに適した他の急
速熱アニール装置も数多く市販されている。例えば、か
かる装置の１つは黒鉛ＩＲ加熱素子を用いる。
熱パルスアニールまたは炉アニールによる処理後、かつ
再び第４図について説明すると、ポリシリコン層４１上
にフォトレジストマスク４２を形成させた。次に、この
ポリシリコン層を、次のように塩素化エッチングガスを
用いてプラズマエッチングによって処理した。
ガス：ＨＣｌ 流：９０sccm 圧：１５ｍＴ（ミリトル） 電力：２５６Ｗ D. C．電圧：２５０Ｖ ポリ珪化物エッチ法で所要な電力はここで用いる電力の
約４倍であることは注目されるべきである。かかる高レ
ベルでは、得られた放射線がゲート酸化物に影響を与え
るので、酸化物をストリッピングしかつ付加的酸化工程
を用いて新しいゲート酸化物を生成させねばならないこ
ともあり得る。
本発明の高度ドーピングポリシリコンのエッチングには
一般にドライエッチ法が使用できることも注目されるべ
きである。異方性エッチングのためには、ＲＩＥ（反応
性イオンエッチング）は必要でなかった。すなわち、上
記HCｌ法はプラズマエッチ法であって、ＲＩＥではな
い。プラズマエッチングは、典型的には、放射線による
障害とウエハ加熱とがＲＩＥより少なく、フォトレジス
トの寿命を長くする。
プラズマエッチを用い、ポリシリコン４２を下層基板
（SiO2）まで除去した。シート抵抗は４点プローブ測定
で測定し、異方性は走査電子顕微鏡写真（９０゜に於け
る断面ＳＥＭ）から測定した。
アニール時間の関数としてのシート抵抗は、熱パルス法
を用いてアニールした試料について、第１図曲線１０の
データ点で示される。初め、この曲線は極めて急傾斜で
ほとんど垂直な領域１０Ｖを描き、領域１０Ｖは短い遷
移領域１０Ｔ（約５秒のアニール時間で）によってほぼ
水平な領域１０Ｈに連結される。領域１０Ｈは約７Ω／
口のほぼ一定なシート抵抗を特徴とする。プラトー１０
Ｈは研究した最長アニール時間４０秒まで達している。
急速熱アニール処理した試料（曲線１１）のエッチ速度
は、約２５０Å／分（アニール時間２秒に於て）から約
９００Å／分（５秒に於て）へ急上昇した後、最長アニ
ール時間（４０秒）の約１，５００Å／分の速度まで徐
々に増加する。
急速熱アニール処理の異方性（曲線１２）は、最初５秒
に於て０（極めて高いアスペクト比／垂直エッチング）
であり、２０秒に於てまだ０．１の極めて受容できる
値であるが、その後急に増加して４０秒に於て約０．５
５となる。もし、任意に、異方性０．１以下（アスペク
ト比Ａｆ≧０．９）、最小シート抵抗約１０Ω／口以下
という厳重な条件を設定したとすると、アニール時間間
隔はアニール時間約４秒から２０秒までの間であること
がわかる。関連エッチ速度は、約７５０Å／分の非常に
大きい値から約１，２００Å／分の例外的に大きい値ま
で変化する。
全く明かなように、アニール時間間隔は、シート抵抗、
異方性、エッチ速度に対する特別な条件によって幾らか
広がったり縮んだりする。“幾らか”という用語は、こ
こでは故意に用いている。というのは、異方性の０．２
（約２５秒）および０．３（約３０秒）の値への急上昇
は、疑いもなく最大有効アニール時間を、臨界的な微細
形状ＶＬＳＩフィーチャー（feature）の製造に本発明
の方法を用いるとき、製造条件の特別な組に対して約３
０秒以下に制限するからである。
さらに第１図について説明する。対応する炉アニール試
料も約１０Ω／口（データ点１０Ｆ）の低いシート抵抗
と約１，０００Å／分（データ点１１Ｆ）の極めて高い
エッチ速度とを示したが、約０．５８の全く受容できな
いエッチ異方性（データ点１２Ｆ）を与えた。
かくして、炉アニール処理した試料は、シュワルツとシ
ェイブル（Schwartz and Schaible）が行ったような研
究を基礎として期待される増強されたエッチ速度とアン
ダーカッティングとを示した。しかし、急速熱アニール
によって処理された試料は、シート提供曲線１０の遷移
領域１０Ｔおよび該曲線の隣接領域に於て低シート抵抗
と優れた異方性と高いエッチ速度との予想外の最適な組
合わせを示した。この遷移領域および隣接領域はアニー
ル時間５秒から開発して約１５秒間続く比較的狭いア
ニール時間間隔を与えかつ最適なポリシリコン抵抗とエ
ッチ特性とを与える。
第２図は、２×１０16イオン／cm2 （第２図において
は、２Ｅ１６ｉcm-2で表す。以下、図面におけるイオン
量は同様な表記法に従う。）のドーズ量を用いて燐注入
を行った以外は第１図の試料の方法で注入、急速熱アニ
ール、エッチングした第２組の試料から得たデータを示
す。第２図に示した特性は第１図のものと同様である。
すなわち、急速熱アニールに関連するシート抵抗（曲線
２０）は遷移領域２０Ｔ（アニール時間約３〜５秒）ま
で急激に減少した後、約１５Ω／口のプラート２０Ｈへ
水平となり、プラートは２０秒の最大アニール時間まで
達する。関連プラズマエッチ速度（曲線２１）は、約３
５０Å／分（２秒）から約1,200Å／分（２０秒）まで
増加する。最後に、曲線２２のデータ点で示されるよう
に、異方性は、５秒に於けるほぼ０から４０秒に於ける
０．７までの範囲である。
第１図と第２図の主な差異は、プラトー領域２０Ｈに於
ける第２図のシート抵抗値の方が高いことと特別な異方
性値と関連があるアニール時間が第２図の方が短いこと
である。第２図に於ては、それぞれ約８秒および１２秒
の比較的短いアニール時間に於て０．２および０．３の
異方性値が起こる。それにも拘らず、曲線２０は遷移領
域２０Ｔおよび低シート抵抗と優れたエッチ異方性と高
エッチ速度との関連組合わせを示す。ここでは、約３〜
７秒のアニール時間で（１５〜２０）Ω／口のシート
抵抗および＜０．１の異方性が起こる。
第３図は、熱パルスアニールによって処理される第３組
の試料の結果を示す。試料を、急速熱アニール温度が１
１００℃である以外は第２図と同様に処理した。得られ
たシート抵抗（曲線３０Ｈ）は、約１７Ω／口の値でプ
ラトーを示す。曲線３０は、第１図および第２図のよう
な抵抗が急激に減少する領域あるいは遷移領域を示さな
い。エッチ速度（曲線３１）は、約１，０００Å／分
（５秒）から約１，２５０Å／分（２０秒）の範囲であ
る。最後に、第３図の異方性データ（曲線３２）は、５
秒に於ける約０．２７から２０秒に於ける０．４までの
範囲である。異方性曲線３２のデータを逆方向に外挿す
ると、最小異方性を得るが、最小異方性は依然として
０．２以上である。かくして、この組のデータは、第１
図および第２図の遷移領域と関連がある優れた異方性を
示さない。
第２図と第３図とを比較すると、異方性が熱パルスアニ
ール速度（時間／温度積）に関係があることおよび特別
な不純物濃度に対して、それ以下では低い異方性値が得
られない最低温度が存在することを示唆する。第２図お
よび第３図の加工パラメーターは、アニール温度以外は
同じであった。第２図は試料は１２００℃に於て熱パル
スアニールされ、５秒以下のアニール時間に於て０（垂
直壁）の最小異方性値を示した。
対照的に、第３図の試料に対しては、１１００℃の温度
を用い、対応する５秒のアニール時間で僅か約０．２７
の最小異方性値を与えた。かくして、約０．２以下の異
方性値を有することが必須である場合に於ては、（所定
の注入条件に対して）最小熱パルスアニール温度は、１
１００〜１２００℃の範囲内であることは明らかであ
り、各ドーピング濃度に対して、異方性エッチを与える
方法でポリシリコン構造物を改質する最適な時間／温度
積があることは明らかである。
第６図は、第１図〜第３図のシート抵抗曲線の特性プラ
トー領域が、種々の注入パラメータおよび熱パルムアニ
ール温度に対して存在することを示している。第１図お
よび第２図のシート抵抗曲線の特徴的な近双曲線形と異
方性エッチングと関連がある遷移領域とが、約２０秒ま
でのアニール時間間隔、１０20〜＞５×１０21cm-3のｐ
形およびｎ形ドーピング濃度、１１００〜１２００℃の
アニール温度を含む広範囲の相互依存性パラメーターに
対して存在する。
第１図−第３図のデータによって示される挙動の原因と
思われる粒構造モデルを考える前に、第１図の曲線１０
および第２図の曲線２０のシート抵抗のデータを与える
代表的構造を検査することが有益である。まず、第１
図、曲線１０について考える。試料５２２０の断面図
（ｔ＝２秒）を第７図に示す。エッチマスクおよび基板
を、それぞれ参考番号４２、４３で示す。試料５２２０
は、それぞれポリシリコン“層”６１および６２に等方
性および異方性エッチプロフィルを示す。（第７−９図
中に用いられている参考番号６１−６４は、第４図のポ
リシリコン層４１とその変化する粒構造およびエッチ特
性との両方を示す）このエッチング挙動は、薄い無定形
化された、高度ドーピング注入表面領域６１およびより
厚い軽度ドーピングバルク領域６２と一致しており、こ
れらの両領域は短期アニールによって比較的影響されな
い。遷移試料５２５８の断面図を第８図に示す（ｔ＝５
秒）。多結晶層６３の厚さにわたる鋭い垂直プロフィル
は、試料５２２０および３８５０と比べて、この遷移構
造には異なる粒構造が存在することを立証している。最
後に、かつ第９図の断面図を参照して、試料３８５０
（ｔ＝４０秒）はかなりのアンダーカッティングを示
す。拡大を用いて第９図を詳査すると、間隙不純物およ
び欠陥を有する大きい横方向粒からなる構造と一致する
ポリシリコン層６４のエッチに於ける波状プロフィルを
示す。
第１０、１１、１２図は、第２図の試料、特に第１図の
試料５２２０、５２５０、３８５０に対応する試料２２
２０、２１５０、４１５４に対する断面図である（ｔ
は、それぞれ２．５、５、４０秒）。第１図のデータ点
／試料５２２０（第７図）、５２５０（第８図）、３８
５０（第９図）に関して上で説明した断面図およびエッ
チ結果は、対応する第２図の試料２２２０（第１０
図）、２１５０（第１１図）、４１５４（第１２図）に
当てはまる。
さて、熱パルスアニールの３構造段階について考えよ
う。これらの段階は第１〜３図のデータおよび第７−９
図および第１０−１２図に示されるエッチプロフィルと
一致している。最初に、重度注入およびアニール前に、
軽度ドーピングポリシリコン層は、比較的大きいランダ
ム粒と約８０Ω／口のシート抵抗とを特徴とする。高ド
ーズ量イオン注入後、ポリシリコン層の薄い表面隣接領
域６１は非常に高度にドープされる（１０20cm-3）
が、比較的大きい層６２は出発構造と本質的に変わらな
い。注入は層６１を無定形化し、幾らかの非常に小さい
粒以外は粒構造を本質的にもたない。注入し、短時間ア
ニールした層６１および６２のこれらの理論的粒構造
は、第７〜１０図中の層の観察されれた等方性および異
方性エッチ特性を説明する。
シート抵抗アニール時間曲線の垂直領域２０Ｖと関連が
ある初期急速熱アニール中に於ては、アニール時間が短
かすぎるのでバルク層６２に影響を与えない。層内で再
結晶が起こり、高濃度の非常に小さい粒と無定形背景内
の欠陥とを生じる。この構造は層６１に等方性エッチ特
性を与えるが、層６２は未ドーピングまたは軽度ドーピ
ングポリシリコンの異方性エッチプロフィルを依然とし
て特徴とする。
アニール時間が増すと、再分布と再結晶とが領域６１を
拡張し、遂には領域６２は全て消費される。このこと
は、短いアニール時間後に起こる。ポリシリコン構造
は、遷移領域２０Ｔと関連がある粒構造を急速に進展さ
せる。ポリシリコンは、無定形物質と非常に高濃度の不
純物と粒界に於ける欠陥とを含む間隙領域を有する大き
い横方向に伸びる粒を有する構造６４に変換された。非
常に高い活性化レベルの不純物があるが、縮退シリコン
中には、活性化され得るよりもずっと大きい濃度の不純
物が存在する。結果として、不活性不純物はポリシリコ
ン層の粒構造を変化させるが、プラトー領域２０Ｈ中の
シート抵抗をほとんど変化させない。横方向に配向し
た、大きい成長しつつある粒の境界は、不純物および欠
陥のゲッタリング部位として作用すると考えられる。結
果として、エッチングは横方向に拡がる粒間で増強さ
れ、高度に等方性である。
無定形小粒状構造（曲線２０；第１段階構造）による領
域６２の消費と横方向に配向した大型粒、クラスター構
造６４（曲線２０Ｈ；第３段階構造）との間の短いアニ
ール時間間隔中、第８−１１図中に示してあるポリシリ
コン６３の厚さにわたる異方性エッチングの原因である
中間段階構造が短時間存在する。この構造は、現在まで
物理的に観察されていないが、第１段階および第３段階
の構造の性質および中間段階と関連がある異方性エッチ
ングは、中間段階構造が円柱状であることを示唆する。
しかし、重要なことは、かかる構造の存在の強力な指示
である。また、構造の型の正確な知識は他の方法で有利
であるが、本発明にとって重要なことは、第１図および
第２図のデータについて観察されたアニール間隔挙動の
存在である。
当業者は、上記方法論および得られた注入、アニーリン
グポリシリコン構造物を、(1)極めて低いシート抵抗と
(2)高度異方性エッチ特性と(3)高エッチ速度とを有する
ポリシリコンの使用を必要としまたは該使用から単に利
益する任意の方法または構造に容易に適用するであろ
う。本発明の方法および構造物の幾つかの用途を以下に
示す。しかし、非常に広い潜在的な適用可能性を心に描
いているので、これらの実施例が説明のためのものであ
って限定のためのものでないことは言うまでもない。
第１３図および第１４図は、自己整合ポリシリコンゲー
ト技術を用いる通常のダイナミックランダムアクセスメ
モリーセル１００を示す。アクセストランジスター用の
シリコンゲートと蓄積コンデンサー用ポリシリコンプレ
ート１１２とを、本発明の低シート抵抗、異方性エッチ
法を用いて同時に形成させることができる。すなわち、
ゲート１１１とプレート１１２とからなるポリシリコン
層を酸化物被覆基板構造１１３上へデポジションさせ、
このデポジション中またはデポジション後に、表面濃度
１０20cm-3に注入させることができる。次に、このポ
リシリコンを、選択された温度で、かつある時間、熱パ
ルスアニール処理し、シート抵抗曲線の関連遷移領域に
対応する所望の低ポリシリコンシート抵抗を与える。こ
のポリシリコンを、次に、エッチングマスクの存在下に
於てプラズマエッチングを用いてエッチングし、ゲート
１１１およびプレート１１２に所望な垂直側壁プロフィ
ルを与える。次に、拡散領域１１４、115、１１６の自
己整合形成を含む、ＤＲＡＭ回路の通常の製造シーケン
スを再開する。
第１５図および第１６図は、本発明のもう１つの用途を
示す。この場合、スタティックランダムアクセスメモリ
ーセル１２０の形成に、ポリシリコン負荷抵抗Ｒ１およ
びＲ２を用いる。第１６図に示すように、ＳＲＡＭセル
１２０は２つのレベルのポリシリコンを利用し、ポリシ
リコンゲート１２１と負荷抵抗のためのインターコネク
ト122とが第１レベルを構成するが、負荷抵抗自体なら
びに関連インターコネクトおよびポリー基板接触が第２
レベルを構成する。自己整合ポリシリコン構造１２１を
含む第１レベルは、第１４図ＤＲＡＭ１００に関して説
明したようにして形成させることができる。第２レベル
は、ポリ抵抗Ｒ１およびＲ２の形成に利用するため高度
ポリ抵抗を用いて形成される。また、高レベル不純物ド
ーピング工程中、抵抗領域の適当なマスキングを用いる
ことにより、本発明の高レベルドーピング、微細形状技
術を適用して第２レベルを形成させることができる。
第１７図は、この場合、ダブルレベルポリ構造からなり
かつかくしてダブルポリシリコンエッチを必要とするス
ルーホールプログラムドマスクＲＯＭセル１３０の製造
への本発明のさらにもう１つの適用を示す。この特別な
コンフィグレーション１３０は、増岡フジオ（Fujio Ma
suoka）らがダブルポリシリコン技術を用いるスルーホ
ールによってプログラミングされた新規マスクＲＯＭセ
ル(A NEW MASK ROM CELL PROGRAMMED BY THROUGH−HOLE
USING DOUBLE POLYSILICON TECHNOLOGY)（I.E.D.M.１
９８３）中に記載されているコンフィグレーションであ
り、説明のために用いられる。当業者には、本発明がＲ
ＯＭ構造物および方法に一般に適用可能であることが明
らかであろう。スルーホールプログラムドＲＯＭ１３０
は、トランジスタゲート１３１を有する第１レベルのポ
リシリコン層、ソース１３２、ドレイン／埋め込み接点
１３３及び第２レベルのポリシリコン層１３４を有す
る。スルーホールプログラミングは、アルミニウムメタ
リゼーション１３５を用いてＲＯＭマトリックスを選択
されたトランジスターへ接触させることによって達成さ
れる。本発明の正確にパターニングされた低シート抵抗
ポリシリコンの使用は、通常の技術を用いて得られ得る
よりも小さいデバイスサイズとより大きい密度とより高
速度とを提供する。
さらにその他の適用に於て、本発明は、MNOS技術（それ
自体がＳＮＯＳ（Silicon Nitride Oxide Silicon）お
よびＳＯＮＯＳ（Silicon Oxide Nitride Oxide Silico
n）を含む）とフローティングゲート技術との両方を含
むEPROMs(Erasable Programmable ROMs)、EAROMs(Elect
rically Alterable ROMs)およびEEPROMs(Electrically
Erasable PROMs)のような不揮発性メモリに用いられる
ポリシリコン層の形成に理想的に適している。かかるメ
モリ構造のための３ポリシリコン層のような多重層ポリ
シリコンを用いる現在の実施および、従って本発明は、
かかる技術に好適である。本発明がそれに対して適用可
能である１つの代表的な最近の不揮発性構造物は、オハ
ヤ（Ohaya）らによって、ダブルポリゲート構造によるE
PROM 不揮発性メモリ技術(EPROM NONVOLATILE MEMORY T
ECHNOLOGY WITH DOUBLE POLY GATE STRUCTURE)（I.E.D.
M.１９８３）中に記載されている。
加えて、かつバイポーラ技術への応用の１例として、例
えば極高周波数バイポーラトランジスタに適用可能なポ
リシリコンスタックエミッタ構造物の製造に本発明を用
いることができる。本発明の使用は、低欠陥密度と高度
に有効なドーパント活性化と改良されたβとを有する浅
いエミッタを提供する。かかるエミッタ構造物（および
一般にシリコンがオーバーライングポリシリコン層から
ドープされる任意の構造物）を、有害な注入物放射線障
害が実質的に無く製造することができる。これはドーピ
ング注入工程中にポリシリコン内で放射線障害が起こる
からである。本発明のイオン注入およびアニール法を用
いると、オーバーライングポリシリコン中に生じる欠陥
が基板中へ拡散しない。同時に、急速熱アニールはポリ
シリコン粒構造を再結晶させかつ再成長させるので、ポ
リシリコン欠陥は本質的に除去される。本発明によって
製造されるポリシリコンの異方性エッチは、エミッタ領
域の高度制御および従ってエミッタ製造中の横方向拡散
の密な制御を保持する。
既述のように、現行のポリサイド構造物は、ポリシリコ
ン層上に金属珪化物層を用いて約４〜７Ω／口の最小シ
ート抵抗を与える。勿論、その値は、本発明のポリシリ
コン構造物によって、既述したポリサイドの付随欠点な
しに等しくされる。その上、本発明の低シート抵抗ポリ
シリコン層の形成後、金属または珪化モリブデンまたは
珪化タングステンのような金属珪化物の被覆層を形成さ
せることによってさらにもっと低いシート抵抗値をも得
ることができる。２層構造は、全抵抗が １／Ｒｔ＝１／Ｒｐ＋１／２Ｒｍ （ここで、Ｒｐはポリシリコンの抵抗であり、Ｒｍは被
覆層金属または金属珪化物の抵抗である） で与えられる並列抵抗配置を与える。この結果、超低シ
ート抵抗構造物が得られる。
以上、優れた異方性エッチング特性を有する高度ドーピ
ング、低シート抵抗ポリシリコンの製造法を説明した。
本発明の方法の一般的および特殊実施例を説明した。当
業者は、本発明の方法およびその使用を容易に拡張する
であろうが、それらは本明細書に記載した教示内に含ま
れるべきものである。
【図面の簡単な説明】
第１〜３図のおのおのは、シート抵抗、エッチ速度、異
方性エッチ挙動をアニール時間の関数としてプロットし
た図であり、第１図および第２図は、異方性エッチ特性
と関連があるシート抵抗曲線内の遷移を示し、 第４図は、第１〜３図のデータを得るために用いたポリ
シリコン構造物の製造法を略述し、 第５図は、本明細書中で用いた熱パルスアニール工程の
ために用いた市販の熱パルスアニールキャビティの概略
を示し、 第６図は、種々の注入およびアニールパラメーターのシ
ート抵抗に及ぼす影響を示し、 第７、８、９図は、第１図のシート抵抗〜アニール温度
曲線のデータ点を提供した試料のエッチングプロフィル
を示す図面であり、 第１０、１１、１２図は、第２図の曲線のデータ点を提
供した試料のエッチングプロフィルを示す図面であり、 第１３図と第１４図とは、それぞれ、自己整合ポリシリ
コンゲート技術を用いるランダムアクセスメモリの回路
図および断面図であり、 第１５図および第１６図は、それぞれ、自己整合シリコ
ンゲート技術を用いるスタティックランダムアクセスメ
モリセルの回路図および断面図であり、 第１７図はスルーホールプログラミングマスクＲＯＭセ
ルの部分断面図である。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】ｎ形とｐ形不純物とから選ばれた不純物を
    用いて、多結晶材料をドーピングするステップと、 急速な熱アニールを用いて、選択された温度及び時間で
    多結晶材料を加熱するステップと、及び 選択されたアニール時間間隔内のある時刻においてアニ
    ールを停止するステップ、 を有する独立して電気的及び構造的特性を与え、且つ低
    シート抵抗の異方性ドライエッチング特性を与えるため
    の多結晶材料の処理方法であって、 前記多結晶材料は、前記加熱ステップの間一定の温度で
    時間変化率を有するシート抵抗を有し、 前記選択された温度で前記シート抵抗の時間変化率が第
    １、第２及び第３の３つの区別された異なる領域を描
    き、それぞれは区別された異なる構造特性を有し、 前記第１の領域におけるシート抵抗の時間変化率は、非
    常に短い時間において非常に高い値から低い値まで急激
    に減少する急峻な傾斜を有し、 前記アニール時間間隔で、前記第２の領域である遷移領
    域におけるシート抵抗の時間変化率は、前記多結晶材料
    の異方性エッチングと関連し、 前記選択されたアニール時間間隔の間、選択された前記
    温度でシート抵抗の時間変化率は第３の領域である比較
    的一定の傾斜領域を描き、第３の領域において、略一定
    のシート抵抗に対して、粒サイズの広い範囲が達成さ
    れ、エピタキシャルフィムを有し、多結晶材料の異方性
    エッチングと関連するアニール時間間隔によって特徴づ
    けられた第３の領域の少なくとも１部分を有することを
    特徴とする方法。
  2. 【請求項２】ｎ形とｐ形不純物とから選ばれた不純物を
    用いて、多結晶材料をドーピングするステップと、 急速な熱アニールを用いて、選択された温度で多結晶材
    料を加熱するステップと、及び 選択されたアニール時間間隔内のある時刻においてアニ
    ールを停止するステップ、 を有するプラズマエッチングの間に低シート抵抗と異方
    性特性を与える多結晶材料の処理方法であって、 前記多結晶材料は、前記加熱するステップの間、時間変
    化率を有するシート抵抗を有し、 前記アニール時間間隔の間、選択された温度におけるシ
    ート抵抗の時間変化率は比較的浅く傾斜したプラトー領
    域への変換を描き、且つ 前記多結晶材料の異方性エッチングは前記選択されたア
    ニール時間間隔に関連することを特徴とする方法。
  3. 【請求項３】低シート抵抗と異方性プラズマエッチング
    特性を与えるための多結晶材料の層の処理方法であっ
    て、 支持体上に多結晶の層を有する複合体を形成するステッ
    プと、 ｎ形とｐ形不純物とから選ばれた不純物を用いて、多結
    晶材料の層をドーピングするステップと、 １つ或いは同時に複数のウエーハを加熱するのに適した
    急速加熱チャンバに前記複合体を挿入するステップと、
    及び 約１１００℃の温度と約５〜３０秒の範囲内の時間に相
    当する温度と時間、チャンバ内で多結晶材料の層を加熱
    することを特徴とする方法。
  4. 【請求項４】低シート抵抗と異方性プラズマエッチング
    特性を与えるための多結晶材料の層の処理方法であっ
    て、 ウエーハ上に多結晶層を有する複合体を形成するステッ
    プと、 ｎ形とｐ形不純物とから選ばれた不純物を用いて、１０
    20cm-3に等しいか、それ以上の濃度に多結晶の層をドー
    ピングするステップと、 １つまたは同時に複数のウエーハを加熱するのに適合し
    た急速加熱チャンバに前記複合物を挿入するステップ
    と、及び 約５〜３０秒間の範囲内の時間、約１１００℃の温度で
    チャンバ内の多結晶材料の層を加熱することを特徴とす
    る方法。
  5. 【請求項５】処理結果のポリシリコンのシート抵抗が１
    ７オーム／cm2に等しいか、それ以下で、プラズマエッ
    チ異方性が０．２に等しいか、それ以下である特許請求
    の範囲第３乃至４項に記載の方法。
  6. 【請求項６】前記温度が１２００℃に等しいかそれより
    大きく、処理結果のポリシリコンのシート抵抗が７オー
    ム／cm2に等しいか、それ以下で、プラズマエッチ異方
    性が０．１以下である特許請求の範囲第３乃至４項に記
    載の方法。
  7. 【請求項７】前記温度が１２００℃に等しいか、それよ
    り大きく、処理結果のポリシリコンのシート抵抗が７オ
    ーム／cm2に等しいか、それ以下で、プラズマエッチ異
    方性が０．１に等しいか、それ以下で、且つ少なくとも
    ポリシリコン表面隣接領域を１０20cm-3に等しいか、そ
    れ以上の濃度に注入することによりドープされることを
    特徴とする特許請求の範囲第３乃至４項に記載の方法。
  8. 【請求項８】前記エッチングするステップが塩素含有エ
    ッチングガスを用いたプラズマエッチングであることを
    特徴とする特許請求の範囲第３乃至４項に記載の方法。
  9. 【請求項９】前記エッチングするステップがプラズマエ
    ッチングで、且つエッチングガスがＨＣｌを含有してい
    ることを特徴とする特許請求の範囲第３乃至４項に記載
    の方法。
  10. 【請求項１０】注入された不純物がｎ形不純物である
    が、燐、アンチモン及び砒素に限定されないことを特徴
    とする特許請求の範囲第３乃至４項或いは第７項に記載
    の方法。
  11. 【請求項１１】注入された不純物がｐ形不純物である
    が、硼素或いはインジュウムに限定されないことを特徴
    とする特許請求の範囲第３乃至４項或いは第７項に記載
    の方法。
  12. 【請求項１２】前記アニール温度が１１００℃乃至１２
    ００℃の範囲内で、関連するアニール時間間隔が２０秒
    以下であることを特徴とする特許請求の範囲第７項に記
    載の方法。
  13. 【請求項１３】注入するステップが１０16乃至１０17イ
    オン／cm2の範囲内のドーズ量で行われることを特徴と
    する特許請求の範囲第１０項に記載の方法。
  14. 【請求項１４】低シート抵抗と異方性プラズマエッチン
    グ特性を与える多結晶材料の処理方法であって、 半導体ウエーハ上に多結晶の層を有する複合体を形成す
    るステップと、 ｎ形とｐ形不純物とから選ばれた不純物の１０20cm-3に
    等しいか、それ以上の濃度を多結晶材料の選択された深
    さに注入するステップと、 １つまたは同時に複数ののウエーハを加熱するのに適合
    した急速熱アニールチャンバに多結晶材料の層を挿入す
    るステップと、 少なくとも１１００℃の温度でチャンバ内の多結晶材料
    を加熱し、、 急速熱アニールを用い、且つ選択されたアニール間隔時
    間内のある時間においてアニールを停止するステップ
    と、 多結晶材料上にエッチングマスクを配置するステップ
    と、及び プラズマエッチングを用いてマスクの存在下で多結晶材
    料をエッチングするステップを有し、 多結晶材料は、加熱するステップの間、時間変化率を有
    するシート抵抗を有し、 前記選択されたアニール時間間隔の間、前記選択された
    温度での前記シート抵抗の時間変化率は、比較的浅く傾
    斜したプラトー領域への遷移を描き、 約５〜３０秒間のアニール時間間隔を有し、且つ 多結晶材料の異方性エッチングは前記選択されたアニー
    ル時間間隔と温度に関連することを特徴とする方法。
  15. 【請求項１５】基板上に正確に制御されたサイドプロフ
    ィールの多結晶ゲート、コンタクト及び固体拡散ソース
    を形成する方法であって、 基板上に多結晶シリコンの層を含む複合体を形成するス
    テップと、 少なくとも１０20cm-3の表面濃度に不純物で多結晶材料
    を注入するステップと、 １つ或いは同時に複数の複合体を加熱するのに適合した
    急速熱アニールチャンバに前記多結晶材料を挿入するス
    テップと、 特定の温度でチャンバ内の前記複合体を加熱するステッ
    プと、 エッチング中に、７オーム／cm2に等しいか、それ以下
    のシート抵抗と０．１に等しいか、それ以下の選択され
    たアスペクト比を与えるステップと、 多結晶材料を所望の形状と選択されたアスペクト比をパ
    ターン化するためにプラズマエッチングを用いて、エッ
    チングマスクの存在の下で多結晶材料をエッチングする
    ステップと、及び ポリシリコンをデポジションマスクとして用いて基板構
    造物をドーピングすることを特徴とする方法。
  16. 【請求項１６】前記注入するステップの前に、二酸化シ
    リコンが前記多結晶材料上に形成されて、アニーリング
    ／拡散／再結晶の急速な熱プロセスの間に不純物損失を
    減少することにより、選択された低シート抵抗値を達成
    するために必要な注入量を低くすることを特徴とする特
    許請求の範囲第１５項に記載の方法。
  17. 【請求項１７】低シート抵抗と異方性プラズマエッチン
    グ特性を与えるためのポリシリコン材料の処理方法であ
    って、 ｎ形とｐ形不純物とから選ばれた不純物を用いて、少な
    くとも１０20cm-3に等しいか、それ以上の濃度に多結晶
    シリコン材料をドーピングするステップと、及び ５〜３０秒間の範囲内のある時間、少なくとも１１００
    ℃の温度で急速熱アニールを用いて、多結晶シリコン材
    料を加熱するステップを有することを特徴とする方法。
JP60155346A 1984-07-12 1985-07-12 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法 Expired - Lifetime JPH0658895B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/630,091 US4561907A (en) 1984-07-12 1984-07-12 Process for forming low sheet resistance polysilicon having anisotropic etch characteristics
US630091 1984-07-12

Publications (2)

Publication Number Publication Date
JPS61105836A JPS61105836A (ja) 1986-05-23
JPH0658895B2 true JPH0658895B2 (ja) 1994-08-03

Family

ID=24525710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60155346A Expired - Lifetime JPH0658895B2 (ja) 1984-07-12 1985-07-12 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法

Country Status (2)

Country Link
US (1) US4561907A (ja)
JP (1) JPH0658895B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784719A (en) * 1985-06-28 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Dry etching procedure
JPH07101677B2 (ja) * 1985-12-02 1995-11-01 株式会社東芝 半導体装置の製造方法
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US5517005A (en) * 1988-05-19 1996-05-14 Quadlux, Inc. Visible light and infra-red cooking apparatus
US5196233A (en) * 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
EP0464196B1 (en) * 1990-01-22 2002-05-08 Silicon Storage Technology, Inc. Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5151387A (en) 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
JP3123073B2 (ja) * 1990-11-08 2001-01-09 日本電気株式会社 半導体記憶装置の製造方法
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
JP2910382B2 (ja) * 1992-03-09 1999-06-23 日本電気株式会社 半導体装置の製造方法
JP3242166B2 (ja) * 1992-11-19 2001-12-25 株式会社日立製作所 エッチング装置
US5529197A (en) * 1994-12-20 1996-06-25 Siemens Aktiengesellschaft Polysilicon/polycide etch process for sub-micron gate stacks
US5554563A (en) * 1995-04-04 1996-09-10 Taiwan Semiconductor Manufacturing Company In situ hot bake treatment that prevents precipitate formation after a contact layer etch back step
US6060375A (en) * 1996-07-31 2000-05-09 Lsi Logic Corporation Process for forming re-entrant geometry for gate electrode of integrated circuit structure
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
EP0890979A1 (fr) * 1997-07-11 1999-01-13 EM Microelectronic-Marin SA Méthode d'optimisation de procédés de dépÔt et de gravure, en fonction de la structure d'une couche polycristalline à déposer et à graver
US5990454A (en) * 1997-09-23 1999-11-23 Quadlux, Inc. Lightwave oven and method of cooking therewith having multiple cook modes and sequential lamp operation
US6013900A (en) * 1997-09-23 2000-01-11 Quadlux, Inc. High efficiency lightwave oven
US5958271A (en) * 1997-09-23 1999-09-28 Quadlux, Inc. Lightwave oven and method of cooking therewith with cookware reflectivity compensation
US7904187B2 (en) 1999-02-01 2011-03-08 Hoffberg Steven M Internet appliance system and method
US6277719B1 (en) * 1999-11-15 2001-08-21 Vanguard International Semiconductor Corporation Method for fabricating a low resistance Poly-Si/metal gate
US7087509B1 (en) * 2000-09-28 2006-08-08 Advanced Micro Devices, Inc. Method of forming a gate electrode on a semiconductor device and a device incorporating same
US20070196988A1 (en) * 2006-02-23 2007-08-23 Shroff Mehul D Poly pre-doping anneals for improved gate profiles
US7491630B2 (en) * 2006-03-15 2009-02-17 Freescale Semiconductor, Inc. Undoped gate poly integration for improved gate patterning and cobalt silicide extendibility
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
KR20230148823A (ko) * 2021-02-26 2023-10-25 이미지아, 인크. 광학 메타렌즈 시스템

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4309224A (en) * 1978-10-06 1982-01-05 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
JPS5688818A (en) * 1979-12-17 1981-07-18 Hitachi Ltd Polycrystalline silicon membrane and its production
US4383885A (en) * 1980-02-06 1983-05-17 Bell Telephone Laboratories, Incorporated Reactive sputter etching of polysilicon utilizing a chlorine etch gas
US4420344A (en) * 1981-10-15 1983-12-13 Texas Instruments Incorporated CMOS Source/drain implant process without compensation of polysilicon doping
US4455738A (en) * 1981-12-24 1984-06-26 Texas Instruments Incorporated Self-aligned gate method for making MESFET semiconductor
US4415383A (en) * 1982-05-10 1983-11-15 Northern Telecom Limited Method of fabricating semiconductor devices using laser annealing
US4419812A (en) * 1982-08-23 1983-12-13 Ncr Corporation Method of fabricating an integrated circuit voltage multiplier containing a parallel plate capacitor
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
JPS59103377A (ja) * 1982-12-03 1984-06-14 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US4561907A (en) 1985-12-31
JPS61105836A (ja) 1986-05-23

Similar Documents

Publication Publication Date Title
JPH0658895B2 (ja) 異方性エッチング特性を有する低シート抵抗多結晶材料の処理方法
US5089872A (en) Selective germanium deposition on silicon and resulting structures
US5336903A (en) Selective deposition of doped silicon-germanium alloy on semiconductor substrate, and resulting structures
KR100633191B1 (ko) 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조물
Chow et al. Refractory metal silicides: thin-film properties and processing technology
US7030451B2 (en) Method and apparatus for performing nickel salicidation
US5712181A (en) Method for the formation of polycide gate in semiconductor device
US4354307A (en) Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
US5162246A (en) Selective germanium deposition on silicon and resulting structures
US5258637A (en) Semiconductor devices produced according to a method which reduces contact resistance at silicide/active area interfaces
US5801086A (en) Process for formation of contact conductive layer in a semiconductor device
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
JPH11135454A (ja) 金属ポリサイド構造の熱的安定性を改善する方法
KR20060004788A (ko) 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
KR930002673B1 (ko) 고융점금속 성장방법
US7208360B2 (en) Semiconductor device and method of manufacturing the same
US6670249B1 (en) Process for forming high temperature stable self-aligned metal silicide layer
US6570232B2 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
KR100369969B1 (ko) 반도체장치 제조방법
US5731226A (en) Low temperature method of manufacturing epitaxial titanium silicide
US8236693B2 (en) Methods of forming silicides of different thicknesses on different structures
US5998294A (en) Method for forming improved electrical contacts on non-planar structures
US6309968B1 (en) Method to improve intrinsic refresh time and dichlorosilane formed gate oxide reliability
KR100388463B1 (ko) 듀얼 폴리실리콘 게이트 구조를 가지는 반도체 소자제조방법
JPH10125617A (ja) 半導体装置の製造方法