JPH0659740B2 - 感熱転写記録装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明、良好な中間記録画像が得られる感熱転写記録装
置に関するものである。

従来の技術 近年、感熱転写記録装置のフルカラー化が進んでおり、
良好な中間調記録画像を得るために、高精度の階調記録
が要求されている。

一般に、従来の感熱転写記録装置は、発熱素子１個に対
応する１ドット当りの記録濃度を制御することがむずか
しく、階調記録は印字するか、印字しないかの２階調で
あった。

以下、従来の感熱転写記録装置について、図面を参照し
ながら説明する。

第１０図において、１はサーマルヘッド部であり、この
サーマルヘッド部１は、絶縁性の基板上に一列に並ぶよ
うに配列され、かつＭ個ずつＮ個の単位となるように電
気的に分けられた複数個の発熱抵抗体よりなる発熱素子
２と、この発熱素子２の一単位毎に設けられたＮ個のド
ライバ回路３と、このドライバ回路３それぞれに対応し
て設けられたＮ個のラッチ回路４と、このラッチ回路４
それぞれに対応して設けられたＮ個のシフトレジスタ５
により構成されている。

このサーマルヘッド部１において、発熱素子２の一方の
電極は共通に接続されて印字用電源に接続され、また他
方の電極はドライバ回路３の出力端子に接続されてい
る。また、ドライバ回路３の入力端子はラッチ回路４の
出力端子に接続され、ラッチ回路４の入力端子はシフト
レジスタ５の出力端子に接続されている。

これによりそれぞれのシフトレジスタ５に入力された印
字データ信号は、パラレル信号として、それぞれ対応す
るラッチ回路４に送り込まれ、そしてラッチ回路４から
送られた印字データ信号によってドライバ回路３が駆動
され、印字データ信号に対応する発熱素子２に通電さ
れ、感熱記録が行なわれる。なお、ドライバ回路３それ
ぞれには、ドライバ回路３の動作を制御するイネーブル
信号が個々に独立して並列に印加されるように回路構成
されている。

発明が解決しようとする問題点 ところが、近年、発熱素子の発熱体の幅と中央部程狭
く、両端部程広くすることにより、発熱体の抵抗値を中
央部程大きく、両端部程小さくなるような素子が考え出
され、これにより、発熱素子に印加する電圧の印加時間
を制御することにより、発熱素子１個に対応する発熱面
積、すなわち１ドット当りの記録濃度を簡単に制御する
ことができるようになった（特開昭６０−５８８７７
号）。

しかしながら、上記発熱素子を用いて階調記録を行なっ
た場合、多階調記録が可能となり、それに伴い印字デー
タが、従来の印字するか、印字しないかの１ビットの情
報から、階調を指定するための複数ビットの情報になる
ため、従来の感熱転写記録装置では、複数ビットの情報
を高速で処理することができなかった。

本発明は上記従来の問題点を解決するためのものであ
り、複数ビットの情報からなる印字データに基づいて、
精度よく、しかも高速に階調記録を制御することのでき
る感熱転写記録装置を提供することを目的とする。

問題点を解決するための手段 この目的を達成するために、本発明の感熱転写記録装置
は、発熱素子をｍ個ずつｎ個（ｎは１を除く自然数）の
単位でまとめたブロックをｌ個配設したヘッド部と、前
記ｍ個の発熱素子毎に設けられたｌ×ｎ個のドライバ回
路と、前記ドライバ回路の各々に対応して設けられたｎ
×ｌ個のラッチ回路と、前記ラッチ回路の各々に対応し
て設けられたｎ×ｌ個のｍ段からなるシフトレジスタ
と、前記各ブロックの前記シフトレジスタ毎に順次共通
に設けられたｎ個の比較器と、前記比較器の一方端子に
共通に設けられた基準信号発生回路と、前記比較器の他
方端子に設けられたｎ個のセレクタと、複数ビットから
なるｍ×ｎ個のデータがｍ個ずつ順次送られるｎ個のバ
ッファとを備え、前記ｎ個のバッファの各々にｍ個のデ
ータが送られた際前記各セレクタは前記各々のバッファ
に記憶されたデータを順次取り出す構成を有している。

作用 この構成により、複数ビットからなるｍ×ｎ個の印字デ
ータを、ｎ個のバッファを設けることにより、ｎ個ずつ
各バッファから同時に順次取り出すことができ、また各
バッファ毎に比較器を設けることにより、バッファ毎に
ｍ個の印字データを順次処理することができ、大量の印
字データを高速に処理することができる。

実施例 以下、本発明の実施例について、図面を参照しながら説
明する。

第１図（ａ）は本実施例の感熱転写記録装置のブロック
図であり、第１図（ｂ）は同発熱素子一単位の構成図で
ある。

図において、１０はサーマルヘッド部であり、４個のブ
ロックに分けられるとともに、ブロック毎に３２個ずつ
８個の単位で、発熱素子１１が並列に配設されている。
また、４つのブロック毎に、３２個の発熱素子１１を一
単位として８個のドライバ回路３（Ｄ１〜Ｄ８）１２が
設けられ、さらにこのドライバ回路１２のそれぞれに対
応して８個のラッチ回路（Ｌ１〜Ｌ８）１３、さらにこ
のドライバ回路１２のそれぞれに対応して８個のシフト
レジスタ（ＳＲ１〜ＳＲ８）１４が設けられている。

サーマルヘッド部１０において、発熱素子１１の一方は
印字用の電源部１５に共通に接続され、もう一方はドラ
イバ回路１２の出力端子に接続されている。また、ドラ
イバ回路１２の入力端子はラッチ回路１３の出力端子に
接続され、ラッチ回路１３の入力端子はシフトレジスタ
１４の出力端子に接続されている。

ここで、ドライバ回路１２のそれぞれには、ブロック毎
のドライバ回路１２の動作を制御するイネーブル信号１
６が、ブロック毎に独立し、各ドライバ回路１２毎に並
列に４本印加されるように接続されており、またラッチ
回路１３のそれぞれには、ラッチ回路の動作を制御する
ストローブ信号１７が共通に印加されるように接続され
ている。

次に、１８はパルス制御部であり、ここで作られた８個
の信号（ＳＩＮ１〜ＳＩＮ８）はシフトレジスタに個々
に独立して印加されるとともに、各ブロック間で並列に
印加されるように接続されている。また、１９はコンパ
レータであり、カウンタ２０からの入力と、第１のセレ
クタ２１からの入力とを比較して、その結果を出力して
いる。さらに、２２は複数のフリップフロップでロジッ
クを構成したバッファであり、第２のセレクタ２３によ
り選ばれた複数ビットからなる情報が、バッファ２２の
各々に順次情報単位毎に入力される。そして、この後情
報単位毎に入力された情報のうち、第１のセレクタ２１
により各々のバッファ２２に記憶された１ドット分の情
報が順次取り出され、コンパレータ１９に出力してい
る。

なお、図中の２４はヘッド補正データであり、各発熱素
子１１の発熱抵抗体の抵抗値ばらつきを補正して、各発
熱素子１１の立ち上がり温度を制御するデータが入力さ
れている。また、２５は隣接，前歴補正印字データであ
り、印字しようとする発熱素子１１の近傍の影響度合を
考慮して補正された印字データが入力されている。

さらに、カウンタ２０はヘッド補正データ２４を処理す
るときはダウンカウンタとして作動し、隣接，前歴補正
印字データ２５を処理するときは、第６図に示すような
特別なカウンタとして作動する。

以下、本実施例の動作を図面を参照しながら具体的な数
値を用いて説明する。

第２図（ｂ）は１ライン分（１０２４×４ビット）のヘ
ッド補正データであり、２５６個ずつ４つのブロックに
分かれており、さらに１つのブロックが、３２個ずつ８
個の単位で分けられている。第４図（ａ）は１ライン分
（１０２４×６ビット）の隣接，前歴補正印字データで
あり、２５６ずつ４つのブロックに分かれており、さら
に１つのブロックが３２個ずつ８個の単位で分けられて
いる。

まず、第２のセレクタ２３によりヘッド補正データ２４
が読み込まれる。このとき、１ライン（１０２４×４ビ
ット）のデータのうちの１ブロック（２５６×４ビッ
ト）が、一単位（３２×４ビット）ずつバッファ２２の
中に読み込まれていき、第２図（ｂ）に示されるよう
に、８個のバッファ（Ｂ１〜Ｂ８）２２の中に３２個ず
つヘッド補正データ２４が記憶される。なお、同図で左
端の数字は番地Ｎｏを示しており、ブロック内の数字は
４ビットのヘッド補正データを示している。

次に、各バッファ２２の中に記憶されている３２個のヘ
ッド補正データは各第１のセレクタ２１（ＳＬ１〜ＳＬ
８）により順次１データずつ取り出され、対応する各コ
ンパレータ（ＣＰ１〜ＣＰ８）１９に出力される。そし
て、各コンパレータ１９では、第１のセレクタ２１によ
り取り出された１データと、カウンタからの入力とが比
較され、ヘッド補正信号として出力される。

このとき、カウンタ２０はヘッド補正データ２４を処理
しているのでダウンカウンタ（１５→０）として動作
し、まず８個のコンパレータ１９において、各ヘッド補
正データとダウンカウンタの出力“１５”とが比較さ
れ、“１５”以上であれば“１”が、“１５”未満であ
れば“０”が対応する各シフトレジスタに出力される。
これを各コンパレータ１９において、３２個のヘッド補
正データについて並行して行なわれ、一通り比較が終わ
る毎に、ダウンカウンタの出力が１ずつ繰り下がってい
く。これにより第２図（ｂ）に示されるようなヘッド補
正データは、処理されて各シフトレジスタ１４に第３図
（ａ）に示されるようなヘッド補正信号が出力される。

各シフトレジスタ１４に入力されたヘッド補正信号は、
ダウンカウンタの出力が１つずつ繰り下がっていく毎
に、対応する各ラッチ回路１３に送り込まれ、さらに対
応する各ドライバ回路１２ら送り込まれる。このとき、
各ブロック毎に独立して各ドライバ回路１２に並列に接
続されているイネーブル信号を、ヘッド補正データの対
応するブロックのみに印加することにより、そのブロッ
クの各発熱素子１１が発熱する。

これにより、ダウンカウンタのカウントが“０”まで終
了すると、結果的に各ドライバ回路には、第４図（ｂ）
に示されるようなヘッド補正データの内容に応じたパル
ス幅のパルス波形が入力されることになり、このパルス
幅により各発熱素子１１への通電開始時間および通電時
間が制御されて、常に立ち上がり温度を各発熱素子１１
毎にそろえることができる。

次に、１つのヘッド補正データブロック（２５６×４ビ
ット）が終了すると、それに対応する隣接，前歴補正印
字データ２５の１ブロック（２５６×６ビット）が第２
のセレクタ２３により、順次一単位（３２×６ビット）
ずつバッファ２２の中に読み込まれ、第４図（ｂ）に示
されるように８個のバッファ（Ｂ１〜Ｂ８）２２の中に
３２個ずつ記憶される。なお、同図で左端の数字は番地
Ｎｏを示しており、ブロック内の数字は６ビットの補正
印字データを示している。そして、各バッファ２２の中
に記憶されている３２個の補正印字データは、各第１の
セレクタにより順次１データずつ取り出され、対応する
各コンパレータ１９に出力される。そして各コンパレー
タ１９では、第１のセレクタにより取り出され１データ
とカウンタからの入力とが比較され、印字補正信号とし
て出力される。ここで、カウンタ２０は隣接，前歴補正
印字データ２５を処理しているので、第６図に示される
ような特別なカウンタとして動作する。

図に示されるように、カウンタ２０は２から始まる３進
アップカウンタ２６と０から始まる３２進アップカウン
タ２７とから構成されており、ストローブ信号２８が印
加される毎に各々のカウンタのカウントがアップする。
３進カウンタ２６は第１表に示されるように、その出力
は３通りしかなく、 上位ビットＱ_１（ＯＵＴ２）が“１”になるとき、印字
補正信号（ＯＵＴＣ）を強制的にＯＦＦさせ、また下位
ビットＱ_０が（ＯＵＴ１）が“１”になるときに３２進
カウンタ２７をホールドさせるように構成している。さ
らに、スタート信号２９が印加されると、Ｑ_０が
“０”，Ｑ_１が“１”になるように構成されている。

この構成により、例えば第１のセレクタ２１によりバッ
ファ２２から隣接，前歴補正印字データの１データ（０
０１０００）が取り出されたとすると、第７図に示され
るようなタイムチャートが得られる。

すなわち、まず３進カウンタ２６にスタート信号２９が
印加されると、３進カウンタのＱ_１が“１”となるた
め、ＯＵＴ２は強制ＯＦＦ信号を出力し、その後も３進
カウンタのＱ_１が“１”となる毎に、ＯＵＴ２からは強
制ＯＦＦ信号が出力される。次に、３進カウンタのＱ_０
が“１”となる毎に、ＯＵＴ１は３進カウンタ２７にＨ
ＯＬＤ信号が出力され、３２進カウンタ２７のカウント
が１つ保持される。そして、３２進カウンタの出力（Ｏ
ＵＴ Ａ）が“８”以上になるまで、上述のような動作
が繰り返され“８”以上になるとＡ≧Ｂとなるため、コ
ンパレータからの出力は“０”となる。

これにより、３２進カウンタ２７のカウントが“３１”
まで終了すると、結果的に各ドライバ回路には第５図
（ｂ）に示されるような補正印字データの内容に応じた
パルス数のパルス波形が入力され、この断続パルスによ
り各発熱素子１１を一定の発熱温度に保つことができ、
またパルスの数により通電時間が制御されるため、各発
熱素子１１の発熱量を制御することができる。

以上の各コンパレータ１９での比較工程を、４つのヘッ
ド補正データブロックおよび４つの隣接，前歴補正印字
データブロックについて、交互に繰り返されて行なうこ
とにより、各ドライバ回路には結果的に第８図（ｂ）に
示すようなパルス波形が入力されることになり、これに
より各発熱素子は第８図（ａ）に示すような温度特性が
得られる。なお、図中のＴ_１はインクが溶融する温度
（インク融点）、Ｔ_２はヘッド部とインクシートが溶着
して離れなくなる温度（スティックレベル）、Ｔ_３はイ
ンクが記録紙に転写される最適の温度（最適転写温度）
であり、各素子には共通して発熱温度がスティックレベ
ルを越える一定の電圧が印加されている。

第８図において、立ち上がり区間Ａは、発熱素子１１を
最適転写温度Ｔ_３まで上昇させる区間であり、発熱素子
１１に共通にスティックレベル以上の電圧が印加されて
いるため、立ち上がりのためのヘッド補正パルスが印加
されると、短時間で発熱温度が最適転写温度Ｔ_２まで上
昇する。

ここで、各素子の抵抗値は少しずつ異なるため、第８図
に示すように、素子の抵抗値が大きいときは素子の発熱
が遅いので、ヘッド補正パルスの発生タイミングを早め
てヘッド補正パルスのパルス幅を広くすることにより、
曲線Ｃのように印加電圧の通電開始時間を早くするとと
もに、通電時間を長くしている。また、逆に素子の抵抗
値が小さいときは素子の発生が早いのでヘッド補正パル
スの発生タイミングを遅らせてヘッド補正パルスのパル
ス幅を狭くすることにより、曲線Ｃ′のように印加電圧
の通電開始時間を遅くするとともに、通電時間を短くし
ている。このヘッド補正パルスにより、素子の立ち上が
り温度は常に一定になり常に安定した熱量が得られやす
くなる。

次に、第８図において、印字区間Ｂは、発熱素子１１を
最適転写温度Ｔ_３で一定に保つとともに、その時間を制
御する区間である。発熱素子１１にはスティックレベル
電圧以上の電圧が印加されているため、印加を続けると
スティックレベルを越えてしまうので、これを防ぐため
に断続的な隣接，前歴補正印字パルスを各ドライバ回路
に与えることにより、印加電圧を強制的にオン，オフさ
せて、最適転写温度Ｔ_２を一定に保っている。

ここで、発熱素子１１に最適転写温度Ｔ_３を加える時間
に比例して、発熱面積が変わる素子を用いると、階調記
録は、印字区間Ｂの長さを調整することにより制御する
ことができる。つまり、第９図に示されるように、断続
的な補正印字パルスのパルス数を（ａ），（ｂ），
（ｃ）と順に減らしていくと、それに伴なって最適転写
温度Ｔ_３を維持できる時間が短くなるため、１ドット当
りの発熱面積が（ｄ），（ｅ），（ｆ）と小さくなるの
である。

したがって、隣接，前歴補正印字パルスのパルス数を制
御することにより、ドット毎の階調を高精度で、しかも
多階調に制御することができる。

発明の効果 以上の説明から明らかなように、本発明の感熱転写記録
装置によれば、複数ビットからなるｍ×ｎ個の印字デー
タをｎ個のバッファを設けることにより、ｎ個ずつ各バ
ッファから同時に順次取り出すことができ、また各バッ
ファ毎に比較器を設けることにより、バッファ毎にｍ個
の印字データを順次処理することができるため、複数ビ
ットの情報からなる印字データに基づいて、精度よく、
しかも高速に階調を制御することができる。

【図面の簡単な説明】

第１図（ａ）は本発明の一実施例における感熱転写記録
装置のブロック図、第１図（ｂ）は同実施例における発
熱素子一単位の構成図、第２図（ａ）は同実施例におけ
る一ライン分のヘッド補正データの構成を示した構成
図、第２図（ｂ）は同実施例における各バッファ内に記
憶された４ビットのヘッド補正データの内容を示した模
式図、第３図（ａ）同実施例における比較器から出力さ
れるヘッド補正信号の内容を示した模式図、第３図
（ｂ）は同ヘッド補正信号が各ドライバ回路に入力され
るときの入力波形図、第４図（ａ）は同実施例における
一ライン分の補正印字データの構成を示した構成図、第
４図（ｂ）は同実施例における各バッファ内に記憶され
た６ビットの補正印字データの内容を示した模式図、第
５図（ａ）は同実施例における比較器から出力される補
正印字信号の内容を示した模式図、第５図（ｂ）は同補
正印字信号が各ドライバ回路に出力されるときの入力波
形図、第６図は同実施例のカウンタの構成図、第７図は
同カウンタの動作を示すタイムチャート、第８図
（ａ），（ｂ）は同実施例の発熱素子の温度特性図，お
よびそれに対応するドライバ回路の入力波形図、第９図
（ａ）〜（ｃ）は同実施例のドライバ回路に入力される
入力波形図、第９図（ｄ）〜（ｆ）は第９図（ａ）〜
（ｃ）の入力波形が各ドライバ回路に入力されたときの
各発熱素子の発熱状態を示した図、第１０図は従来の感
熱転写記録装置のブロック図である。 １０……ヘッド部、１１……発熱素子、１２……ドライ
バ回路（Ｄ１〜Ｄ８）、１３……ラッチ回路（Ｌ１〜Ｌ
８）、１４……シフトレジスタ（ＳＲ１〜ＳＲ８）、１
９……コンパレータ（ＣＰ１〜ＣＰ８）、２０……第１
のセレクタ（ＳＬ１〜ＳＬ８）、２１……バッファ（Ｂ
１〜Ｂ８）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 太一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 鶴 善一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】発熱素子をｍ個ずつｎ個（ｎは１を除く自
   然数）の単位でまとめたブロックを個配設したヘッド
   部と、前記ｍ個の発熱素子毎に設けられた×ｎ個のド
   ライバ回路と、前記ドライバ回路の各々に対応して設け
   られたｎ×個のラッチ回路と、前記ラッチ回路の各々
   に対応して設けられたｎ×個のｍ段からなるシフトレ
   ジスタと、前記各ブロックの前記シフトレジスタ毎に順
   次共通に設けられたｎ個の比較器と、前記比較器の一方
   端子に共通に設けられた基準信号発生回路と、前記比較
   器の他方端子に設けられたｎ個のセレクタと、複数ビッ
   トからなるｍ×ｎ個のデータがｍ個ずつ順次送られるｎ
   個のバッファとを備え、前記ｎ個のバッファの各々にｍ
   個のデータが送られた際前記各セレクタは前記各々のバ
   ッファに記憶されたデータを順次取り出すことを特徴と
   する感熱転写記録装置。