JPH0659921A

JPH0659921A - マイクロコンピュータ

Info

Publication number: JPH0659921A
Application number: JP4209884A
Authority: JP
Inventors: Tomofumi Higashide; 朋史東出
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-08-06
Filing date: 1992-08-06
Publication date: 1994-03-04

Abstract

(57)【要約】【目的】ウォッチドッグタイマ１３０を用いてシステム
の異常を検知する場合、マイクロプログラムレベルの暴
走に対応できるようにすることにある。【構成】周辺回路１０４のウォッチドッグタイマ回路１
３０と、このウォッチドッグタイマ１３０のオーバーフ
ローでシステムの初期化を行うか、割り込みを行うかの
どちらか一方を選択する選択手段と、ウォッチドッグタ
イマ１３０のオーバーフローを検出し、マイクロプログ
ラムの開始番地を出力する出力手段とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にウォッチドッグタイマ回路を備えたマイクロ
コンピュータ（以下、マイコンと称す）に関する。

【０００２】

【従来の技術】従来のマイコンはウォッチドッグタイマ
回路を用いてプログラムの暴走に対処している。

【０００３】図４は従来の一例を示すマイコンの構成図
である。図４に示すように、従来のマイコン４００はＣ
ＰＵ４０１および周辺回路４０４を含み、これらの相互
間は内部バス４０５で接続されている。しかも、ＣＰＵ
４０１はマイクロシーケンサ４０２と、演算処理部４０
３と、命令キュー４２０と、プログラムカウンタ（以
下、ＰＣという）４２１とを含み、内部バス４０５によ
り接続されている。また、周辺回路４０４は、ウォッチ
ドッグタイマ４３０，ＩＮＴＣ４３１等の回路を含んで
いる。更に、ＣＰＵ４０１におけるマイクロシーケンサ
４０２は、インストラクションデコーダ４１０と、ＭＩ
Ｒ４１１と、マイクロプログラムＲＯＭ（以下、μＲＯ
Ｍという）４１２と、ＭＳＴＬ４１３と、リセットエン
トリ格納部４１４と、セレクタ４１５とから構成され
る。

【０００４】まず、ＰＣ４２１の示すアドレスからの命
令コードが命令キュー４２０に取り込まれ、インストラ
クションデコーダ４１０に入力される。このインストラ
クションデコーダ４１０は入力された命令コードをμＲ
ＯＭ４１２に格納された命令毎の実行手順（マイクロプ
ログラム）の開始番地（以下、エントリという）に変換
する。このエントリはＭＩＲ４１１に格納され、μＲＯ
Ｍ４１２内のマイクロプログラムの開始番地を指定す
る。そして、この開始番地に格納されたマイクロプログ
ラムの内容がＭＳＴＬ４１３に格納される。ＭＳＴＬ４
１３に格納される内容には、処理を実行するためのマイ
コン各部の制御信号と、次に実行すべきマイクロプログ
ラムの番地情報（以下、ネクストアドレスという）とが
含まれる。

【０００５】次に、ＭＳＴＬ４１３から出力される制御
信号に基づき演算処理部４０３で処理が行われる。ま
た、ＭＳＴＬ４１３はマイクロプログラムの最終ステッ
プでＥＮＤ信号４４６を活性化する。このＥＮＤ信号４
４６がオフの時、リセット要求信号４４３が入力されて
いなければ、セレクタ４１５によりバスＤが選択され、
ＭＳＴＬ４１３から出力されたネクスアドレスがＭＩＲ
４１１に格納されて命令の次のステップの処理が行われ
る。一方、ＥＮＤ信号４４６がオンの時、割り込み信号
４４４がオフであり、リセット要求信号４４３が入力さ
れていなければ、セレクタ４１５によりバスＢが選択さ
れ、次のインストラクションデコーダ４１０の入力がＭ
ＩＲ４１１に格納されて次命令の処理を開始する。

【０００６】ここで、入力端子ＲＥＳＥＴ４４０にリセ
ット要求信号４４３が入力されると、セレクタ４１５に
よりバスＣが選択され、リセットエントリ格納部４１４
から出力されたリセット命令のエントリがＭＩＲ４１１
に格納され、μＲＯＭ４１２内のリセット命令に対応し
たマイクロプログラムのエントリを指定する。そして、
この開始番地に格納されたマイクロプログラムの内容が
ＭＳＴＬ４１３に格納される。演算処理部４０３はＭＳ
ＴＬ４１３に格納されたマイクロプログラムの内容に基
づき、演算処理部４０３内の対応するレジスタを初期化
し、内部バス４０５を介してＰＣ４２１にリセット後の
プログラム開始アドレスを格納する。また同時に、リセ
ット要求信号４４３は周辺回路４０４にも入力されるの
で、各周辺回路は初期化される。

【０００７】次に、マイクロプログラムにおける割り込
みの検出は、命令のマイクロプログラムの最終ステップ
でのみ実行する。まず、ＩＮＴＣ４３１は、各周辺回路
からの割り込み要求が発生したとき、その優先順位を見
て一番高い割り込み要求を選択し、そのコードをＣＰＵ
４０１に受け渡すと同時に、割り込み信号４４４を活性
化させる。すなわち、ＥＮＤ信号４４６がオンのとき、
リセット要求信号４４３が入力されていなければ、セレ
クタ４１５によりバスＡが選択され、割り込みのエント
リがＭＩＲ４１１に入力されてマイクロプログラムの開
始番地を指定する。従って、ＣＰＵ４０１では、割り込
みのマイクロプログラム中でＩＮＴＣ４３１から送られ
るコード情報を基にベクタアドレスを算出し読みだして
ＰＣ４２１に格納する。以上のように構成されているた
め、命令のマイクロプログラムの動作を乱すことなく割
り込み処理に移行することができる。

【０００８】図５は図４に示すウォッチドックタイマの
構成図である。図５に示すように、ウォッチドッグタイ
マ４３０は、内部のシステムクロックＣＬＫ５１０をカ
ウントしＷＤＴカウントクロック５１１を出力する１３
ビットのカウンタであるタイムベースカウンタ５０１
と、かかるＷＤＴカウントクロック５１１をカウントす
る８ビットのカウンタであるＷＤＴ５０２と、このＷＤ
Ｔ５０２のオーバーフローを検出してカウントを開始す
る５ビットのカウンタであるＷＤＴＯＵＴアクティブタ
イマ５０３と、フリップフロップ５０４と、ＯＲゲート
５０５とから構成されている。

【０００９】まず、タイムベースカウンタ５０１はＣＬ
Ｋ５１０をカウントし、指定されたＷＤＴカウントクロ
ック５１１を出力タップから出力する。ＷＤＴ５０２に
スタート信号（ＳＴＡＲＴ）５１４が入力されると、Ｗ
ＤＴ５０２はＷＤＴカウントクロック５１１のカウント
動作を開始する。一方、ウォッチドックタイマクリア信
号ＷＤＴＣＬＲ５１３か、リセト信号ＲＥＳＥＴ４４３
がＯＲゲート５０５に入力されると、ＯＲゲート５０５
の出力が“１”となり、クリア信号５１５が活性化さ
れ、ＷＤＴ５０２は初期化される。

【００１０】次に、ＷＤＴ５０２が初期化されずにカウ
ントアップ動作を続けオーバーフローを起こすと、ＷＤ
ＴＯＵＴスタート信号４４５が活性化される。このＷＤ
ＴＯＵＴスタート信号４４５がＩＮＴＣ４３１に入力さ
れると（図４参照）、割り込み動作が起動される。

【００１１】従って、ＷＤＴ５０２のオーバーフロー割
り込みでプログラムの暴走状態を検出すると、割り込み
処理の中でプログラムの暴走状態をチェックして、その
状態に対応した処理を行うことができる。しかし、この
場合は各周辺回路をシステムリセット後の状態に初期化
することができない。そのため、出力端子（ＷＤＴＯＵ
Ｔ）４４１にフリップフロップ５０４の出力信号４４２
を出力し、外部で入力端子ＲＥＳＥＴ４４０と接続する
ことにより、システムリセットをかけるという手順がと
られている。

【００１２】また、ＷＤＴＯＵＴスタート信号４４５は
ＷＤＴＯＵＴアクティブタイマ５０３と、フリップフロ
ップ５０４に入力される。このＷＤＴＯＵＴスタート信
号４４５により、セット・リセット型のフリップフロッ
プ５０４がセットされ、出力端子ＷＤＴＯＵＴ４４１か
ら“１”が出力される。更に、ＷＤＴＯＵＴスタート信
号４４５が入力されると、ＷＤＴＯＵＴアクティブタイ
マ５０３はカウントアップ動作を開始する。ＷＤＴＯＵ
Ｔアクティブタイマ５０３は一定期間カウントし終わる
と、オーバーフローを起こし、オーバーフロー信号５１
２を出力する。このオーバーフロー信号５１２はフリッ
プフロップ５０４をリセットするので、出力端子ＷＤＴ
ＯＵＴ４４１からは“０”が出力される。上述した動作
により、ＷＤＴ５０２のオーバーフローを検出してから
一定期間後に、出力端子ＷＤＴＯＵＴ４４１から“１”
が出力される。このＷＤＴＯＵＴ信号４４２は入力端子
ＲＥＳＥＴ４４０に入力され、上述したリセット処理を
行う。

【００１３】

【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータは、プログラムの暴走やシステムの異常
を検出した場合、ウォッチドッグタイマのオーバーフロ
ー割り込みでプログラムの暴走状態を検出し、割り込み
処理の中でプログラムの暴走状態をチェックしてからそ
の状態に対応した処理を行っている。しかしながら、こ
の場合は各周辺回路をシステムリセット後の状態に初期
化することができないという欠点がある。

【００１４】また、命令毎のマイクロプログラムは通常
複数ステップの実行手順から構成されているので、ハー
ドウェアの状態によってはマイクロプログラムの暴走が
発生する場合もありうる。かかる場合は割り込みの発生
検出を命令毎のマイクロプログラムの最終ステップでの
み実行しているため、マイクロプログラムが最終ステッ
プまで到達しないような暴走を起こした場合には、ウォ
ッチドッグタイマ割り込みを検出することができず、マ
イクロプログラムレベルの暴走に対しては無効である。
そのため、専用の出力端子を設け、外部でリセット端子
と接続することにより、システムリセットをかけるとい
うことが行われる。従って、このマイクロコンピュータ
では、専用の出力端子が必要となり、ピン数が増えてし
まうという欠点がある。

【００１５】さらに、かかるマイクロコンピュータはシ
ステムリセットがリセット信号の入力によりかかったの
か、あるいはウォッチドッグタイマのオーバーフローに
よりかかったのかを区別することができないという欠点
がある。

【００１６】本発明の目的は、各周辺回路をシステムリ
セット後の状態に初期化できるようにし、マイクロプロ
グラムの暴走に対しても専用の出力端子を設けないで対
処できるようにするとともに、システムリセットをリセ
ット信号かオーバーフローかにより区別できるようにす
るマイクロコンピュータを提供することにある。

【００１７】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、プログラムの暴走やシステムの異常を検知す
るウォッチドッグタイマ回路と、前記ウォッチドッグタ
イマ回路のオーバーフローによりシステムの初期化もし
くは割り込みのどちらか一方を選択する選択手段と、前
記ウォッチドッグタイマ回路のオーバーフローを検出し
たときにマイクロプログラムの開始番地を出力する出力
手段とを有して構成される。

【００１８】

【実施例】次に、本発明の実施例について図面を用いて
説明する。図１は本発明の第１の実施例を示すマイクロ
コンピュータのブロック図である。図１に示すように、
本実施例のマイクロコンピュータ１００は、ＣＰＵ１０
１と、周辺回路１０４と、ＯＲゲート１２２と、割り込
み指定ビット１２３と、インバータ１２４と、ゲート１
２５，１２６とを含み、内部バス１０５で接続されてい
る。割り込み指定ビット１２３は内部バス１０５を通し
て設定可能である。

【００１９】まず、ＣＰＵ１０１はマイクロシケーンサ
１０２と、演算処理部１０３と、命令キュー１２０と、
プログラムカウンタ１２１とを含み、これらの相互間は
直接あるいは間接に内部バス１０５で接続されている。
マイクロシーケンサ１０２は、命令キュー１２０に接続
されたインストラクションデコーダ１１０と、ＭＩＲ１
１１と、マイクロプログラムＲＯＭ１１２と、ＭＳＴＬ
１１３と、リセットエントリ格納部１１４と、ＷＤＴエ
ントリ格納部１１５と、ＭＩＲ１１１へのデータを選択
的に供給するセレクタ１１６とから構成される。また、
周辺回路１０４は、ウォッチドッグタイマ１３０と、Ｉ
ＮＴＣ１３１およびその他の周辺回路（図示省略）とで
構成される。

【００２０】かかるＣＰＵ１０１において、ＰＣ１２１
の示すアドレスからの命令コードが命令キュー１２０に
取り込まれ、インストラクションデコーダ１１０に入力
される。このインストラクションデコーダ１１０は入力
された命令コードをμＲＯＭ１１２に格納されている命
令毎のマイクロプログラムのエントリに変換する。この
エントリはＭＩＲ１１１に格納され、μＲＯＭ１１２内
のマイクロプログラムの開始番地を指定する。そして、
この開始番地に格納されたマイクロプログラムの内容が
ＭＳＴＬ１１３に格納される。ＭＳＴＬ１１３に格納さ
れた内容には、処理を実行するためのマイコン各部の制
御信号と、ネクストアドレスとが含まれ、ＭＳＴＬ１１
３から出力される制御信号に基づき演算処理部１０３で
処理が行われる。更に、ＭＳＴＬ１１３はマイクロプロ
グラムの最終ステップでＥＮＤ信号１４６を活性化す
る。

【００２１】このＥＮＤ信号１４６がオフの時、リセッ
ト要求信号１４２が入力されていなければ、セレクタ１
１６によりバスＤが選択され、ＭＳＴＬ１１３から出力
されたネクストアドレスがＭＩＲ１１１に格納されるこ
とにより、命令の次のステップの処理が行われる。逆
に、ＥＮＤ信号１４６がオンの時、割り込み要求信号１
４１がオフであり、リセット信号１４５が入力されてい
なければ、セレクタ１１６によりバスＢが選択され、次
のインストラクションデコーダの入力がＭＩＲ１１１に
格納されることにより、次命令の処理を開始する。

【００２２】一方、入力端子ＲＥＳＥＴ１４０に入力さ
れたリセット要求信号１４２は、リセットエントリ格納
部１１４に入力されるとともに、ＯＲゲート１２２に入
力されるので、ＯＲゲート１２２の出力が“１”とな
る。すなわち、ＲＥＳＥＴ信号１４５が活性化される。
このＲＥＳＥＴ信号１４５が活性化されると、セレクタ
１１６によりバスＣが選択され、リセットエントリ格納
部１１４より出力されたリセット命令のエントリがＭＩ
Ｒ１１１に格納される。これにより、μＲＯＭ１１２内
のリセット命令に対応したマイクロプログラムの開始番
地が指定され、この開始番地に格納されたマイクロプロ
グラムの内容がＭＳＴ１１３に格納される。このＭＳＴ
Ｌ１１３に格納されたマイクロプログラムの内容に基づ
き、演算処理部１０３は内部の対応するレジスタを初期
化し、ＰＣ１２１にリセット後のプログラム開始アドレ
スを格納する。同時に、ＲＥＳＥＴ信号１４５は周辺回
路１０４に入力され、各周辺回路も初期化される。

【００２３】次に、周辺回路１０４におけるＩＮＴＣ１
３１は、各周辺からの割り込み要求信号を常にサンプリ
ングしている。従って、割り込み要求が発生したとき、
ＩＮＴＣ１３１はその優先順位を見て一番高い割り込み
要求を選択し、そのコードをＣＰＵ１０１に受け渡すと
同時に、割り込み要求信号１４１を活性化させる。ここ
で、ＭＳＴＬ１１３からのＥＮＤ信号１４６がオンのと
き、リセット要求信号１４２が入力されていなければ、
セレクタ１１６によりバスＡが選択され、割り込みのエ
ントリがＭＩＲ１１１に格納されてマイクロプログラム
の開始番地を指定する。また、割り込みのマイクロプロ
グラム中でＩＮＴＣ１３１から送出されるコード情報を
基にベクタアドレスを算出し、読み出してＰＣ１２１に
格納する。

【００２４】上述したように、本実施例のマイクロコン
ピュータは構成されているため、命令のマイクロプログ
ラムの動作を乱すことなく割り込み処理に移行すること
ができる。

【００２５】図２は図１に示すウォッチドッグタイマの
構成図である。図２に示すように、ウォッチドッグタイ
マ１３０は、内部のシステムクロックＣＬＫ２１０をカ
ウントしＷＤＴカウントクロック２１１を出力する１３
ビットのタイムベースカウンタ２０１と、ＷＤＴカウン
トクロック２１１をカウントする８ビットのカウンタで
あるＷＤＴ２０２と、このＷＤＴ２０２のオーバーフロ
ーを検出してカウントを開始する５ビットカウンタを形
成したＷＤＴＯＵＴアクティブタイマ２０３と、ＷＤＴ
ＯＵＴスタート信号２１２によりセットされてＷＤＴＯ
ＵＴ信号１４３を出力する一方、ＷＤＴアクティブタイ
マ２０３のオーバーフロー信号２１３によりセットされ
るフリップフロップ２０４と、ウォッチドッグタイマク
リア（ＷＤＴＣＬＲ）信号２１４およびリセット（ＲＥ
ＳＥＴ）信号１４５の論理和をとるＯＲケート２０５と
から構成されている。

【００２６】かかるウォッチドッグタイマ１３０におけ
るタイムベースカウンタ２０１はＣＬＫ２１０をカウン
トし、指定されたＷＤＴカウントクロック２１１を出力
タップから出力する。また、ＷＤＴ２０２にスタート信
号（ＳＴＡＲＴ）２１５が入力されると、ＷＤＴ２０２
はＷＤＴカウントクロック２１１のカウント動作を開始
する。更に、ＯＲゲート２０５にウォッチドッグタイマ
クリア信号（ＷＤＴＣＬＲ）２１４か、リセット信号
（ＲＥＳＥＴ）１４５が入力されると、出力が１となる
ので、クリア信号２１６が活性化され、ＷＤＴ２０２は
初期化される。

【００２７】一方、ＷＤＴ２０２が初期化されずにカウ
ントアップ動作を続けてオーバーフローを起こすと、Ｗ
ＤＴＯＵＴスタート信号２１２が活性化される。このＷ
ＤＴＯＵＴスタート信号２１２はＷＤＴＯＵＴアクティ
ブタイマ２０３をスタートさせるだけでなく、フリップ
フロップ２０４にも入力されるので、セット−リセット
型のフリップフロップ２０４をセットし、ＷＤＴＯＵＴ
信号１４３に“１”を出力する。また、ＷＤＴＯＵＴア
クティブタイマ２０３はＷＤＴＯＵＴスタート信号２１
２が入力されると、カウントアップ動作を開始し、一定
期間カウントし終わると、オーバーフローを起こして、
オーバーフロー信号２１３を出力する。このオーバーフ
ロー信号２１３はフリップフロップ２０４をリセット
し、ＷＤＴＯＵＴ信号１４３を“０”にする。

【００２８】次に、図１に示す割り込み指定ビット１２
３が“１”の場合、割り込み指定信号１４４はゲート１
２５を開き、ＷＤＴＯＵＴ信号１４３はＷＤＴエントリ
格納部１１５に格納されるとともに、ＯＲゲート１２２
に入力されるので、そのＯＲゲート１２２の出力が
“１”となり、ＲＥＳＥＴ信号１４５が活性化される。
このＲＥＳＥＴ信号１４５が活性化されると、セレクタ
１１６によりバスＣが選択され、ＷＤＴエントリ格納部
１１５より出力されたエントリがＭＩＲ１１１に格納さ
れる。すなわち、μＲＯＭ１１２内のマイクロプログラ
ムの開始番地が指定される。そして、この開始番地に格
納されたマイクロプログラムの内容がＭＳＴＬ１１３に
格納される。従って、演算処理部１０３はＭＳＴＬ１１
３に格納されたマイクロプログラムの内容に基づき、演
算処理部１０３内の対応するレジスタを初期化し、ＰＣ
１２１に処理終了後のプログラム開始アドレスを格納す
る。このとき、ＰＣ１２１に格納される開始アドレスは
リセット要求信号１４２によるリセット処理後のプログ
ラム開始アドレスとは異なるものである。同時に、ＲＥ
ＳＥＴ信号１４５は周辺回路１０４に入力されるので、
各周辺回路も初期化される。

【００２９】次に、割り込み指定ビット１２３が“０”
の場合、割り込み指定信号１４４はインバータ１２４に
より反転されてゲート１２６を開く。このため、ＷＤＴ
ＯＵＴ信号１４３がＩＮＴＣ１３１に入力される。この
ＷＤＴＯＵＴ信号１４３がＩＮＴＣ１３１に入力される
と、割り込みが起動され、割り込み要求信号１４１を活
性化して割り込み処理を行う。

【００３０】図３は本発明の第２の実施例を示すマイク
ロコンピュータのブロック図である。図３に示すよう
に、本実施例は前述した第１の実施例と比較してＣＰＵ
３０１が異なり、特にその内部のマイクロシーケンサ３
０２の構成が異なり、その他は同様である。そのマイク
ロシーケンサ３０２は、第１の実施例におけるリセット
エントリ格納部１１４とＷＤＴエントリ格納部１１５の
代りに、エントリ生成部３１４とフリップフロップ３１
５を用いている。

【００３１】まず、リセット要求信号１４２が入力され
た場合の動作を説明する。ＲＥＳＥＴ入力端子１４０に
リセット要求信号１４２が入力されると、セット−リセ
ット型のフリップフロップ３１５がリセットされ、エン
トリ生成信号３４７が“０”となる。このエントリ生成
信号３４７はエントリ生成部３１４に入力され、エント
リ生成部３１４の上位１ビットを“０”にする。エント
リ生成部３１４は、エントリ生成信号３４７によって生
成されたマイクロプログラムのエントリをセレクタ１１
６に出力し、以下第１の実施例と同様のリセット処理動
作を行う。

【００３２】次に、ウォッチドッグタイマ１３０のオー
バーフローが起こった場合の動作を説明する。このとき
は、まず割り込み指定ビット１２３が“１”の場合、割
り込み指定信号１４４がゲート１２５を開き、ＷＤＴＯ
ＵＴ信号１４３をフリップフロップ３１５に入力する。
これにより、フリップフロップ３１５はセットされ、エ
ントリ生成信号３４７を“１”にする。このエントリ生
成信号３４７はエントリ生成部３１４に入力されて、エ
ントリ生成部３１４の上位１ビットを“１”にする。エ
ントリ生成部３１４は、エントリ生成信号３４７によっ
て生成されたマイクロプログラムのエントリを出力す
る。以下、第１の実施例と同様のウォッチドッグタイマ
１３０のオーバーフローによるリセット処理動作を行
う。

【００３３】一方、割り込み指定ビット１２３が“０”
の場合は、第１の実施例と同様の割り込み処理動作を行
う。

【００３４】以上のように、本実施例では、フリップフ
ロップ３１５の出力によりウォッチドッグタイマ１３０
のオーバーフローの場合と、リセット信号入力の場合と
のマイクロプログラムのエントリを生成しており、第１
の実施例と同様の動作をエントリ格納部が１個で行う場
合を示している。

【００３５】

【発明の効果】以上説明したように、本発明のマイクロ
コンピュータは、プログラムの暴走やシステムの異常を
検出した場合、ウォッチドッグタイマのオーバーフロー
によりマイクロプログラムのエントリを指定し、マイク
ロプログラムの処理ルーチンにはいるので、マイクロプ
ログラムが最終ステップまで到達しないような暴走を起
こした場合にも対応することができるという効果があ
る。また、本発明は専用の出力端子を設ける必要がな
く、ピン数を減らすことができるという効果がある。さ
らに、本発明はリセット信号の入力による処理と、ウォ
ッチドッグタイマのオーバーフローによる処理とでリセ
ット処理直後のプログラム開始アドレスを変えているの
で、システムリセットがどちらで行われたのかを区別す
ることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すマイクロコンピュ
ータのブロック図である。

【図２】図１に示すウォッチドッグタイマの構成図であ
る。

【図３】本発明の第２の実施例を示すマイクロコンピュ
ータのブロック図である。

【図４】従来の一例を示すマイクロコンピュータのブロ
ック図である。

【図５】図４に示すウォッチドッグタイマの構成図であ
る。

【符号の説明】

１００，３００マイクロコンピュータ１０１，３０１ＣＰＵ１０２，３０２マイクロシーケンサ１０３演算処理部１０４周辺回路１１０インストラクションデコーダ１１１ＭＩＲ１１２マイクロプログラムＲＯＭ１１３ＭＳＴＬ１１４リセットエントリ格納部１１５ＷＤＴエントリ格納部１１６セレクタ１２０命令キュー１２１プログラムカウンタ１２２ＯＲゲート１２３割り込み指定ビット１２４インバータ１２５，１２６ゲート１３０ウォッチドッグタイマ１３１ＩＮＴＣ１４０入力端子ＲＥＳＥＴ２０１タイムベースカウンタ２０２ＷＤＴ２０３ＷＤＴＯＵＴアクティブタイマ２０４，３１５フリップフロップ２０５ＯＲゲート３１４エントリ生成部

Claims

【特許請求の範囲】

【請求項１】プログラムの暴走やシステムの異常を検
知するウォッチドッグタイマ回路と、前記ウォッチドッ
グタイマ回路のオーバーフローによりシステムの初期化
もしくは割り込みのどちらか一方を選択する選択手段
と、前記ウォッチドッグタイマ回路のオーバーフローを
検出したときにマイクロプログラムの開始番地を出力す
る出力手段とを有することを特徴とするマイクロコンピ
ュータ。