JPH0660337A - 磁気抵抗素子駆動回路 - Google Patents
磁気抵抗素子駆動回路Info
- Publication number
- JPH0660337A JPH0660337A JP4216729A JP21672992A JPH0660337A JP H0660337 A JPH0660337 A JP H0660337A JP 4216729 A JP4216729 A JP 4216729A JP 21672992 A JP21672992 A JP 21672992A JP H0660337 A JPH0660337 A JP H0660337A
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive
- elements
- magnetoresistive element
- series
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】 直列接続した磁気抵抗素子にスイッチを接続
することにより、磁気抵抗素子駆動回路の回路規模の削
減と低消費電力化を図る。 【構成】 外部磁界の変化により内部抵抗が変化する磁
気抵抗素子１ａ，１ｂと、その磁気抵抗素子に流す電流
を設定する電流設定抵抗２とを直列接続する。制御スイ
ッチ６ａ，６ｂは磁気抵抗素子１ａ，１ｂにそれぞれ並
列接続する。伝達スイッチ７ａ，７ｂは各磁気抵抗素子
１ａ，１ｂの出力を取り出し、コンデンサ８ａ，８ｂを
通してヘッドアンプ３に入力する。ヘッドアンプ３は磁
気抵抗素子１ａ，１ｂの内部抵抗の変化を電圧変化に変
換し増幅する。制御スイッチ６ａ，６ｂ及び伝達スイッ
チ７ａ，７ｂは制御部９で制御することによって、所望
の磁気抵抗素子に電流を流し、出力を取り出す構成とし
ている。
することにより、磁気抵抗素子駆動回路の回路規模の削
減と低消費電力化を図る。 【構成】 外部磁界の変化により内部抵抗が変化する磁
気抵抗素子１ａ，１ｂと、その磁気抵抗素子に流す電流
を設定する電流設定抵抗２とを直列接続する。制御スイ
ッチ６ａ，６ｂは磁気抵抗素子１ａ，１ｂにそれぞれ並
列接続する。伝達スイッチ７ａ，７ｂは各磁気抵抗素子
１ａ，１ｂの出力を取り出し、コンデンサ８ａ，８ｂを
通してヘッドアンプ３に入力する。ヘッドアンプ３は磁
気抵抗素子１ａ，１ｂの内部抵抗の変化を電圧変化に変
換し増幅する。制御スイッチ６ａ，６ｂ及び伝達スイッ
チ７ａ，７ｂは制御部９で制御することによって、所望
の磁気抵抗素子に電流を流し、出力を取り出す構成とし
ている。
Description
【０００１】
【産業上の利用分野】本発明は磁気抵抗素子を用いた磁
気抵抗素子駆動回路に関するものである。
気抵抗素子駆動回路に関するものである。
【０００２】
【従来の技術】近年、デジタルコンパクトカセット（以
下ＤＣＣと呼ぶ）に代表されるように、磁気抵抗素子を
用いたデジタル磁気記録再生装置がある。
下ＤＣＣと呼ぶ）に代表されるように、磁気抵抗素子を
用いたデジタル磁気記録再生装置がある。
【０００３】このような機器において、磁気抵抗素子は
媒体に記録された磁化を抵抗変化に変換する素子であ
り、磁気抵抗素子を使用した磁気抵抗素子駆動回路があ
る。
媒体に記録された磁化を抵抗変化に変換する素子であ
り、磁気抵抗素子を使用した磁気抵抗素子駆動回路があ
る。
【０００４】以下に、従来の磁気抵抗素子駆動回路の一
例について説明する。図４はマルチトラックに適用した
従来の磁気抵抗素子駆動回路のブロック図を示すもので
ある。図４において、１２は磁気抵抗素子駆動回路であ
り、１ａ，１ｂ，・・・，１ｎは外部磁界の変化により
内部抵抗が変化する磁気抵抗素子、２ａ，２ｂ，・・
・，２ｎは磁気抵抗素子１ａ，１ｂ，・・・，１ｎに流
す電流を設定する電流設定抵抗、３ａ，３ｂ，・・・，
３ｎは磁気抵抗素子１ａ，１ｂ，・・・，１ｎの電圧変
化を増幅するヘッドアンプ、４ａ，４ｂ，・・・，４ｎ
はヘッドアンプ３ａ，３ｂ，・・・，３ｎから出力され
た再生信号の出力端子、５は電源端子である。
例について説明する。図４はマルチトラックに適用した
従来の磁気抵抗素子駆動回路のブロック図を示すもので
ある。図４において、１２は磁気抵抗素子駆動回路であ
り、１ａ，１ｂ，・・・，１ｎは外部磁界の変化により
内部抵抗が変化する磁気抵抗素子、２ａ，２ｂ，・・
・，２ｎは磁気抵抗素子１ａ，１ｂ，・・・，１ｎに流
す電流を設定する電流設定抵抗、３ａ，３ｂ，・・・，
３ｎは磁気抵抗素子１ａ，１ｂ，・・・，１ｎの電圧変
化を増幅するヘッドアンプ、４ａ，４ｂ，・・・，４ｎ
はヘッドアンプ３ａ，３ｂ，・・・，３ｎから出力され
た再生信号の出力端子、５は電源端子である。
【０００５】以上のように構成された磁気抵抗素子駆動
回路について、以下その動作を説明する。
回路について、以下その動作を説明する。
【０００６】磁気抵抗素子１ａ，１ｂ，・・・，１ｎは
磁気媒体（図示せず）上の記録磁化に応じて抵抗値が変
化し、抵抗値の変化は電流設定抵抗２ａ，２ｂ，・・
・，２ｎより供給される所定の電流により電圧値に変換
され、ヘッドアンプ３ａ，３ｂ，・・・，３ｎで増幅さ
れて再生信号として出力端子４ａ，４ｂ，・・・，４ｎ
より出力される。
磁気媒体（図示せず）上の記録磁化に応じて抵抗値が変
化し、抵抗値の変化は電流設定抵抗２ａ，２ｂ，・・
・，２ｎより供給される所定の電流により電圧値に変換
され、ヘッドアンプ３ａ，３ｂ，・・・，３ｎで増幅さ
れて再生信号として出力端子４ａ，４ｂ，・・・，４ｎ
より出力される。
【０００７】
【発明が解決しようとする課題】しかしながら上記の構
成における従来の回路では、磁気抵抗素子がｎ個ある場
合は、ｎ個の磁気抵抗素子に対して各々一つずつｎ個の
電流設定抵抗が必要とされ回路規模が増大する。また、
ｎ個の磁気抵抗素子には信号の有無に関わらず常に電流
が供給されており、消費電力が増大するという問題点も
有していた。
成における従来の回路では、磁気抵抗素子がｎ個ある場
合は、ｎ個の磁気抵抗素子に対して各々一つずつｎ個の
電流設定抵抗が必要とされ回路規模が増大する。また、
ｎ個の磁気抵抗素子には信号の有無に関わらず常に電流
が供給されており、消費電力が増大するという問題点も
有していた。
【０００８】本発明は上記従来の問題点を解決するもの
で、回路規模の削減と低消費電力の磁気抵抗素子駆動回
路を提供することを目的とする。
で、回路規模の削減と低消費電力の磁気抵抗素子駆動回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の磁気抵抗素子駆動回路は、直列に接続された
ｎ個の磁気抵抗素子と、前記ｎ個の磁気抵抗素子に直列
につながる電流設定抵抗と、前記ｎ個の磁気抵抗素子に
並列に接続され前記電流設定抵抗より供給される電流を
制御するｎ個の制御スイッチと、前記ｎ個の磁気抵抗素
子の一方の端子に接続されたｎ個の伝達スイッチの構成
を有している。
に本発明の磁気抵抗素子駆動回路は、直列に接続された
ｎ個の磁気抵抗素子と、前記ｎ個の磁気抵抗素子に直列
につながる電流設定抵抗と、前記ｎ個の磁気抵抗素子に
並列に接続され前記電流設定抵抗より供給される電流を
制御するｎ個の制御スイッチと、前記ｎ個の磁気抵抗素
子の一方の端子に接続されたｎ個の伝達スイッチの構成
を有している。
【００１０】
【作用】本発明は上記した構成によって、ｎ個の磁気抵
抗素子のうち所定の磁気抵抗素子により、外部磁界の変
化を内部抵抗変化に変換して再生（以下動作と言う）す
る場合は、ｎ個の制御スイッチのうち上記所定の磁気抵
抗素子に並列に接続された制御スイッチのみをＯＦＦ
し、かつ上記所定の磁気抵抗素子の一端に接続された伝
達スイッチのみをＯＮすることによって、動作させたい
磁気抵抗素子のみに電流設定抵抗から供給される電流を
流すことができ、従来ｎ個の磁気抵抗素子に必要とされ
ていたｎ個の電流設定抵抗が一つで済み、回路規模が削
減すると同時に低消費電力になる。
抗素子のうち所定の磁気抵抗素子により、外部磁界の変
化を内部抵抗変化に変換して再生（以下動作と言う）す
る場合は、ｎ個の制御スイッチのうち上記所定の磁気抵
抗素子に並列に接続された制御スイッチのみをＯＦＦ
し、かつ上記所定の磁気抵抗素子の一端に接続された伝
達スイッチのみをＯＮすることによって、動作させたい
磁気抵抗素子のみに電流設定抵抗から供給される電流を
流すことができ、従来ｎ個の磁気抵抗素子に必要とされ
ていたｎ個の電流設定抵抗が一つで済み、回路規模が削
減すると同時に低消費電力になる。
【００１１】
【実施例】以下、本発明の実施例で磁気抵抗素子の数が
ｎ＝２個の場合について、図面を参照しながら説明す
る。
ｎ＝２個の場合について、図面を参照しながら説明す
る。
【００１２】図１は本発明の第１の実施例における磁気
抵抗素子駆動回路のブロック図を示すものである。図１
における１ａ，１ｂは外部磁界の変化により内部抵抗が
変化する磁気抵抗素子、２は磁気抵抗素子１ａ，１ｂに
流す電流を設定する電流設定抵抗、３は磁気抵抗素子１
ａ，１ｂの内部抵抗の変化を電圧変化に変換し増幅する
ヘッドアンプ、４はヘッドアンプ３から出力された再生
信号の出力端子、５は電源端子であり、６ａ，６ｂは制
御部９からの信号により電流設定抵抗２から供給される
電流を制御する制御スイッチ、７ａ，７ｂは制御部９か
らの信号により磁気抵抗素子１ａ，１ｂの電圧変化をヘ
ッドアンプ３に伝達する伝達スイッチ、８ａ，８ｂはヘ
ッドアンプからの直流電流をカットするコンデンサ、９
はスイッチ類を制御する制御部である。
抵抗素子駆動回路のブロック図を示すものである。図１
における１ａ，１ｂは外部磁界の変化により内部抵抗が
変化する磁気抵抗素子、２は磁気抵抗素子１ａ，１ｂに
流す電流を設定する電流設定抵抗、３は磁気抵抗素子１
ａ，１ｂの内部抵抗の変化を電圧変化に変換し増幅する
ヘッドアンプ、４はヘッドアンプ３から出力された再生
信号の出力端子、５は電源端子であり、６ａ，６ｂは制
御部９からの信号により電流設定抵抗２から供給される
電流を制御する制御スイッチ、７ａ，７ｂは制御部９か
らの信号により磁気抵抗素子１ａ，１ｂの電圧変化をヘ
ッドアンプ３に伝達する伝達スイッチ、８ａ，８ｂはヘ
ッドアンプからの直流電流をカットするコンデンサ、９
はスイッチ類を制御する制御部である。
【００１３】以上のように構成された本実施例の磁気抵
抗素子駆動回路について、以下その動作を説明する磁気
抵抗素子１ａを動作させる場合は、電流設定抵抗２より
供給される電流を、制御スイッチ６ａをＯＦＦ、６ｂを
ＯＮすることにより、磁気抵抗素子１ａ，制御スイッチ
６ｂに流す。磁気抵抗素子１ａの抵抗変化は、前記電流
により電圧変化に変換され、伝達スイッチ７ａをＯＮ、
７ｂをＯＦＦすることで、ヘッドアンプ３に伝達され、
出力端子４より出力する。
抗素子駆動回路について、以下その動作を説明する磁気
抵抗素子１ａを動作させる場合は、電流設定抵抗２より
供給される電流を、制御スイッチ６ａをＯＦＦ、６ｂを
ＯＮすることにより、磁気抵抗素子１ａ，制御スイッチ
６ｂに流す。磁気抵抗素子１ａの抵抗変化は、前記電流
により電圧変化に変換され、伝達スイッチ７ａをＯＮ、
７ｂをＯＦＦすることで、ヘッドアンプ３に伝達され、
出力端子４より出力する。
【００１４】磁気抵抗素子１ｂを動作させる場合は、電
流設定抵抗２より供給される電流を、制御スイッチ６ａ
をＯＮ、６ｂをＯＦＦすることにより、制御スイッチ６
ａ，磁気抵抗素子１ｂに流す。磁気抵抗素子１ｂの抵抗
変化は、前記電流により電圧変化に変換され，伝達スイ
ッチ７ａをＯＦＦ、７ｂをＯＮすることで、ヘッドアン
プ３に伝達され、出力端子４より出力する。
流設定抵抗２より供給される電流を、制御スイッチ６ａ
をＯＮ、６ｂをＯＦＦすることにより、制御スイッチ６
ａ，磁気抵抗素子１ｂに流す。磁気抵抗素子１ｂの抵抗
変化は、前記電流により電圧変化に変換され，伝達スイ
ッチ７ａをＯＦＦ、７ｂをＯＮすることで、ヘッドアン
プ３に伝達され、出力端子４より出力する。
【００１５】以上のように本実施例によれば、制御部９
により制御スイッチ６ａ，６ｂ、伝達スイッチ７ａ，７
ｂを制御することで、電流設定抵抗２から供給する電流
を、動作させる磁気抵抗素子のみに流すことができ、消
費電力を低くおさえることができる。
により制御スイッチ６ａ，６ｂ、伝達スイッチ７ａ，７
ｂを制御することで、電流設定抵抗２から供給する電流
を、動作させる磁気抵抗素子のみに流すことができ、消
費電力を低くおさえることができる。
【００１６】上記は、例えば磁気テープ上に記録済みト
ラックが２本ある場合に、磁気抵抗素子１ａ，１ｂが各
々再生出力を得る如く構成された場合である。一方、記
録済みトラックが一本のみで、その幅が磁気抵抗素子１
ａ，１ｂの合成に各々等しい場合は、磁気抵抗素子１
ａ，１ｂを同時に動作させて再生出力を得ることもあ
り、２種類の記録済み磁気テープを一種類の磁気ヘッド
で再生できるものである。
ラックが２本ある場合に、磁気抵抗素子１ａ，１ｂが各
々再生出力を得る如く構成された場合である。一方、記
録済みトラックが一本のみで、その幅が磁気抵抗素子１
ａ，１ｂの合成に各々等しい場合は、磁気抵抗素子１
ａ，１ｂを同時に動作させて再生出力を得ることもあ
り、２種類の記録済み磁気テープを一種類の磁気ヘッド
で再生できるものである。
【００１７】図１において、磁気抵抗素子１ａ，１ｂを
同時に動作させる場合は、電流設定抵抗２より供給され
る電流を、制御スイッチ６ａ，６ｂをＯＦＦすること
で、磁気抵抗素子１ａ，１ｂに流す。磁気抵抗素子１
ａ，１ｂの抵抗変化は、前記電流により電圧変化に変換
され、伝達スイッチ７ａをＯＮすることで、ヘッドアン
プ３に伝達され、出力端子４より出力する。
同時に動作させる場合は、電流設定抵抗２より供給され
る電流を、制御スイッチ６ａ，６ｂをＯＦＦすること
で、磁気抵抗素子１ａ，１ｂに流す。磁気抵抗素子１
ａ，１ｂの抵抗変化は、前記電流により電圧変化に変換
され、伝達スイッチ７ａをＯＮすることで、ヘッドアン
プ３に伝達され、出力端子４より出力する。
【００１８】図２は本発明の第２の実施例における磁気
抵抗素子駆動回路のブロック図を示すものである。図２
において、１０は定電流源であり、それ以外の記号１
ａ，１ｂ，３，４，６ａ，６ｂ，７ａ，７ｂ，８ａ，８
ｂ及び９については図１と同じであるので説明は省略す
る。また図２の動作は、図１の電流設定抵抗２により供
給される電流が、定電流源１０により供給する構成とし
た以外は同様である。
抵抗素子駆動回路のブロック図を示すものである。図２
において、１０は定電流源であり、それ以外の記号１
ａ，１ｂ，３，４，６ａ，６ｂ，７ａ，７ｂ，８ａ，８
ｂ及び９については図１と同じであるので説明は省略す
る。また図２の動作は、図１の電流設定抵抗２により供
給される電流が、定電流源１０により供給する構成とし
た以外は同様である。
【００１９】図３は本発明の第３の実施例における磁気
抵抗素子駆動回路のブロック図を示すものである。図３
において、１１は加算回路であり、磁気抵抗素子１ａ，
１ｂの電圧変化を加算する。それ以外の記号１ａ，１
ｂ，２〜５，６ａ，６ｂ及び９については図１と同じで
あるので説明は省略する。
抵抗素子駆動回路のブロック図を示すものである。図３
において、１１は加算回路であり、磁気抵抗素子１ａ，
１ｂの電圧変化を加算する。それ以外の記号１ａ，１
ｂ，２〜５，６ａ，６ｂ及び９については図１と同じで
あるので説明は省略する。
【００２０】以上のように構成された本実施例の磁気抵
抗素子駆動回路について、以下その動作を説明する。
抗素子駆動回路について、以下その動作を説明する。
【００２１】磁気抵抗素子１ａを動作させる場合は、電
流設定抵抗２より供給される電流を、制御スイッチ６ａ
をＯＦＦ、６ｂをＯＮすることにより、磁気抵抗素子１
ａ，制御スイッチ６ｂに流す。磁気抵抗素子１ａの抵抗
変化は、前記電流により電圧変化に変換され加算回路１
１に伝達される。このとき加算回路１１には磁気抵抗素
子１ｂの電圧変化も加算されるが、制御スイッチ６ｂが
ＯＮで短絡されているため、加算回路１１からの出力は
磁気抵抗素子１ａのみである。そして、前記出力をヘッ
ドアンプ３で増幅し出力端子４より出力する。
流設定抵抗２より供給される電流を、制御スイッチ６ａ
をＯＦＦ、６ｂをＯＮすることにより、磁気抵抗素子１
ａ，制御スイッチ６ｂに流す。磁気抵抗素子１ａの抵抗
変化は、前記電流により電圧変化に変換され加算回路１
１に伝達される。このとき加算回路１１には磁気抵抗素
子１ｂの電圧変化も加算されるが、制御スイッチ６ｂが
ＯＮで短絡されているため、加算回路１１からの出力は
磁気抵抗素子１ａのみである。そして、前記出力をヘッ
ドアンプ３で増幅し出力端子４より出力する。
【００２２】磁気抵抗素子１ｂを動作させる場合は、電
流設定抵抗２より供給される電流を、制御スイッチ６ａ
をＯＮ、６ｂをＯＦＦすることにより、制御スイッチ６
ａ，磁気抵抗素子１ｂに流す。磁気抵抗素子１ｂの抵抗
変化は、前記電流により電圧変化に変換され加算回路１
１に伝達される。このとき加算回路１１には磁気抵抗素
子１ａの電圧変化も加算されるが、制御スイッチ６ａが
ＯＮで短絡されているため、加算回路１１からの出力は
磁気抵抗素子１ｂのみである。そして、前記出力をヘッ
ドアンプ３で増幅し出力端子４より出力する。
流設定抵抗２より供給される電流を、制御スイッチ６ａ
をＯＮ、６ｂをＯＦＦすることにより、制御スイッチ６
ａ，磁気抵抗素子１ｂに流す。磁気抵抗素子１ｂの抵抗
変化は、前記電流により電圧変化に変換され加算回路１
１に伝達される。このとき加算回路１１には磁気抵抗素
子１ａの電圧変化も加算されるが、制御スイッチ６ａが
ＯＮで短絡されているため、加算回路１１からの出力は
磁気抵抗素子１ｂのみである。そして、前記出力をヘッ
ドアンプ３で増幅し出力端子４より出力する。
【００２３】以上のように本実施例によれば、制御部９
により制御スイッチ６ａ，６ｂを制御し、加算回路１１
を磁気抵抗素子１ａ，１ｂの一方の端子に接続すること
により、電流設定抵抗２から供給する電流を、動作させ
る磁気抵抗素子のみに流すことができ、消費電力を低く
おさえることができる。
により制御スイッチ６ａ，６ｂを制御し、加算回路１１
を磁気抵抗素子１ａ，１ｂの一方の端子に接続すること
により、電流設定抵抗２から供給する電流を、動作させ
る磁気抵抗素子のみに流すことができ、消費電力を低く
おさえることができる。
【００２４】
【発明の効果】以上のように本発明によれば、電流設定
抵抗（または定電流源）から供給する電流を、制御部か
らの信号により制御スイッチを制御し、動作させる磁気
抵抗素子のみに前記電流を流すことができるため、電流
設定抵抗が一つで済み回路規模が削減すると同時に消費
電力を低くおさえられ実用上きわめて有用である。
抵抗（または定電流源）から供給する電流を、制御部か
らの信号により制御スイッチを制御し、動作させる磁気
抵抗素子のみに前記電流を流すことができるため、電流
設定抵抗が一つで済み回路規模が削減すると同時に消費
電力を低くおさえられ実用上きわめて有用である。
【図１】本発明の第１の実施例における磁気抵抗素子駆
動回路の構成を示すブロック図
動回路の構成を示すブロック図
【図２】本発明の第２の実施例における磁気抵抗素子駆
動回路の構成を示すブロック図
動回路の構成を示すブロック図
【図３】本発明の第３の実施例における磁気抵抗素子駆
動回路の構成を示すブロック図
動回路の構成を示すブロック図
【図４】従来の磁気抵抗素子駆動回路の構成を示すブロ
ック図
ック図
１ａ，１ｂ，１ｎ 磁気抵抗素子 ２，２ａ，２ｂ，２ｎ 電流設定抵抗 ３，３ａ，３ｂ，３ｎ ヘッドアンプ ４，４ａ，４ｂ，４ｎ 出力端子 ５ 電源端子 ６ａ，６ｂ 制御スイッチ ７ａ，７ｂ 伝達スイッチ ８ａ，８ｂ コンデンサ ９ 制御部 １０ 定電流源 １１ 加算回路 １２ 磁気抵抗素子駆動回路
Claims (5)
- 【請求項１】 直列に接続されたｎ個の磁気抵抗素子
と、 前記ｎ個の磁気抵抗素子に直列につながる電流設定抵抗
と、 前記ｎ個の磁気抵抗素子に並列に接続され前記電流設定
抵抗より供給される電流を制御するｎ個の制御スイッチ
と、 前記ｎ個の磁気抵抗素子の一方の端子に接続されたｎ個
の伝達スイッチにより構成されたことを特徴とする磁気
抵抗素子駆動回路。 - 【請求項２】 直列に接続されたｎ個の磁気抵抗素子
と、 前記ｎ個の磁気抵抗素子に直列につながる定電流源と、 前記ｎ個の磁気抵抗素子に並列に接続され前記電流設定
抵抗より供給される電流を制御するｎ個の制御スイッチ
と、 前記ｎ個の磁気抵抗素子の一方の端子に接続されたｎ個
の伝達スイッチにより構成されたことを特徴とする磁気
抵抗素子駆動回路。 - 【請求項３】 直列に接続されたｎ個の磁気抵抗素子
と、 前記ｎ個の磁気抵抗素子に直列につながる電流設定抵抗
と、 前記ｎ個の磁気抵抗素子に並列に接続され前記電流設定
抵抗より供給される電流を制御するｎ個の制御スイッチ
と、 前記ｎ個の磁気抵抗素子の一方の端子に接続された加算
回路により構成されたことを特徴とする磁気抵抗素子駆
動回路。 - 【請求項４】 直列に接続されたｎ個の磁気抵抗素子
と、 前記ｎ個の磁気抵抗素子に直列につながる電流設定抵抗
と、 前記ｎ個の磁気抵抗素子に並列に接続され前記電流設定
抵抗より供給される電流を制御するｎ個の制御スイッチ
と、 前記ｎ個の磁気抵抗素子の一方の端子に接続されたｎ個
の伝達スイッチとで構成され、 前記電流を所定の磁気抵抗素子に供給することにより、
前記磁気抵抗素子の外部磁界の変化を内部抵抗変化に変
換して再生することを特徴とする磁気抵抗素子駆動回
路。 - 【請求項５】 直列に接続されたｎ個の磁気抵抗素子
と、 前記ｎ個の磁気抵抗素子に直列につながる電流設定抵抗
と、 前記ｎ個の磁気抵抗素子に並列に接続され前記電流設定
抵抗より供給される電流を制御するｎ個の制御スイッチ
と、 前記ｎ個の磁気抵抗素子の一方の端子に接続されたｎ個
の伝達スイッチとで構成され、 前記ｎ個の磁気抵抗素子のうちｍ個を直列接続し、直列
接続された前記ｍ個の磁気抵抗素子に、前記電流を供給
することにより、前記ｍ個の磁気抵抗素子の外部磁界の
変化を内部抵抗変化に変換して再生することを特徴とす
る磁気抵抗素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216729A JPH0660337A (ja) | 1992-08-14 | 1992-08-14 | 磁気抵抗素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4216729A JPH0660337A (ja) | 1992-08-14 | 1992-08-14 | 磁気抵抗素子駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0660337A true JPH0660337A (ja) | 1994-03-04 |
Family
ID=16693016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4216729A Pending JPH0660337A (ja) | 1992-08-14 | 1992-08-14 | 磁気抵抗素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0660337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953173A (en) * | 1996-09-17 | 1999-09-14 | International Business Machines Corporation | High CMRR and sensor-disk short-circuit protection device for dual element magnetoresistive heads |
-
1992
- 1992-08-14 JP JP4216729A patent/JPH0660337A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953173A (en) * | 1996-09-17 | 1999-09-14 | International Business Machines Corporation | High CMRR and sensor-disk short-circuit protection device for dual element magnetoresistive heads |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| JPS639002A (ja) | 磁気センサ用バイアス兼増幅回路 | |
| US5841321A (en) | Amplifying circuit using offset value variable circuit | |
| JPH06139525A (ja) | 磁気抵抗効果型ヘッド用再生装置 | |
| US4386378A (en) | High gain, current mode preamplifier | |
| JPH0660337A (ja) | 磁気抵抗素子駆動回路 | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| JP2880660B2 (ja) | 負荷の駆動装置 | |
| KR980007514A (ko) | 사진 필름의 자기 기록측에 데이터를 기록하고 재생하는 장치 | |
| JPH0619866B2 (ja) | ダブルカセツトテ−プレコ−ダ− | |
| JPS5864605A (ja) | 磁気記録再生装置 | |
| JP2582502B2 (ja) | 磁気テープ装置の記録電流設定方法 | |
| KR880003041Y1 (ko) | 녹음과 재생의 공용회로 | |
| JPH0785404A (ja) | 磁気抵抗効果再生装置 | |
| JPH07220206A (ja) | 磁気抵抗効果素子再生回路 | |
| JPH0438766A (ja) | 再生増幅回路 | |
| JP3550624B2 (ja) | 記録増幅回路 | |
| JP2954795B2 (ja) | 信号処理回路 | |
| JPH02306401A (ja) | ２端子薄膜磁気ヘッド用記録回路 | |
| JPS6047643B2 (ja) | 記録電流最適化方式 | |
| JPH06338007A (ja) | ディジタルｖｔｒ | |
| JPS6363961B2 (ja) | ||
| JPS6231004A (ja) | 磁気記録再生装置 | |
| JPH0668403A (ja) | 磁気抵抗素子駆動回路 | |
| JPS60247807A (ja) | 磁気記録回路 |