JPH0661624A - プリント基板及び該プリント基板への電子部品の実装方法 - Google Patents
プリント基板及び該プリント基板への電子部品の実装方法Info
- Publication number
- JPH0661624A JPH0661624A JP5053802A JP5380293A JPH0661624A JP H0661624 A JPH0661624 A JP H0661624A JP 5053802 A JP5053802 A JP 5053802A JP 5380293 A JP5380293 A JP 5380293A JP H0661624 A JPH0661624 A JP H0661624A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- solder
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、フラックスの洗浄工程を必
要とせず、また、はんだ付け性の良好なはんだ層を備え
たプリント基板及び該プリント基板への電子部品の実装
方法を提供することにある。 【構成】 本発明に係るプリント基板は、所定の形状の
配線パターンを有する基材の該配線パターン上にスズ及
び鉛を主成分とする第一のはんだ層と、該第一のはんだ
層上に積層された第一のはんだ層よりもスズ含有量の多
い第二のはんだ層またはスズ層を備えてなることを特徴
とし、該プリント基板上に直接電子部品を搭載し、加熱
することにより電子部品をプリント基板上に実装するこ
とができる。
要とせず、また、はんだ付け性の良好なはんだ層を備え
たプリント基板及び該プリント基板への電子部品の実装
方法を提供することにある。 【構成】 本発明に係るプリント基板は、所定の形状の
配線パターンを有する基材の該配線パターン上にスズ及
び鉛を主成分とする第一のはんだ層と、該第一のはんだ
層上に積層された第一のはんだ層よりもスズ含有量の多
い第二のはんだ層またはスズ層を備えてなることを特徴
とし、該プリント基板上に直接電子部品を搭載し、加熱
することにより電子部品をプリント基板上に実装するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板に関し、
特に良好なはんだ付け性を有するはんだ層を有するプリ
ント基板及び該プリント基板への電子部品の実装方法に
関する。
特に良好なはんだ付け性を有するはんだ層を有するプリ
ント基板及び該プリント基板への電子部品の実装方法に
関する。
【０００２】
【従来の技術】プリント基板に電子部品を実装するに
は、基材上に所定の形状の回路パターンを設けた後、一
旦配線パターンの表面に保護層を設けたものを使用し、
その保護層を処理した後、電子部品を実装している。こ
のプリント基板としては、プリフラックスが配線パター
ンの銅の酸化防止のため塗布された銅スルー基板タイプ
と、回路パターン上にホットエアレベラー法によりはん
だ層を設け、配線パターンの酸化防止及びはんだ付け性
を良くしたはんだコート基板タイプのものが従来より使
用されている。
は、基材上に所定の形状の回路パターンを設けた後、一
旦配線パターンの表面に保護層を設けたものを使用し、
その保護層を処理した後、電子部品を実装している。こ
のプリント基板としては、プリフラックスが配線パター
ンの銅の酸化防止のため塗布された銅スルー基板タイプ
と、回路パターン上にホットエアレベラー法によりはん
だ層を設け、配線パターンの酸化防止及びはんだ付け性
を良くしたはんだコート基板タイプのものが従来より使
用されている。
【０００３】図３は、銅スルー基板を用いて面実装タイ
プの電子部品をプリント基板に実装する概略フローを示
すものであり、この方法は、保護膜としてのプリフラッ
クス被膜をフロン等で洗浄し、必要箇所にはんだペース
トを塗布後、電子部品を接着剤等で接着し、その後、加
熱することにより部品をはんだ付けし、その後不要のフ
ラックスを洗浄する工程により行われている。
プの電子部品をプリント基板に実装する概略フローを示
すものであり、この方法は、保護膜としてのプリフラッ
クス被膜をフロン等で洗浄し、必要箇所にはんだペース
トを塗布後、電子部品を接着剤等で接着し、その後、加
熱することにより部品をはんだ付けし、その後不要のフ
ラックスを洗浄する工程により行われている。
【０００４】図４は、はんだコート基板を用いて電子部
品をプリント基板に電子部品を実装する概略フローを示
すものであり、この方法は、プリント基板の回路パター
ン上にガスレベラー法により付着されたはんだ層の上に
更にはんだペーストを塗布後、電子部品を接着剤等で接
着し、その後加熱することにより電子部品をはんだ付け
し、その後不要のフラックスを洗浄する工程により行わ
れている。
品をプリント基板に電子部品を実装する概略フローを示
すものであり、この方法は、プリント基板の回路パター
ン上にガスレベラー法により付着されたはんだ層の上に
更にはんだペーストを塗布後、電子部品を接着剤等で接
着し、その後加熱することにより電子部品をはんだ付け
し、その後不要のフラックスを洗浄する工程により行わ
れている。
【０００５】
【発明が解決しようとする課題】銅スルー基板を使用し
て電子部品をはんだ付けする場合には、回路パターンの
酸化防止膜として塗布されたプリフラックス、及びプリ
フラックスを洗浄後に塗布したはんだペーストに含まれ
るフラックスをフロン等の洗浄液で洗浄する必要がある
が、このために使用されるフロンは大気中のオゾン層の
破壊等環境破壊を引き起こす原因となり、今後使用が禁
止となるため、フロンによる洗浄を必要としない実装方
法が必要となっている。また、はんだコート基板を使用
する場合にはホットエアレベラー法により形成された回
路パターン上のはんだ層表面に凹凸を生じ、厚さも不均
一になるため、はんだペーストを塗布することにより凹
凸を無くし、均一な厚さにする必要があるが、このため
に使用するはんだペーストはその中に含まれるフラック
スをフロンで洗浄するため、環境破壊の原因となり、今
後は使用できないという問題がある。
て電子部品をはんだ付けする場合には、回路パターンの
酸化防止膜として塗布されたプリフラックス、及びプリ
フラックスを洗浄後に塗布したはんだペーストに含まれ
るフラックスをフロン等の洗浄液で洗浄する必要がある
が、このために使用されるフロンは大気中のオゾン層の
破壊等環境破壊を引き起こす原因となり、今後使用が禁
止となるため、フロンによる洗浄を必要としない実装方
法が必要となっている。また、はんだコート基板を使用
する場合にはホットエアレベラー法により形成された回
路パターン上のはんだ層表面に凹凸を生じ、厚さも不均
一になるため、はんだペーストを塗布することにより凹
凸を無くし、均一な厚さにする必要があるが、このため
に使用するはんだペーストはその中に含まれるフラック
スをフロンで洗浄するため、環境破壊の原因となり、今
後は使用できないという問題がある。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、フラックスの洗浄工程を必要と
せず、また、はんだ付け性の良好なはんだ層を備えたプ
リント基板及び該プリント基板への電子部品の実装方法
を提供することを目的とする。
ためになされたもので、フラックスの洗浄工程を必要と
せず、また、はんだ付け性の良好なはんだ層を備えたプ
リント基板及び該プリント基板への電子部品の実装方法
を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の第一発明に係る
プリント基板は、所定の形状の配線パターンを有する基
材の該配線パターン上にスズ及び鉛を主成分とする第一
のはんだ層と、該第一のはんだ層上に積層された第一の
はんだ層よりもスズ含有量の多い第二のはんだ層または
スズ層を備えてなることを特徴とする。
プリント基板は、所定の形状の配線パターンを有する基
材の該配線パターン上にスズ及び鉛を主成分とする第一
のはんだ層と、該第一のはんだ層上に積層された第一の
はんだ層よりもスズ含有量の多い第二のはんだ層または
スズ層を備えてなることを特徴とする。
【０００８】また、本発明の第二発明に係るプリント基
板は、上記第一のはんだ層と第二のはんだ層またはスズ
層の合計厚が２μｍ以上であることを特徴とする。
板は、上記第一のはんだ層と第二のはんだ層またはスズ
層の合計厚が２μｍ以上であることを特徴とする。
【０００９】更に、本発明の第三発明に係るプリント基
板は、上記第一のはんだ層と第二のはんだ層またはスズ
層がスズ、鉛以外に銀及び／またはビスマスを含有する
ことを特徴とする。
板は、上記第一のはんだ層と第二のはんだ層またはスズ
層がスズ、鉛以外に銀及び／またはビスマスを含有する
ことを特徴とする。
【００１０】更に、本発明に係るプリント基板への電子
部品の実装方法は、上記第一発明または第二発明のプリ
ント基板の第二のはんだ層またはスズ層上に直接電子部
品を搭載し、加熱することを特徴とする。
部品の実装方法は、上記第一発明または第二発明のプリ
ント基板の第二のはんだ層またはスズ層上に直接電子部
品を搭載し、加熱することを特徴とする。
【００１１】また、本発明に係るプリント基板への電子
部品の実装方法は、所定の形状の配線パターンを有する
基板の該パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、次に、該はんだ
層またはスズ層上に該はんだ層またはスズ層よりスズ含
有量の少ないはんだペーストを塗布した後、電子部品を
搭載し、加熱することを特徴とする。
部品の実装方法は、所定の形状の配線パターンを有する
基板の該パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、次に、該はんだ
層またはスズ層上に該はんだ層またはスズ層よりスズ含
有量の少ないはんだペーストを塗布した後、電子部品を
搭載し、加熱することを特徴とする。
【００１２】更に、本発明に係るプリント基板への電子
部品の実装方法は、所定の形状の配線パターンを有する
基板の該配線パターン上にはんだ共晶組成よりもスズ含
有量の多いはんだ層またはスズ層を形成し、次に、該は
んだ層またはスズ層上に該はんだ層またはスズ層よりス
ズ含有量が少なく、加熱後、該はんだ層またはスズ層と
混在してはんだ共晶組成層を形成するはんだペーストを
塗布した後、電子部品を搭載し、加熱することを特徴と
する。
部品の実装方法は、所定の形状の配線パターンを有する
基板の該配線パターン上にはんだ共晶組成よりもスズ含
有量の多いはんだ層またはスズ層を形成し、次に、該は
んだ層またはスズ層上に該はんだ層またはスズ層よりス
ズ含有量が少なく、加熱後、該はんだ層またはスズ層と
混在してはんだ共晶組成層を形成するはんだペーストを
塗布した後、電子部品を搭載し、加熱することを特徴と
する。
【００１３】また、本発明に係るプリント基板への電子
部品の実装方法は、はんだペーストとしてフラックスな
しまたは無洗浄タイプのフラックスを含むもの、更に、
スズ、鉛以外に銀、ビスマス等を含有するものを使用す
ることを特徴とする。
部品の実装方法は、はんだペーストとしてフラックスな
しまたは無洗浄タイプのフラックスを含むもの、更に、
スズ、鉛以外に銀、ビスマス等を含有するものを使用す
ることを特徴とする。
【００１４】更に、本発明に係るプリント基板への電子
部品の実装方法は、はんだ層またはスズ層としてスズ、
鉛以外に銀及び／またはビスマスを含有する合金組成の
ものを使用することを特徴とする。
部品の実装方法は、はんだ層またはスズ層としてスズ、
鉛以外に銀及び／またはビスマスを含有する合金組成の
ものを使用することを特徴とする。
【００１５】
【作用】本発明の第一発明に係るプリント基板には、配
線パターン上にスズ及び鉛を主成分とする第一のはんだ
層と、該第一のはんだ層上に積層された第一のはんだ層
よりもスズ含有量の多い第二のはんだ層またはスズ層を
備えてなる構成としたので、第二のはんだ層またはスズ
層はスズ含有量が多いために通常のはんだよりも耐酸化
性が向上し、プリント基板上のはんだ層は表面の酸化に
よるはんだ付け性の低下が起きにくく、フラックスなし
で良好な濡れ性を備えたプリント基板を提供できる。従
って、配線パターンの酸化防止のためにプリフラックス
を塗布する必要がなく、それを洗浄するためにフロン等
を使用する必要もなくなる。
線パターン上にスズ及び鉛を主成分とする第一のはんだ
層と、該第一のはんだ層上に積層された第一のはんだ層
よりもスズ含有量の多い第二のはんだ層またはスズ層を
備えてなる構成としたので、第二のはんだ層またはスズ
層はスズ含有量が多いために通常のはんだよりも耐酸化
性が向上し、プリント基板上のはんだ層は表面の酸化に
よるはんだ付け性の低下が起きにくく、フラックスなし
で良好な濡れ性を備えたプリント基板を提供できる。従
って、配線パターンの酸化防止のためにプリフラックス
を塗布する必要がなく、それを洗浄するためにフロン等
を使用する必要もなくなる。
【００１６】また、上記プリント基板の第一のはんだ層
と第二のはんだ層またはスズ層の合計厚を２μｍ以上と
することにより、プリント基板の第二のはんだ層または
スズ層上に電位部品を直接搭載し、加熱するだけで電子
部品をプリント基板に、より簡便に実装することができ
る。
と第二のはんだ層またはスズ層の合計厚を２μｍ以上と
することにより、プリント基板の第二のはんだ層または
スズ層上に電位部品を直接搭載し、加熱するだけで電子
部品をプリント基板に、より簡便に実装することができ
る。
【００１７】更に、本発明のプリント基板への電子部品
の実装方法は、所定の形状の配線パターンを有する基材
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、該はんだ層また
はスズ層上に該はんだ層またはスズ層よりスズ含有量の
少ないはんだペースト例えばフラックスなしまたは無洗
浄タイプのフラックスを含むはんだペーストを塗布した
後、電子部品を搭載し、加熱することにより簡便に電子
部品を実装する構成となっており、配線パターン上へは
んだ層またはスズ層を形成することにより配線パターン
の酸化を防止でき、それによってフラックスなしまたは
無洗浄タイプのフラックスを含むはんだペーストを使用
してプリント基板への電子部品の実装を容易に行うこと
ができる。
の実装方法は、所定の形状の配線パターンを有する基材
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、該はんだ層また
はスズ層上に該はんだ層またはスズ層よりスズ含有量の
少ないはんだペースト例えばフラックスなしまたは無洗
浄タイプのフラックスを含むはんだペーストを塗布した
後、電子部品を搭載し、加熱することにより簡便に電子
部品を実装する構成となっており、配線パターン上へは
んだ層またはスズ層を形成することにより配線パターン
の酸化を防止でき、それによってフラックスなしまたは
無洗浄タイプのフラックスを含むはんだペーストを使用
してプリント基板への電子部品の実装を容易に行うこと
ができる。
【００１８】また、本発明のプリント基板への電子部品
の実装方法は、所定の形状の配線パターンを有する基板
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、該はんだ層また
はスズ層上に該はんだ層またはスズ層上よりスズ含有量
が少なく、加熱後、該はんだ層またはスズ層と混在して
はんだ共晶組成層を形成するはんだペーストを塗布する
構成としたので、プリント基板への電子部品の実装時の
加熱温度を低くでき、電子部品への熱の影響を少なくで
きる。
の実装方法は、所定の形状の配線パターンを有する基板
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、該はんだ層また
はスズ層上に該はんだ層またはスズ層上よりスズ含有量
が少なく、加熱後、該はんだ層またはスズ層と混在して
はんだ共晶組成層を形成するはんだペーストを塗布する
構成としたので、プリント基板への電子部品の実装時の
加熱温度を低くでき、電子部品への熱の影響を少なくで
きる。
【００１９】
【実施例】実施例１．以下、本発明の１実施態様による
プリント基板を図について説明する。図１は電子部品の
実装状態を示す部分断面図であり、図１において、(1)
はガラス、エポキシ樹脂等のプリント基板の基材、(2)
はこの基材(1)上に設けられた配線パターンで、エッチ
ング処理等により銅箔を所定形状に成形してなるもので
ある。ここで、スズ−鉛合金においてはＳｎ：Ｐｂ＝６
１.９：３８.１の共晶点において最も融点が低く、従っ
て、低い温度ではんだ付けすることが可能である。そこ
で、図１に示すように、まず、配線パターン上に無電解
めっきにより厚さ１μｍ、スズと鉛の比率を６：４とし
た第一のはんだ層(5)を形成する。次に、この第一のは
んだ層(5)上に、無電解めっきにより厚さ１μｍのスズ
と鉛の比率が９：１またはスズ１００％の第二のはんだ
層またはスズ層(6)を形成する。このスズ含有量の多い
第二のはんだ層またはスズ層(6)を形成することによ
り、はんだ層表面の酸化を防止することができ、次の工
程に使用する前に長期間保管することが可能である。
プリント基板を図について説明する。図１は電子部品の
実装状態を示す部分断面図であり、図１において、(1)
はガラス、エポキシ樹脂等のプリント基板の基材、(2)
はこの基材(1)上に設けられた配線パターンで、エッチ
ング処理等により銅箔を所定形状に成形してなるもので
ある。ここで、スズ−鉛合金においてはＳｎ：Ｐｂ＝６
１.９：３８.１の共晶点において最も融点が低く、従っ
て、低い温度ではんだ付けすることが可能である。そこ
で、図１に示すように、まず、配線パターン上に無電解
めっきにより厚さ１μｍ、スズと鉛の比率を６：４とし
た第一のはんだ層(5)を形成する。次に、この第一のは
んだ層(5)上に、無電解めっきにより厚さ１μｍのスズ
と鉛の比率が９：１またはスズ１００％の第二のはんだ
層またはスズ層(6)を形成する。このスズ含有量の多い
第二のはんだ層またはスズ層(6)を形成することによ
り、はんだ層表面の酸化を防止することができ、次の工
程に使用する前に長期間保管することが可能である。
【００２０】また、第一のはんだ層と第二のはんだ層ま
たはスズ層の合計厚は配線パターンピッチ及び巾により
適宜変化させることができるが、上記合計厚を２μｍと
すれば、はんだペーストやフラックス処理なしでも良好
なはんだ付け性を得ることができる。なお、第一のはん
だ層を更に厚く９μｍの無電解めっきで形成し、第一の
はんだ層と第二のはんだ層またはスズ層の合計厚が１０
μｍ以上のプリント基板としても、はんだペーストやフ
ラックス処理なしでも良好なはんだ付け性を得ることが
できる。
たはスズ層の合計厚は配線パターンピッチ及び巾により
適宜変化させることができるが、上記合計厚を２μｍと
すれば、はんだペーストやフラックス処理なしでも良好
なはんだ付け性を得ることができる。なお、第一のはん
だ層を更に厚く９μｍの無電解めっきで形成し、第一の
はんだ層と第二のはんだ層またはスズ層の合計厚が１０
μｍ以上のプリント基板としても、はんだペーストやフ
ラックス処理なしでも良好なはんだ付け性を得ることが
できる。
【００２１】実施例１に示す電子部品の実装に使用する
プリント基板は以上のように構成され、ＩＣのリードフ
レーム(4)を接着剤(図示せず)で固定し、直接第二のは
んだ層またはスズ層上に接触させた状態で加熱すること
により実装すれば、プリント基板の完成から電子部品の
実装までの時間が経過していても良好な特性でリードフ
レームをプリント基板上に実装することができる。ま
た、第一のはんだ層と第二のはんだ層またはスズ層の合
計厚が比較的薄い場合、第二のはんだ層またはスズ層上
にフラックスを含まないか、無洗浄タイプのフラックス
を含むはんだペーストを塗布し、更に、リードフレーム
(4)を接着剤で固定し、加熱することにより実装するこ
ともできる。なお、この場合には、電子部品を実装した
後、フロン等で洗浄する必要はない。
プリント基板は以上のように構成され、ＩＣのリードフ
レーム(4)を接着剤(図示せず)で固定し、直接第二のは
んだ層またはスズ層上に接触させた状態で加熱すること
により実装すれば、プリント基板の完成から電子部品の
実装までの時間が経過していても良好な特性でリードフ
レームをプリント基板上に実装することができる。ま
た、第一のはんだ層と第二のはんだ層またはスズ層の合
計厚が比較的薄い場合、第二のはんだ層またはスズ層上
にフラックスを含まないか、無洗浄タイプのフラックス
を含むはんだペーストを塗布し、更に、リードフレーム
(4)を接着剤で固定し、加熱することにより実装するこ
ともできる。なお、この場合には、電子部品を実装した
後、フロン等で洗浄する必要はない。
【００２２】実施例２．以下、本発明の他の実施態様に
よるプリント基板への電子部品の実装例を図について説
明する。図２は電子部品の実装状態を示す部分断面図で
あり、図２において、(1)はガラス、エポキシ樹脂等の
プリント基板の基材、(2)はこの基材(1)上に設けられた
配線パターンで、エッチング処理等により銅箔を所定形
状に成形してなるものである。(3)はこの配線パターン
(2)上に形成されたはんだ層で、７：３の比率のスズ及
び鉛、並びに有機スルホン酸等を主成分とする無電解め
っき液を使用し、めっき温度７０℃、めっき時間３分間
の条件下で無電解めっきすることにより得られる図２の
寸法(Ａ)が１μｍであるはんだ層(合金被覆層)またはス
ズ１００％のスズ層である。(4)はこのはんだ層または
スズ層(3)に固着されるＩＣ等のリードフレームであ
る。
よるプリント基板への電子部品の実装例を図について説
明する。図２は電子部品の実装状態を示す部分断面図で
あり、図２において、(1)はガラス、エポキシ樹脂等の
プリント基板の基材、(2)はこの基材(1)上に設けられた
配線パターンで、エッチング処理等により銅箔を所定形
状に成形してなるものである。(3)はこの配線パターン
(2)上に形成されたはんだ層で、７：３の比率のスズ及
び鉛、並びに有機スルホン酸等を主成分とする無電解め
っき液を使用し、めっき温度７０℃、めっき時間３分間
の条件下で無電解めっきすることにより得られる図２の
寸法(Ａ)が１μｍであるはんだ層(合金被覆層)またはス
ズ１００％のスズ層である。(4)はこのはんだ層または
スズ層(3)に固着されるＩＣ等のリードフレームであ
る。
【００２３】実施例２に示す電子部品の実装方法に使用
するプリント基板は以上のように構成され、このはんだ
層またはスズ層(3)上にスズと鉛の比率５：５〜６：４
の厚さ１００μｍ程度のクリームはんだ(7)を塗布し、
リードフレーム(4)を接着剤(図示せず)等により基材(1)
の所定位置に搭載して加熱すると、はんだ層またはスズ
層(3)とクリームはんだ(7)とが融合し、リードフレーム
をプリント基板へ実装することができる。この時、はん
だ層またはスズ層(3)は比較的スズを多く含むか、また
は１００％スズよりなるものであるため、表面の酸化が
少ないので、酸化防止のプリフラックスを塗布しておく
必要がなく、従って、プリフラックスを洗浄するための
フロンを使用する必要がない。また、無電解めっきによ
るはんだ層またはスズ層(3)が配線パターンである金属
銅とめっき液との界面での反応により形成された被膜で
あるため、配線パターン(2)と同様の平坦度が得られ、
凹凸を修正するためのフラックスを含んだペーストを塗
布しておく必要もない。
するプリント基板は以上のように構成され、このはんだ
層またはスズ層(3)上にスズと鉛の比率５：５〜６：４
の厚さ１００μｍ程度のクリームはんだ(7)を塗布し、
リードフレーム(4)を接着剤(図示せず)等により基材(1)
の所定位置に搭載して加熱すると、はんだ層またはスズ
層(3)とクリームはんだ(7)とが融合し、リードフレーム
をプリント基板へ実装することができる。この時、はん
だ層またはスズ層(3)は比較的スズを多く含むか、また
は１００％スズよりなるものであるため、表面の酸化が
少ないので、酸化防止のプリフラックスを塗布しておく
必要がなく、従って、プリフラックスを洗浄するための
フロンを使用する必要がない。また、無電解めっきによ
るはんだ層またはスズ層(3)が配線パターンである金属
銅とめっき液との界面での反応により形成された被膜で
あるため、配線パターン(2)と同様の平坦度が得られ、
凹凸を修正するためのフラックスを含んだペーストを塗
布しておく必要もない。
【００２４】実施例３．上記実施例２において、はんだ
層またはスズ層(３)としてスズと鉛の比率９：１または
スズ１００％の厚さ１〜２μｍの無電解めっき層を構成
した後、リードフレーム(4)を実装する際にスズと鉛の
比率６：４の厚さ１００μｍのクリームはんだ(7)を塗
布し、電子部品を搭載後加熱すればはんだ層とクリーム
はんだ(7)とが融合し、全体として共晶はんだの組成に
近い共晶組成層が形成され、１８３℃近くの比較的低温
ではんだ付けできる。
層またはスズ層(３)としてスズと鉛の比率９：１または
スズ１００％の厚さ１〜２μｍの無電解めっき層を構成
した後、リードフレーム(4)を実装する際にスズと鉛の
比率６：４の厚さ１００μｍのクリームはんだ(7)を塗
布し、電子部品を搭載後加熱すればはんだ層とクリーム
はんだ(7)とが融合し、全体として共晶はんだの組成に
近い共晶組成層が形成され、１８３℃近くの比較的低温
ではんだ付けできる。
【００２５】実施例４．上記実施例２〜３で得られたプ
リント基板で、はんだ層またはスズ層(3)が比較的薄い
場合、はんだ層またはスズ層(3)上にフラックスを含ま
ないか、無洗浄タイプのはんだペーストを塗布し、更
に、リードフレーム(4)を接着剤(図示せず)で固定し、
加熱することにより実装すれば、電子部品を実装した後
フロン等で洗浄する必要がない。
リント基板で、はんだ層またはスズ層(3)が比較的薄い
場合、はんだ層またはスズ層(3)上にフラックスを含ま
ないか、無洗浄タイプのはんだペーストを塗布し、更
に、リードフレーム(4)を接着剤(図示せず)で固定し、
加熱することにより実装すれば、電子部品を実装した後
フロン等で洗浄する必要がない。
【００２６】実施例５．なお、上記実施例１〜４に記載
する第一のはんだ層(5)及び第二のはんだ層またはスズ
層(6)またははんだ層またはスズ層(3)を構成する合金組
成としてスズ、鉛以外に銀及び／またはビスマス等を
０.５〜２.０重量％添加することにより接合時のはんだ
付け温度の上げ、下げの調節ができ、また、リードフレ
ーム(4)と配線パターン(2)とのはんだ耐熱強度を向上さ
せることができる効果がある。また、はんだペーストと
してスズ及び鉛以外に銀及び／またはビスマスを含有す
るものを使用することにより上述と同様の効果が期待で
きる。
する第一のはんだ層(5)及び第二のはんだ層またはスズ
層(6)またははんだ層またはスズ層(3)を構成する合金組
成としてスズ、鉛以外に銀及び／またはビスマス等を
０.５〜２.０重量％添加することにより接合時のはんだ
付け温度の上げ、下げの調節ができ、また、リードフレ
ーム(4)と配線パターン(2)とのはんだ耐熱強度を向上さ
せることができる効果がある。また、はんだペーストと
してスズ及び鉛以外に銀及び／またはビスマスを含有す
るものを使用することにより上述と同様の効果が期待で
きる。
【００２７】実施例６．更に、上記実施例１〜５におい
て、リードフレーム(4)を実装時加熱すると、第一のは
んだ層(5)と第二のはんだ層またはスズ層(6)、もしくは
はんだ層またはスズ層(3)とクリームはんだ層(7)が融合
して形成されるはんだ層が配線パターンとの間の境界面
に厚さ１.５μｍ程度の銅−スズ化合物を生成し易い
が、はんだ層全体としての厚さ２μｍ以上としておけ
ば、その影響を受けず良好にはんだ付けすることができ
る。
て、リードフレーム(4)を実装時加熱すると、第一のは
んだ層(5)と第二のはんだ層またはスズ層(6)、もしくは
はんだ層またはスズ層(3)とクリームはんだ層(7)が融合
して形成されるはんだ層が配線パターンとの間の境界面
に厚さ１.５μｍ程度の銅−スズ化合物を生成し易い
が、はんだ層全体としての厚さ２μｍ以上としておけ
ば、その影響を受けず良好にはんだ付けすることができ
る。
【００２８】
【発明の効果】本発明に係るプリント基板は、配線パタ
ーン上に普通のはんだ組成の第一のはんだ層と第一のは
んだ層よりもスズ含有量の多い第二のはんだ層またはス
ズ層を有するために、スズ含量の多い第二のはんだ層ま
たはスズ層による酸化防止効果に優れ、長期保管が可能
であり、更に、電子部品を実装する場合にも、フラック
スを使用しないか、無洗浄タイプのフラックスを含むは
んだペースト例えばクリームはんだを使用するか、ある
いははんだペースト等を使用せずに実装することにより
フロンによる洗浄の必要のない電子部品の実装方法が得
られるという効果を奏する。
ーン上に普通のはんだ組成の第一のはんだ層と第一のは
んだ層よりもスズ含有量の多い第二のはんだ層またはス
ズ層を有するために、スズ含量の多い第二のはんだ層ま
たはスズ層による酸化防止効果に優れ、長期保管が可能
であり、更に、電子部品を実装する場合にも、フラック
スを使用しないか、無洗浄タイプのフラックスを含むは
んだペースト例えばクリームはんだを使用するか、ある
いははんだペースト等を使用せずに実装することにより
フロンによる洗浄の必要のない電子部品の実装方法が得
られるという効果を奏する。
【図１】本発明の実施例１のプリント基板及び該プリン
ト基板への電子部品の実装状態を示す断面図である。
ト基板への電子部品の実装状態を示す断面図である。
【図２】本発明の実施例２のプリント基板及び該プリン
ト基板への電子部品の実装状態を示す断面図である。
ト基板への電子部品の実装状態を示す断面図である。
【図３】従来例によるプリント基板を使用した実装工程
を示すフローである。
を示すフローである。
【図４】従来例によるプリント基板を使用した実装工程
を示すフローである。
を示すフローである。
１ 基材 ２ 配線パターン ３ はんだ層またはスズ層 ４ リードフレーム ５ 第一のはんだ層 ６ 第二のはんだ層またはスズ層 ７ クリームはんだ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 隆比古 相模原市宮下一丁目１番57号 三菱電機株 式会社相模製作所内 (72)発明者 沢村 広之 相模原市宮下一丁目１番57号 三菱電機株 式会社相模製作所内
Claims (8)
- 【請求項１】 所定の形状の配線パターンを有する基材
の該配線パターン上にスズ及び鉛を主成分とする第一の
はんだ層と、該第一のはんだ層上に積層された第一のは
んだ層よりもスズ含有量の多い第二のはんだ層またはス
ズ層を備えてなることを特徴とするプリント基板。 - 【請求項２】 請求項１記載のプリント基板であって、
第一のはんだ層と、第二のはんだ層またはスズ層の合計
厚が２μｍ以上であることを特徴とするプリント基板。 - 【請求項３】 請求項１または２記載のプリント基板で
あって、第一のはんだ層、第二のはんだ層またはスズ層
がスズ、鉛以外に銀及び／またはビスマスを含有するこ
とを特徴とするプリント基板。 - 【請求項４】 請求項１ないし３のいずれか１項に記載
のプリント基板の第二のはんだ層またはスズ層上に直接
電子部品を搭載し、加熱することを特徴とするプリント
基板への電子部品の実装方法。 - 【請求項５】 所定の形状の配線パターンを有する基材
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、次に、該はんだ
層またはスズ層上に該はんだ層またはスズ層よりスズ含
有量の少ないはんだペーストを塗布した後、電子部品を
搭載し、加熱することを特徴とするプリント基板への電
子部品の実装方法。 - 【請求項６】 所定の形状の配線パターンを有する基材
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、次に、該はんだ
層またはスズ層上に該はんだ層またはスズ層よりスズ含
有量が少なく、加熱後、該はんだ層またはスズ層と混在
してはんだ共晶組成層を形成するはんだペーストを塗布
した後、電子部品を搭載し、加熱することを特徴とする
プリント基板への電子部品の実装方法。 - 【請求項７】 請求項５または６記載のプリント基板へ
の電子部品の実装方法であって、はんだペーストとして
フラックスなしまたは無洗浄タイプのフラックスを含む
もの、スズ及び鉛以外に銀及び／またはビスマスを含有
するものを使用することを特徴とするプリント基板への
電子部品の実装方法。 - 【請求項８】 請求項５ないし７のいずれか１項に記載
のプリント基板への電子部品の実装方法であって、はん
だ層またはスズ層としてスズ、鉛以外に銀及び／または
ビスマスを含有してなる合金組成のものを使用すること
を特徴とするプリント基板への電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5053802A JPH0661624A (ja) | 1992-06-08 | 1993-03-15 | プリント基板及び該プリント基板への電子部品の実装方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14754892 | 1992-06-08 | ||
| JP4-147548 | 1992-06-08 | ||
| JP5053802A JPH0661624A (ja) | 1992-06-08 | 1993-03-15 | プリント基板及び該プリント基板への電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661624A true JPH0661624A (ja) | 1994-03-04 |
Family
ID=26394518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5053802A Pending JPH0661624A (ja) | 1992-06-08 | 1993-03-15 | プリント基板及び該プリント基板への電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661624A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113287206A (zh) * | 2018-12-26 | 2021-08-20 | 京瓷株式会社 | 电子部件的接合方法以及接合构造体 |
-
1993
- 1993-03-15 JP JP5053802A patent/JPH0661624A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113287206A (zh) * | 2018-12-26 | 2021-08-20 | 京瓷株式会社 | 电子部件的接合方法以及接合构造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3132745B2 (ja) | フラックス組成物および対応するはんだ付け方法 | |
| JP4200325B2 (ja) | 半田接合用ペーストおよび半田接合方法 | |
| JPH06297185A (ja) | 動的ハンダペースト組成物 | |
| JP2000151095A (ja) | プリント配線基板に対する部品のはんだ付け方法、プリント配線基板の作製方法 | |
| JP2854782B2 (ja) | 電子部品の固定方法、回路基板の製造方法及び回路基板 | |
| JP2001274539A (ja) | 電子デバイス搭載プリント配線板の電極接合方法 | |
| US7037819B2 (en) | Method of making a circuitized substrate | |
| US5052612A (en) | Process for soldering allowing low ionic contamination without cleaning operation | |
| US7159758B1 (en) | Circuit board processing techniques using solder fusing | |
| JPH0661624A (ja) | プリント基板及び該プリント基板への電子部品の実装方法 | |
| EP0568087A2 (en) | Reflow mounting of electronic component on mounting board | |
| JP3146768B2 (ja) | 電子部品の実装方法 | |
| JPH06302952A (ja) | スルーホール回路基板の製造法 | |
| JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
| JP2809298B2 (ja) | 表面実装用基板を用いた半導体装置 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| KR100540044B1 (ko) | 표면실장부품 리워크용 납 조성물 | |
| JPH04357899A (ja) | 予備半田層付き回路基板の製造方法 | |
| JPH06342968A (ja) | プリント配線板、その製造方法及びその実装方法 | |
| JPH05129770A (ja) | ハンダ付け補助層 | |
| JP2003188041A (ja) | チップ部品およびそれを実装した回路装置 | |
| JPH09321423A (ja) | 部品実装基板の製造方法 | |
| JPH1079562A (ja) | 電子部品及びその製造方法及びその実装方法 | |
| JPH0260101A (ja) | チップ電子部品 |