JPH066178A - Ａｆｃ回路 - Google Patents
Ａｆｃ回路Info
- Publication number
- JPH066178A JPH066178A JP18740892A JP18740892A JPH066178A JP H066178 A JPH066178 A JP H066178A JP 18740892 A JP18740892 A JP 18740892A JP 18740892 A JP18740892 A JP 18740892A JP H066178 A JPH066178 A JP H066178A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate frequency
- frequency
- circuit
- oscillator
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 受信周波数に追従させて中間周波数を安定化
させるため中間周波数を入力し局部発振器を制御するフ
ィードバック制御回路に組み込まれるＡＦＣ回路におい
て、入力レベルが時間的に落ち込むフェージングの発生
による誤動作を防止する。 【構成】 コンパレータとクロック発振器と論理回路と
で構成され、入力した中間周波数信号を波形整形すると
共に受信信号の弱電界時を検出し、通常は中間周波数に
同期したクロックを出力し、弱電界時のみ自己発振した
クロックを出力する中間周波数保護回路を設け、この中
間周波数保護回路の出力周波数をカウンタで計数するこ
ととした。
させるため中間周波数を入力し局部発振器を制御するフ
ィードバック制御回路に組み込まれるＡＦＣ回路におい
て、入力レベルが時間的に落ち込むフェージングの発生
による誤動作を防止する。 【構成】 コンパレータとクロック発振器と論理回路と
で構成され、入力した中間周波数信号を波形整形すると
共に受信信号の弱電界時を検出し、通常は中間周波数に
同期したクロックを出力し、弱電界時のみ自己発振した
クロックを出力する中間周波数保護回路を設け、この中
間周波数保護回路の出力周波数をカウンタで計数するこ
ととした。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信の移動
局に用いられ基地局周波数を受信してこの周波数に追従
させ周波数を安定化させるＡＦＣ(automatic frequency
control) 回路に関する。
局に用いられ基地局周波数を受信してこの周波数に追従
させ周波数を安定化させるＡＦＣ(automatic frequency
control) 回路に関する。
【０００２】
【従来の技術】移動局の受信機には、一般にスーパーヘ
テロダイン方式の受信機が用いられ、受信周波数から中
間周波数への周波数変換を行う局部発振器を備えてい
る。この局部発振器は、例えば、電圧制御−温度補償水
晶発振器（以下、ＶＣ−ＴＣＸＯと略記する）等の基準
発振器と、基準発振器からの発振周波数を中間周波数に
変換する手段（逓倍回路、ＰＬＬシンセサイザ等）とか
ら構成されるが、この局部発振器の発振周波数に偏差が
含まれていると、中間周波数が所定値からずれ、正確な
復調ができなくなり、送信周波数もずれてしまう。従っ
て、受信周波数に追従して中間周波数を安定化させるべ
く、局部発振器の発振周波数から偏差を除去する必要が
ある。このため、ＡＦＣ回路を挿入して局部発振器の発
振周波数の偏差を補正している。
テロダイン方式の受信機が用いられ、受信周波数から中
間周波数への周波数変換を行う局部発振器を備えてい
る。この局部発振器は、例えば、電圧制御−温度補償水
晶発振器（以下、ＶＣ−ＴＣＸＯと略記する）等の基準
発振器と、基準発振器からの発振周波数を中間周波数に
変換する手段（逓倍回路、ＰＬＬシンセサイザ等）とか
ら構成されるが、この局部発振器の発振周波数に偏差が
含まれていると、中間周波数が所定値からずれ、正確な
復調ができなくなり、送信周波数もずれてしまう。従っ
て、受信周波数に追従して中間周波数を安定化させるべ
く、局部発振器の発振周波数から偏差を除去する必要が
ある。このため、ＡＦＣ回路を挿入して局部発振器の発
振周波数の偏差を補正している。
【０００３】図３は、上述のＡＦＣ回路を備えたダブル
スーパーヘテロダイン受信機の一構成例を示すブロック
図であり、図において、１は受信アンテナ、２，３はミ
キサ、４は増幅器、５は符号判定回路、６は第１局発と
してのＰＬＬシンセサイザ、７は第２局発としてのＮ逓
倍回路、８はＰＬＬシンセサイザ、９はミキサ、１０は
増幅器、１１は送信アンテナ、２０はＡＦＣ回路を示
す。
スーパーヘテロダイン受信機の一構成例を示すブロック
図であり、図において、１は受信アンテナ、２，３はミ
キサ、４は増幅器、５は符号判定回路、６は第１局発と
してのＰＬＬシンセサイザ、７は第２局発としてのＮ逓
倍回路、８はＰＬＬシンセサイザ、９はミキサ、１０は
増幅器、１１は送信アンテナ、２０はＡＦＣ回路を示
す。
【０００４】ミキサ２にはＰＬＬシンセサイザ６からの
第１局部発振周波数ＦL1が入力され、ミキサ３にはＮ逓
倍回路７からの第２局部発振周波数ＦL2が入力され、受
信アンテナ１からの入力信号ＦR がミキサ２を介して第
１中間周波数ＦIF1 に変換され、ミキサ３を介して第２
中間周波数ＦIF2 に変換されて増幅器４で増幅され、符
号判定回路５に入力されて符号判定が行われて復調出力
を得る。また送信においては、ＰＬＬシンセサイザ８か
らの送信用中間周波数ＦIFT が、ミキサ９でＰＬＬシン
セサイザ６からの出力と混合されて出力信号ＦT を送信
アンテナ１１から出力する。
第１局部発振周波数ＦL1が入力され、ミキサ３にはＮ逓
倍回路７からの第２局部発振周波数ＦL2が入力され、受
信アンテナ１からの入力信号ＦR がミキサ２を介して第
１中間周波数ＦIF1 に変換され、ミキサ３を介して第２
中間周波数ＦIF2 に変換されて増幅器４で増幅され、符
号判定回路５に入力されて符号判定が行われて復調出力
を得る。また送信においては、ＰＬＬシンセサイザ８か
らの送信用中間周波数ＦIFT が、ミキサ９でＰＬＬシン
セサイザ６からの出力と混合されて出力信号ＦT を送信
アンテナ１１から出力する。
【０００５】次にＡＦＣ回路２０について説明する。Ａ
ＦＣ回路２０は、カウンタ２１、演算部２２、ＲＯＭ２
３、Ｄ／Ａコンバータ２４、ＶＣ−ＴＣＸＯ２５で構成
されており、受信周波数ＦR に追従して中間周波数Ｆ
IF1 ，ＦIF2 ，ＦIFT を安定化させるべく、局部発振器
の発振周波数の偏差を補正する制御を行っている。以
下、これを説明する。
ＦＣ回路２０は、カウンタ２１、演算部２２、ＲＯＭ２
３、Ｄ／Ａコンバータ２４、ＶＣ−ＴＣＸＯ２５で構成
されており、受信周波数ＦR に追従して中間周波数Ｆ
IF1 ，ＦIF2 ，ＦIFT を安定化させるべく、局部発振器
の発振周波数の偏差を補正する制御を行っている。以
下、これを説明する。
【０００６】仮に、ＡＦＣ回路２０からの出力ｆ0 に偏
差αが重畳している場合、ＰＬＬシンセサイザ６の出力
はＦL1（１＋α），Ｎ逓倍回路７の出力はＦL2（１＋
α），ＰＬＬシンセサイザ８の出力はＦIFT （１＋α）
となる。そして、偏差を含む第１中間周波数をＦ’
IF1 、同じく第２中間周波数をＦ’IF2 で表せば、 Ｆ’IF1 ＝ＦL1（１＋α）−ＦR Ｆ’IF2 ＝ＦL2（１＋α）−Ｆ’IF1 ＝ＦL2（１＋α）−ＦL1（１＋α）＋ＦR ＝α（ＦL2−ＦL1）＋ＦL2−ＦL1＋ＦR となる。 後式に ＦIF1 ＝ＦL1−ＦR ＦIF2 ＝ＦL2−ＦIF1 ＝ＦL2−ＦL1＋ＦR を代入すると、 Ｆ’IF2 ＝α（ＦIF2 −ＦR ）＋ＦIF2 と表せる。こ
の中間周波数Ｆ’IF2 をゲートタイム ＧT ＝ｎ／ｆ0 （１＋α） の間（ｎは分周数）計数す
ると、その計数値ＤA は、 ＤA ＝Ｆ’IF2 ×ＧT ＝｛α（ＦIF2 −ＦR ）＋ＦIF2 ｝×｛ｎ／ｆ0 （１＋α）｝ ＝｛ＦIF2 （１＋α）−αＦR ｝×｛ｎ／ｆ0 （１＋α）｝ ＝ｎ／ｆ0 ・（ＦIF2 ）−αｎ／ｆ0 （１＋α） と表せる。 従って、計数値ＤA をｎ／ｆ0 ・（ＦIF2 ）に近づけれ
ば、偏差αもα→０となり、偏差α・ｆ0 がなくなるよ
うに発振周波数を制御できる。
差αが重畳している場合、ＰＬＬシンセサイザ６の出力
はＦL1（１＋α），Ｎ逓倍回路７の出力はＦL2（１＋
α），ＰＬＬシンセサイザ８の出力はＦIFT （１＋α）
となる。そして、偏差を含む第１中間周波数をＦ’
IF1 、同じく第２中間周波数をＦ’IF2 で表せば、 Ｆ’IF1 ＝ＦL1（１＋α）−ＦR Ｆ’IF2 ＝ＦL2（１＋α）−Ｆ’IF1 ＝ＦL2（１＋α）−ＦL1（１＋α）＋ＦR ＝α（ＦL2−ＦL1）＋ＦL2−ＦL1＋ＦR となる。 後式に ＦIF1 ＝ＦL1−ＦR ＦIF2 ＝ＦL2−ＦIF1 ＝ＦL2−ＦL1＋ＦR を代入すると、 Ｆ’IF2 ＝α（ＦIF2 −ＦR ）＋ＦIF2 と表せる。こ
の中間周波数Ｆ’IF2 をゲートタイム ＧT ＝ｎ／ｆ0 （１＋α） の間（ｎは分周数）計数す
ると、その計数値ＤA は、 ＤA ＝Ｆ’IF2 ×ＧT ＝｛α（ＦIF2 −ＦR ）＋ＦIF2 ｝×｛ｎ／ｆ0 （１＋α）｝ ＝｛ＦIF2 （１＋α）−αＦR ｝×｛ｎ／ｆ0 （１＋α）｝ ＝ｎ／ｆ0 ・（ＦIF2 ）−αｎ／ｆ0 （１＋α） と表せる。 従って、計数値ＤA をｎ／ｆ0 ・（ＦIF2 ）に近づけれ
ば、偏差αもα→０となり、偏差α・ｆ0 がなくなるよ
うに発振周波数を制御できる。
【０００７】すなわちＡＦＣ回路２０では、増幅器４か
らの出力周波数を、カウンタ２１で、ＶＣ−ＴＣＸＯ２
５の出力周波数をｎ分周したゲート時間の間計数し、演
算部２２でこの計数値ＤA を取り込み、ＲＯＭ２３の内
容に基づいて、ＤB ＝ａ・｛ｎ／ｆ0 ・（ＦIF2 ）−Ｄ
A ｝の演算を行い、補正データＤB を出力する。ちなみ
に、フィードバック制御を行わない場合には、ＤB ＝ａ
・ＤA となる。フィードバック制御により補正されたデ
ータＤB は、Ｄ／Ａコンバータ２４でアナロクの直流電
圧に変換され、ＶＣ−ＴＣＸＯ２５に入力され、ＶＣ−
ＴＣＸＯ２５の発振周波数ｆ0 を制御する。そして、Ｖ
Ｃ−ＴＣＸＯ２５の発振出力が、ＰＬＬシンセサイザ６
及び８、Ｎ逓倍回路７に供給される。
らの出力周波数を、カウンタ２１で、ＶＣ−ＴＣＸＯ２
５の出力周波数をｎ分周したゲート時間の間計数し、演
算部２２でこの計数値ＤA を取り込み、ＲＯＭ２３の内
容に基づいて、ＤB ＝ａ・｛ｎ／ｆ0 ・（ＦIF2 ）−Ｄ
A ｝の演算を行い、補正データＤB を出力する。ちなみ
に、フィードバック制御を行わない場合には、ＤB ＝ａ
・ＤA となる。フィードバック制御により補正されたデ
ータＤB は、Ｄ／Ａコンバータ２４でアナロクの直流電
圧に変換され、ＶＣ−ＴＣＸＯ２５に入力され、ＶＣ−
ＴＣＸＯ２５の発振周波数ｆ0 を制御する。そして、Ｖ
Ｃ−ＴＣＸＯ２５の発振出力が、ＰＬＬシンセサイザ６
及び８、Ｎ逓倍回路７に供給される。
【０００８】以上のようにして、ＶＣ−ＴＣＸＯ２５の
発振周波数の偏差α・ｆ0 が０となるような制御が行わ
れ、受信周波数ＦR への追従が確保され、さらに送信周
波数ＦT の受信周波数ＦR （移動無線の場合、基地局の
送信周波数）への追従が確保される。また、各局部発振
器の発振周波数を、一つの基準発振器ＶＣ−ＴＣＸＯ２
５を基準としているため、比較的その構成が簡素にでき
るという特徴がある。
発振周波数の偏差α・ｆ0 が０となるような制御が行わ
れ、受信周波数ＦR への追従が確保され、さらに送信周
波数ＦT の受信周波数ＦR （移動無線の場合、基地局の
送信周波数）への追従が確保される。また、各局部発振
器の発振周波数を、一つの基準発振器ＶＣ−ＴＣＸＯ２
５を基準としているため、比較的その構成が簡素にでき
るという特徴がある。
【０００９】
【発明が解決しようとする課題】上記のような従来のＡ
ＦＣ回路は以上のように構成され動作するが、受信入力
レベルが小さいときに、入力レベルが時間的に落ち込む
フェージングが発生すると、入力レベルが落ち込んでい
るときのカウンタ２１の入力が、自然界ノイズの全くラ
ンダムな周波数となってしまい、このカウンタ２１の計
数値に誤差が発生し、発振周波数の正確な制御が困難に
なる。また、増幅器４からの出力は矩形波でなくアナロ
グ信号のため、デジタル回路に直接入力される従来のＡ
ＦＣ回路の場合、カウンタ２１が誤動作する恐れがある
等の問題点があった。
ＦＣ回路は以上のように構成され動作するが、受信入力
レベルが小さいときに、入力レベルが時間的に落ち込む
フェージングが発生すると、入力レベルが落ち込んでい
るときのカウンタ２１の入力が、自然界ノイズの全くラ
ンダムな周波数となってしまい、このカウンタ２１の計
数値に誤差が発生し、発振周波数の正確な制御が困難に
なる。また、増幅器４からの出力は矩形波でなくアナロ
グ信号のため、デジタル回路に直接入力される従来のＡ
ＦＣ回路の場合、カウンタ２１が誤動作する恐れがある
等の問題点があった。
【００１０】例えば米国仕様ディジタルセルラーに適用
する場合に顕著な問題が生じる。すなわちこの仕様で
は、基地局に追従した状態で移動局側に許容される周波
数偏差は、±２００Ｈｚ（ＲＦ周波数が８００ＭＨｚ帯
なので±０．２５ｐｐｍ）という小さな値であり、且
つ、ハンドオフ時には１３０ｍｓｅｃ以内でこの周波数
偏差内にＶＣ−ＴＣＸＯ２５の周波数を引き込んで送信
を開始しなければならず、カウンタ２１での計数時間も
非常に短い。従って、例えば、中間周波数の計数時間を
１００ｍｓｅｃとすると、１つの計数誤差が発振周波数
の偏差では１０Ｈｚとなり、２０個以上の誤りがあると
±２００Ｈｚの許容値を満足できなくなり、上述のよう
な従来のＡＦＣ回路は適用できなくなる。本発明は上述
のような問題点を解決するためになされたものである。
する場合に顕著な問題が生じる。すなわちこの仕様で
は、基地局に追従した状態で移動局側に許容される周波
数偏差は、±２００Ｈｚ（ＲＦ周波数が８００ＭＨｚ帯
なので±０．２５ｐｐｍ）という小さな値であり、且
つ、ハンドオフ時には１３０ｍｓｅｃ以内でこの周波数
偏差内にＶＣ−ＴＣＸＯ２５の周波数を引き込んで送信
を開始しなければならず、カウンタ２１での計数時間も
非常に短い。従って、例えば、中間周波数の計数時間を
１００ｍｓｅｃとすると、１つの計数誤差が発振周波数
の偏差では１０Ｈｚとなり、２０個以上の誤りがあると
±２００Ｈｚの許容値を満足できなくなり、上述のよう
な従来のＡＦＣ回路は適用できなくなる。本発明は上述
のような問題点を解決するためになされたものである。
【００１１】
【課題を解決するための手段】本発明に係るＡＦＣ回路
は、コンパレータとクロック発振器と論理回路とで構成
され、入力した中間周波数信号を波形整形すると共に受
信信号の弱電界時を検出し、通常は中間周波数に同期し
たクロックを出力し、弱電界時のみ自己発振したクロッ
クを出力する中間周波数保護回路を設け、この中間周波
数保護回路の出力周波数をカウンタで計数することとし
た。
は、コンパレータとクロック発振器と論理回路とで構成
され、入力した中間周波数信号を波形整形すると共に受
信信号の弱電界時を検出し、通常は中間周波数に同期し
たクロックを出力し、弱電界時のみ自己発振したクロッ
クを出力する中間周波数保護回路を設け、この中間周波
数保護回路の出力周波数をカウンタで計数することとし
た。
【００１２】
【作用】本発明においては、入力信号レベルが時間的に
落ち込むフェージングが発生したときに、コンパレータ
でこれを検出し、クロック発振器で自己発振したクロッ
クを出力することとしたので、フェージングが発生した
ときでも自然界ノイズの全くランダムな周波数が計数さ
れることを防止でき、発振周波数の正確な制御が行え
る。また、入力した中間周波数信号をコンパレータで波
形整形するため、ディジタル回路の誤動作を防止でき
る。
落ち込むフェージングが発生したときに、コンパレータ
でこれを検出し、クロック発振器で自己発振したクロッ
クを出力することとしたので、フェージングが発生した
ときでも自然界ノイズの全くランダムな周波数が計数さ
れることを防止でき、発振周波数の正確な制御が行え
る。また、入力した中間周波数信号をコンパレータで波
形整形するため、ディジタル回路の誤動作を防止でき
る。
【００１３】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１は本発明の一実施例を示すブロック図であり、
図において、図３と同一符号は同一又は相当部分を示
し、２６は中間周波数保護回路を示す。この中間周波数
保護回路２６は、コンパレータとクロック発振器と論理
回路とで構成されており、入力した中間周波数信号をコ
ンパレータで波形整形すると共に、受信信号の弱電界時
を検出する。そして、通常は中間周波数に同期したクロ
ックを出力し、弱電界時のみ自己発振させたクロックを
出力するように動作する。
る。図１は本発明の一実施例を示すブロック図であり、
図において、図３と同一符号は同一又は相当部分を示
し、２６は中間周波数保護回路を示す。この中間周波数
保護回路２６は、コンパレータとクロック発振器と論理
回路とで構成されており、入力した中間周波数信号をコ
ンパレータで波形整形すると共に、受信信号の弱電界時
を検出する。そして、通常は中間周波数に同期したクロ
ックを出力し、弱電界時のみ自己発振させたクロックを
出力するように動作する。
【００１４】図２は、上述の中間周波数保護回路２６の
動作を説明するための波形図であり、受信入力レベルが
感度付近の小さいときに、入力レベルが時間的に落ち込
むフェージングが発生すると、入力レベルが落ち込んで
いるときの増幅器４の出力は、図（Ａ）に示すようにレ
ベルが落ち、且つ、自然界ノイズの全くランダムな周波
数となる。この信号をヒステリシスを持ったコンパレー
タによって波形整形すると、その出力は図（Ｂ）の様に
なり、フェージング時の全くランダムな周波数が取り除
かれ、フェージング時はＬレベル（またはＨレベル）に
固定される。
動作を説明するための波形図であり、受信入力レベルが
感度付近の小さいときに、入力レベルが時間的に落ち込
むフェージングが発生すると、入力レベルが落ち込んで
いるときの増幅器４の出力は、図（Ａ）に示すようにレ
ベルが落ち、且つ、自然界ノイズの全くランダムな周波
数となる。この信号をヒステリシスを持ったコンパレー
タによって波形整形すると、その出力は図（Ｂ）の様に
なり、フェージング時の全くランダムな周波数が取り除
かれ、フェージング時はＬレベル（またはＨレベル）に
固定される。
【００１５】中間周波数保護回路２６内の論理回路は、
図（Ｃ）に示すように、通常はクロック発振器からのク
ロックパルスをコンパレータの出力の立上りに同期させ
て出力し、コンパレータの出力の立上りが一定時間内に
来ない場合、中間周波数に近い周波数で発振させている
クロック発振器のクロックパルスを出力し、フェージン
グ時のパルス抜けを防止する。この中間周波数保護回路
２６からの出力がカウンタ２１に入力され、カウンタ２
１はこの出力を計数するため、フェージング時の全くラ
ンダムな周波数が計数される様な事態を防止でき、フェ
ージングによる影響を排除し、ＶＣ−ＴＣＸＯ２５の発
振周波数をより正確に制御することができる。また、回
路構成は簡単なものであり、移動局に適した構成である
ため、移動局の小型化、簡素化を実現できる。さらに、
増幅器４の出力はコンパレータで矩形波に波形整形され
るため、この信号をデジタル回路に入力しても誤動作を
生じることがなくなる。
図（Ｃ）に示すように、通常はクロック発振器からのク
ロックパルスをコンパレータの出力の立上りに同期させ
て出力し、コンパレータの出力の立上りが一定時間内に
来ない場合、中間周波数に近い周波数で発振させている
クロック発振器のクロックパルスを出力し、フェージン
グ時のパルス抜けを防止する。この中間周波数保護回路
２６からの出力がカウンタ２１に入力され、カウンタ２
１はこの出力を計数するため、フェージング時の全くラ
ンダムな周波数が計数される様な事態を防止でき、フェ
ージングによる影響を排除し、ＶＣ−ＴＣＸＯ２５の発
振周波数をより正確に制御することができる。また、回
路構成は簡単なものであり、移動局に適した構成である
ため、移動局の小型化、簡素化を実現できる。さらに、
増幅器４の出力はコンパレータで矩形波に波形整形され
るため、この信号をデジタル回路に入力しても誤動作を
生じることがなくなる。
【００１６】
【発明の効果】本発明は以上説明したように、入力レベ
ルが時間的に落ち込むフェージング時にコンパレータで
これを検出し、クロック発振器で自己発振させることと
したので、フェージングが発生したときでも自然界ノイ
ズの全くランダムな周波数が計数されてしまう事態を防
止でき、発振周波数の正確な制御が行える。また、入力
した中間周波数信号をコンパレータで波形整形するた
め、ディジタル回路の誤動作を防止できる等の効果があ
る。
ルが時間的に落ち込むフェージング時にコンパレータで
これを検出し、クロック発振器で自己発振させることと
したので、フェージングが発生したときでも自然界ノイ
ズの全くランダムな周波数が計数されてしまう事態を防
止でき、発振周波数の正確な制御が行える。また、入力
した中間周波数信号をコンパレータで波形整形するた
め、ディジタル回路の誤動作を防止できる等の効果があ
る。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１に示す保護回路の動作を示す波形図であ
る。
る。
【図３】従来のＡＦＣ回路を示すブロック図である。
２０ ＡＦＣ回路 ２１ カウンタ ２２ 演算部 ２３ ＲＯＭ ２４ Ｄ／Ａコンバータ ２５ ＶＣ−ＴＣＸＯ ２６ 中間周波数保護回路
Claims (1)
- 【請求項１】 ディジタル通信の移動局に用いられ、受
信周波数に追従させて中間周波数を安定化させるため中
間周波数を入力し局部発振器を制御するフィードバック
制御回路に組み込まれ、 カウンタと演算部と電圧制御発振器とを有し、 カウンタで中間周波数を計数し、この計数値を基に演算
部で順次演算処理を行い、演算値を更新しながら電圧制
御発振器を制御するＡＦＣ(automatic frequency contr
ol）回路において、 コンパレータとクロック発振器と論理回路とで構成さ
れ、入力した中間周波数信号を波形整形すると共に受信
信号の弱電界時を検出し、通常は中間周波数に同期した
クロックを出力し、弱電界時のみ自己発振したクロック
を出力する中間周波数保護回路、 この中間周波数保護回路の出力をカウンタで計数し、こ
の計数値を基に演算部で順次演算処理を行い演算値を更
新しながら電圧制御発振器を制御する手段、 を備えたＡＦＣ回路。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18740892A JP2767518B2 (ja) | 1992-06-23 | 1992-06-23 | Ａｆｃ回路 |
| CA002098660A CA2098660C (en) | 1992-06-23 | 1993-06-17 | Automatic frequency control circuit |
| US08/080,407 US5513388A (en) | 1992-06-23 | 1993-06-18 | Automatic frequency control circuit |
| AU41408/93A AU659018B2 (en) | 1992-06-23 | 1993-06-21 | Automatic frequency control circuit |
| EP95104800A EP0662754A1 (en) | 1992-06-23 | 1993-06-23 | Automatic frequency control circuit |
| EP93304891A EP0580294B1 (en) | 1992-06-23 | 1993-06-23 | Automatic frequency control circuit |
| DE69317825T DE69317825T2 (de) | 1992-06-23 | 1993-06-23 | Selbstätige Frequenzregelungsschaltung |
| EP95104801A EP0663725A1 (en) | 1992-06-23 | 1993-06-23 | Automatic frequency control circuit |
| AU13454/95A AU671570B2 (en) | 1992-06-23 | 1995-02-23 | Automatic frequency control circuit |
| AU13453/95A AU670896B2 (en) | 1992-06-23 | 1995-02-23 | Automatic frequency control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18740892A JP2767518B2 (ja) | 1992-06-23 | 1992-06-23 | Ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066178A true JPH066178A (ja) | 1994-01-14 |
| JP2767518B2 JP2767518B2 (ja) | 1998-06-18 |
Family
ID=16205515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18740892A Expired - Lifetime JP2767518B2 (ja) | 1992-06-23 | 1992-06-23 | Ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2767518B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165618A (ja) * | 1984-09-07 | 1986-04-04 | Nec Corp | 自動周波数制御回路 |
| JPS6326020A (ja) * | 1986-07-18 | 1988-02-03 | Nippon Telegr & Teleph Corp <Ntt> | 周波数測定機能を有する受信装置 |
| JPS6423467A (en) * | 1987-07-17 | 1989-01-26 | Canon Kk | Pll circuit for information reproducing device |
| JPH01128624A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 周波数安定化機能を有する移動無線機 |
| JPH0413280A (ja) * | 1990-05-02 | 1992-01-17 | Olympus Optical Co Ltd | 記録情報再生用フェーズドロックループ回路 |
-
1992
- 1992-06-23 JP JP18740892A patent/JP2767518B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165618A (ja) * | 1984-09-07 | 1986-04-04 | Nec Corp | 自動周波数制御回路 |
| JPS6326020A (ja) * | 1986-07-18 | 1988-02-03 | Nippon Telegr & Teleph Corp <Ntt> | 周波数測定機能を有する受信装置 |
| JPS6423467A (en) * | 1987-07-17 | 1989-01-26 | Canon Kk | Pll circuit for information reproducing device |
| JPH01128624A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 周波数安定化機能を有する移動無線機 |
| JPH0413280A (ja) * | 1990-05-02 | 1992-01-17 | Olympus Optical Co Ltd | 記録情報再生用フェーズドロックループ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2767518B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932072A (en) | Mobile station equipment for a mobile radio telephone system | |
| AU671570B2 (en) | Automatic frequency control circuit | |
| JPH08288796A (ja) | 周波数自動制御回路 | |
| KR960004316B1 (ko) | 무선신호 수신용 무선수신기 | |
| US7046968B2 (en) | Frequency correcting method for cellular phone terminal | |
| JP2506027B2 (ja) | Ａｆｃ回路 | |
| JP2001285033A (ja) | シンセサイザ受信機 | |
| JPH066178A (ja) | Ａｆｃ回路 | |
| JPH07297779A (ja) | 自動周波数制御機能を備えたディジタル無線機 | |
| JP3898839B2 (ja) | 送信機 | |
| JP3042429B2 (ja) | 周波数自動制御回路 | |
| JP2540093B2 (ja) | Ａｆｃ回路 | |
| JP2710930B2 (ja) | ダブルスーパーヘテロダイン方式無線機 | |
| US20060217077A1 (en) | Radio frequency device with null or quasi-null intermediate frequency minimizing interfering frequency modulation applied to an integrated local oscillator | |
| JP2752850B2 (ja) | 受信機 | |
| JPH09326752A (ja) | 移動体通信端末装置 | |
| JP3343997B2 (ja) | Ｍｓｋ変調波の復調回路 | |
| JPH11122135A (ja) | 受信機 | |
| JPH10178599A (ja) | ディジタル衛星放送受信機 | |
| JPS5813638Y2 (ja) | 短波帯の受信を容易にしたｐｌｌ周波数シンセサイザ受信機 | |
| JPH08102689A (ja) | クロック発振回路を備えた受信機 | |
| JPH03284016A (ja) | 衛星放送受信機のａｆｃ回路 | |
| JPH0654013A (ja) | 受信機の周波数変換回路 | |
| JPH08102690A (ja) | クロック発振回路を備えた受信機 | |
| JPH1051341A (ja) | ラジオ受信回路 |