JPH0413280A - 記録情報再生用フェーズドロックループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、情報記録媒体から情報を再生するための再
生クロックを作成する情報記録再生用フェーズドロック
ループ回路に関する。

［従来の技術］ 一般に、デジタル記録情報を再生する場合、再生信号か
らデータ再生のために、再生クロックと称されるクロッ
クを作成する必要がある。上記再生クロックは、一般に
再生信号を二値化した信号（検出信号）に基き、フェー
ズドロックループ（以下ＰＬＬと略記する）回路を用い
て作成される。

第１１図は、−船釣なＰＬＬ回路のブロック図を示した
ものである。このＰＬＬ回路は、位相比較器１、ローパ
スフィルタ（以下ＬＰＦと記す）２及び電圧制御発振器
（以下ＶＣＯと記す）３の直列回路を有し、ＶＣＯ３の
出力が上記位相比較器１にフィードバックされている構
成となっている。位相比較器１は、図示されない情報記
録媒体からの再生信号を二値化した検出信号と、ＶＣＯ
Ｂの出力とを比較して、その位相差を電圧として出力す
るものである。また、ＬＰＦ２は、上記位相比較器１の
出力のうち、低周波成分のみを通過させてＶＣＯＢに供
給するものである。更に、ＶＣＯＢは、このＬＰＦ２の
出力電圧に応じた周波数の出力信号を、再生クロックと
して発生するようになっている。

このように、ＰＬＬ回路はＶＣＯＢの出力信号を位相比
較器１にフィードバックし、その出力周波数及び位相が
常にＰＬＬ回路の入力である検出信号の周波数及び位相
と一致するように、位相差を検出してフィードバックす
る構成となっている。

一般に、ＰＬＬ回路の一巡伝達関数の利得またはカット
オフ周波数を高くすると、ＰＬＬの感度は高くなり、検
出信号の周波数及び位相の変動に対して追従しやすくな
る。例えば、情報記録媒体の移動速度にジッタが多く存
在し、検出信号の周波数及び位相が大きく移動しても、
その変動に追従することができる。その反面、ＰＬＬの
感度が高いと、例えば情報記録媒体上の傷、ごみ等の欠
陥により、再生信号が欠落したときに同期外れを起こし
やすいものとなる。

第１２図は、再生信号の欠落によるＰＬＬの同期外れを
低減するようになされた従来のＰＬＬ回路のブロック図
である。尚、同図に於いて第１１図と同一部分には同一
の参照番号を付しである。

第１２図のように構成されたＰＬＬ回路に於いては、前
述した第１１図の回路に、再生信号が欠落したことを検
出してデータ欠落信号Ｓ１を発生する再生信号欠落検出
回路４と、ＬＰＦ２とＶＣＯＢ間に接続されるもので、
通常はＬＰＦ２の出力をそのままＶＣＯＢに出力して、
上記データ欠落信号Ｓ１が発生されたときにＬＰＦ２の
出力をサンプルホールドするサンプルホールド部５が追
加された構成となっている。つまり、サンプルホールド
部５によって、再生信号の欠落に対してＰＬＬ回路を追
従させないようにしている。

更に、第１３図は別の従来例を示したもので、第１２図
のＰＬＬ回路の再生信号欠落検出回路４とサンプルホー
ルド部５の間に、サンプルホールド信号生成部５Ａを接
続した構成となっている。

すなわち、サンプルホールド信号生成部５人には、再生
信号欠落検出回路４、ＬＰＦ２及びサンプルホールド部
５からの各出力が供給され、サンプルホールド信号生成
部５Ａからはサンプルホールド信号がサンプルホールド
部５に出力される。この他の構成は第１２図の回路構成
と同様である。

第１３図のＰＬＬ回路に於いては、データ欠落信号Ｓ１
が、再生信号欠落検出回路４から供給されたとき、ＶＣ
ＯＢの人力にそのまま印加されていたＬＰＦ２の出力が
サンプルホールド部５によってサンプルホールドされ、
ＶＣＯＢに印加される。これによって、ＶＣＯＢの出力
、すなわち再生クロックの周波数及び位相が保持され、
欠落による同期外れが起きないようにしている。そして
、信号の欠落部分が解除された時点に於いて、更にＬＰ
Ｆ２の出力がサンプルホールド部５の出力から決められ
るある範囲内に入った時に、サンプルホールド部５のホ
ールド動作を解除するようにしたので、信号の欠落時と
復帰時とでＶＣＯＢの入力に大きな変化はす＜、同期外
れを防止でき、再びＰＬＬのロック動作を容易に行うこ
とができるようにしているものである。尚、これらのＰ
ＬＬ回路は特開昭６４−２３４６１３号公報及び特開昭
６４−２３４６７号公報等に参照される。

［発明が解決しようとする課題］ ところで、従来の再生信号欠落検出回路４は、信号が欠
落した直後の周波数或いは位相の状態をサンプルホール
ドするためのデータ欠落信号Ｓ１を出力している。つま
り、このデータ欠落信号Ｓ１を出力している時点では、
すでに欠落が起きている状態となっているため、周波数
或いは位相の値かずれた値となっている可能性かある。

したがって、サンプルホールドした値を基準として使用
すると、欠落部分を解除したとき、誤った周波数或いは
位相からＰＬＬ動作が始まってしまうため、同期するま
でに不要な時間を費したり、同期外れを起こすという問
題があった。

この発明は上記のような点に鑑みてなされたもので、再
生信号の欠落部分を解除したときに、ＰＬＬの同期外れ
を極めて減少させることの可能な記録情報再生用ＰＬＬ
回路を提供することを目的とする。

［課題を解決するための手段］ すなわちこの発明は、情報記録媒体に記録されている情
報を再生するための再生クロックを発生する電圧制御発
振手段と、この電圧制御発振手段の出力と再生された情
報信号とを位相比較する位相比較手段と、この位相比較
手段の出力の低周波成分を取出して上記電圧制御発振手
段に印加するローパスフィルタ手段とから成るフェーズ
ドロックループ回路に於いて、上記ローパスフィルタ手
段の出力をサンプルホールドするサンプルホールド手段
と、上記再生された情報信号の欠落が生じたときに上記
ローパスフィルタ手段の出力を上記サンプルホールド手
段の出力に切換える切換え手段とを具備することを特徴
とする。

［作用コ この発明による記録情報再生用フェーズドロックループ
（Ｐ　Ｌ　Ｌ）回路は、情報記録媒体からの再生信号が
欠落したときに、その再生信号か欠落した直後ではなく
、上記再生信号が欠落する直前の安定した状態での再生
クロックの周波数及び位相をサンプルホールドする。そ
して、再生信号欠落検出回路からのデータ欠落信号が生
じたときに、ローパスフィルタからの直接の出力を、サ
ンプルホールド部でサンプルホールドされた出力に、切
換え回路が適宜切換える。これにより、上記再生信号か
復帰した後の同期を容易に行うことかできる。

［実施例］ 以下、図面を参照してこの発明の詳細な説明する。

第１図はこの発明による情報記録再生用ＰＬＬ回路の概
略を示すブロック図で、第１１図乃至第１３図と同一部
分には同一の番号を付すものとする。

情報記録媒体（例えば、光磁気ディスク）から再生され
た情報信号は、例えば光磁気再生装置の場合は、反射光
を検出する光検出器の出力をプリアンプで増幅し、波形
等化回路、ＡＧＣ回路などの処理と共に二値化手段で二
値化信号に変換される。位相比較器１には二値化信号が
供給されるようになっており、この位相比較器１の出力
がＬＰＦ２に供給される。そして、ＬＰＦ２の出力電圧
はサンプルホールド部５と、後述する切換え回路６に出
力される。上記サンプルホールド部５には、再生信号が
欠落したことを検出する再生信号欠落回路４からデータ
欠落信号−８１が出力される。上記切換え回路６には、
ＬＰＦ２、再生信号欠落回路４、及びサンプルホールド
部５の各出力が供給される。更に、ＶＣＯ３は上記切換
え回路６の出力を受けて、制御した電圧を外部及び上記
位相比較器１に出力する。

第２図は、上記再生信号欠落検出回路４の詳細な回路構
成図を示したものである。

再生信号欠落検出回路４に入力されるもので上記プリア
ンプの出力であるＲＦ倍信号、整流回路４１、抵抗４２
を介してコンパレータ４８の負端子に入力サレる。また
、このコンパレータ４３の負端子は、コンデンサ４４を
介して接地される。一方、コンパレータ４３の正端子は
、抵抗４５を介して＋５ｖ電源と接続すると共に、抵抗
４６を介して接地される。

そして、コンパレータの出力端は、例えば４，７にΩの
抵抗４７を介して＋５ＶＷ源と接続しており、ここから
サンプルホールド部５及び切換え回路６にデータ欠落信
号を出力するようになっている。

ここで、第３図（ａ）〜（ｄ）に示される各波形のタイ
ミングチャートを参照して、再生信号欠落検出回路４の
動作を説明する。

第３図（ａ）に示されるＲＦ倍信号、整流回路４１で整
流された後（第３図（ｂ）参照）、抵抗４２とコンデン
サ４４から成る積分回路で積分される。

これにより、上記ＲＦ倍信号、第３図（Ｃ）に実線で示
されるようなＲＦ倍信号エンベロープをとって、コンパ
レータ４３の負端子に入力される。そして、このコンパ
レータ４３にて、抵抗４５及び４６の分圧であり、第３
図（ｃ）に点線で示される所定の電位と比較される。い
ま、コンパレータ４３の負端子に入力された電位が正端
子の電位より下がったとする（時間ｔ１〜ｔ２）。する
と、ＲＦ倍信号欠落したことを表すデータ欠落信号Ｓ１
が、サンプルホールド部５及び切換え回路６に出力され
るようになっている（第３図（ｄ）参照）。

第４図は、上記サンプルホールド部５の概略構成例を示
す。ＬＰＦ２の出力電圧ＶＩＮは、この電圧Ｖ１Ｎをオ
ン／オフ制御するスイッチ５０、抵抗５１を介してオペ
アンプ５２の一方の入力端子に供給される。スイッチ５
０は、このスイッチ５０がオンになったときに充電され
るべくコンデンサ５３に接続すると共に、上記オペアン
プ５２の他方の入力端子に接続される。オペアンプ５２
の出力は、上記一方の入力端子に供給されると共に、切
換え回路６に出力される。また、上記スイッチ５０の開
閉制御するスイッチ制御信号Ｓ２は、その装置の立上が
り時に初期設定を行うためのリセット信号とクロックが
、それぞれリセット発生回路５４及び発振器５５から供
給され、フリップフロップ５６゜、５Ｂ□、５６゜によ
って構成された周期的なシフトレジスタ５８によって作
成される。この場合、シフトレジスタ５６は３段のフリ
ップフロップから成っているが、これに限らず何段のフ
リップフロップを使用してもよい。

次に、第５図（ａ）〜（ｅ）に示される各波形のタイミ
ングチャートを参照して、サンプルホールド回路６の動
作を説明する。

第５図（ａ）及び（ｂ）に示されるようなリセット信号
とクロックが供給されたシフトレジスタ５６から、時間
ｔｌｌ〜ｔ１□に於いてサンプル期間としてスイッチ制
御信号Ｓ２が出力される（第５図（ｃ）参照）　すると
、このスイッチ制御信号Ｓ２を受けて、スイッチ５０が
制御され、ＬＰＦ２の出力電圧ＶＩＮがコンデンサ５３
に充電される。

そして、時間ｔ１２にてスイッチ制御信号Ｓ２がオフに
され、スイッチ５０がオフにされると、上記サンプル期
間にコンデンサ５３に保持された電圧が出力される。す
ると、実際にはホールド期間ｔ＋２〜ｔ＋３で電圧ＶＩ
Ｎか変化しても（第５図（ｄ）参照）、サンプルホール
ド回路５の出力としては、サンプル期間の出力が出力さ
れ、変化しないことがわかる（第５図（ｅ）参照）。

第６図は、ＬＰＦ２とサンプルホールド部５の出力を再
生信号欠落検出回路４の出力であるデータ欠落信号Ｓ１
によって切換える切換え回路６の構成を示す回路図であ
る。

上記ＬＰＦ２の出力とサンプルホールド部５の出力は、
それぞれアナログスイッチ６１を経てＶＣＯ３に供給さ
れるようになっている。上記アナログスイッチ６Ｉは、
再生信号欠落検出回路４の出力であるデータ欠落信号Ｓ
１によって制御される。この場合、ＬＰＦ２の出力側に
は上記データ欠落信号Ｓ１がそのまま供給され、サンプ
ルホールド回路５の出力側はインバータ６２を介して反
転された信号が供給される。このデータ欠落信号Ｓ１の
正負の状態により、ＬＰＦ２とサンプルホールド部５の
出力が適宜切換えられて、ＶＣＯ３に出力されるように
なっている。

第７図は、第１図に示された情報記録再生用ＰＬＬ回路
に於いて、サンプルホールド部５を、より詳細なブロッ
ク図で示したものである。尚、第７図に於いて第１図と
同一の部分には同一の番号を付して、その説明は省略す
るものとする。

第７図に於いて、再生信号欠落検出回路４の出力である
データ欠落信号Ｓ１は、切換え回路６に供給されると共
に、インバータ７を介してサンプルホールドを行うため
のゲート信号としてシフトレジスタ５６に供給される。

このシフトレジスタ５６からは、サンプルホールド回路
５７及び５８にそれぞれＤ−フリップフロップ５６．及
び５６３の各Ｑ信号が、出力１及び出力２として出力さ
れる。サンプルホールド回路５７及び５８には、ＬＰＦ
２の出力も供給されている。識別回路５９は、データ欠
落信号Ｓ１に応じて、サンプルホールド回路５７及び５
８の出力の何れかを、出力Ｓ３として切換え回路６に供
給するためのものである。

上記識別回路５９は、第８図に示されるようなブロック
構成から成っている。すなわち、フリップフロップ８及
び９には、サンプルホールド回路５７及び５８の出力と
共にデータ欠落信号Ｓ１が入力される。そして、フリッ
プフロップ８及び９のそれぞれのＱ出力とデータ欠落信
号Ｓ１が、アンドゲート１０及び１１に入力される。そ
して、アンドゲート１０及び１１の出力によってスイッ
チ１２及び１３をオン／オフし、これによりサンプルホ
ールド回路５７及び５８の出力を切換え回路６に供給す
るか否かが選択される。

このような歳別口路５９によると、サンプルホールド回
路５７及び５８の一方からの出力を受けて、切換え回路
６に出力Ｓ３が供給されるようになっている。例えば、
データ欠落信号Ｓ１が「ハイ」の状態になったときに、
サンプルホールド回路５７及び５８の制御入力レベル、
すなわちシフトレジスタ５Ｂの出力１及び出力２を監視
し、ここでレベルが「ロー」であった方のサンプルホー
ルド回路の出力を、出力Ｓ３とする。これによって、デ
ータ欠落信号Ｓ１が「ハイ」の状態になったときに、ホ
ールド期間側のサンプルホールド回路を使用すれば、安
定した方が出力されることになる。

次に、第９図（ａ）〜（ｉ）を参照して、二の発明の記
録情報再生用フェーズドロックループ回路の全体的な動
作を説明する。

第９図（ａ）及び（ｂ）に示されるように、ＲＦ倍信号
び二値化信号が供給されてＰＬＬ回路が動作すると、Ｌ
ＰＦ２の出力は第９図（ｃ）の時間ｔ２１以降に示され
るような状態になる。この状態のときは、サンプルホー
ルド回路５７及び５８の入力は、シフトレジスタ５６の
出力１、出力２によって、第９図（ｆ）及び（ｇ）に示
されるように、それぞれホールド、リセットを繰返して
いる。この場合、第９図（ｄ）のデータ欠落信号Ｓ１を
反転したＳｌ（第９図（ｅ）参照）を、シフトレジスタ
５Ｂのリセット信号として使用している。尚、この場合
もリセット発生回路５４の出力は、リセット信号として
使用されている。

ここで、時間ｔ２２〜ｔ２３に於いて、再生信号（ＲＦ
倍信号に欠落が生じたとする。すると、第９図（ｄ）に
示されるように、データ欠落信号Ｓ１が「ロー」から「
ハイ」状態に変わって、欠落が生じたことを表す。この
データ欠落信号Ｓ１により、サンプルホールド回路５８
の出力が、鷹別回路５９を介して出力Ｓ３として切換え
回路６に出力される（第９図（ｈ）参照）。

切換え回路６は、上記出力Ｓ３を、ＬＰＦ２の出力とし
てＶＣＯ３に供給する。ここで、サンプルホールド回路
５７及び５８は、シフトレジスタ５６により、常に現在
の状態よりも前（例えばα時間前１、）の状態を取込ん
でいる。すなわち、データ欠落信号Ｓ１が、「ロー」か
ら「ハイ」状態に変わった時点（時間ｔ２□）で、サン
プルホールド５８はα時間だけ前の状態を取込んでいる
ことになる。

このことは、サンプルホールド回路５７のスイッチタイ
ミングと同期してデータ欠落信号Ｓ１が変化すると考え
れば、更に明らかにされる。したがって、切換え回路６
の出力は、上記欠落が生じた時間ｔ２□〜ｔ２３に於い
ても、安定したレベルで出力される（第９図（ｉ）参照
）。

ところで、上述した実施例では、第４図のシフトレジス
タ５６の出力Ｓ２を、３段目のＱ出力としている。しか
しながら、シフトレジスタ５６の出力として、１段目と
３段目のＱ出力としなくとも、例えば３段目のＱ及びＱ
出力としてもよい。すなわち、第７図のサンプルホール
ド回路５７及び５８の入力信号か、第１０図（ａ）及び
（ｂ）に示されるように、互いに反転した信号となるの
であれば、１クロック分前の状態をサンプルホールドす
るため、上述した実施例と同様の効果を得ることができ
る。

更に、上述した実施例では、サンプルホールド部５かサ
ンプルホールド回路５７及び５８の２つのサンプルホー
ルド回路を有したものとしたか、これに限られるもので
はない。例えばサンプルホールド回路を１つにして、サ
ンプル期間を短くし、ホールド期間を長くした状態のも
のとしてもよい。

この場合、第７図の実施例の回路に比べて、回路構成を
より簡略化することかできる。

このように、再生信号に欠落か生じても、ＰＬＬ回路の
ＬＰＦ出力は、欠落直後の不安定な状態を保持すること
無し安定状態のときのＬＰＦの出力をホールドすること
ができるため、上記欠落に対して安定したＰＬＬ動作を
行うことができる。

［発明の効果］ 以上のようにこの発明によれば、サンプルホールドした
値を基準として使用しても、欠落部分を解除したとき、
誤った周波数或いは位相からＰＬＬ動作が始まってしま
うことがなく、同期するまでに不要な時間を費したり、
同期外れを起こすという問題を極めて減少させることの
可能な記録情報再生用ＰＬＬ回路を提供することができ
る。

また、データ欠落信号が再生信号欠落検出手段で生じる
直前の上記ローパスフィルタ手段の出力を所定時間ホー
ルドすることにより、再生信号に欠落が生じても、ＰＬ
Ｌ回路のＬＰＦ出力は、欠落直後の不安定な状態ではな
く、安定状態のときのＬＰＦの出力をホールドすること
ができ、上記欠落に対して安定したＰＬＬ動作を行うこ
とができる。

【図面の簡単な説明】

第１図はこの発明による記録情報再生用ＰＬＬ回路の実
施例で、情報記録再生用ＰＬＬ回路の概略を示すブロッ
ク図、第２図は第１図の再生信号欠落検出回路の詳細な
回路構成図、第３図（ａ）〜（ｄ）は第２図の再生信号
欠落検出回路４の各出力波形を示すタイミングチャート
、第４図は第１図のサンプルホールド部の概略的な回路
構成図、第５図（ａ）〜（ｅ）は第４図のサンプルホー
ルド部の各出力波形を示すタイミングチャート、第６図
は第１図の切換え回路の構成を示す回路図、第７図は第
１図のサンプルホールド部をより詳細なブロック図で示
した情報記録再生用ＰＬＬ回路の概略を示すブロック図
、第８図は第７図の歳別回路のブロック構成図、第９図
（ａ）〜（ｉ）は第７図の記録情報再生用ＰＬＬ回路の
各波形を示すタイミングチャート、第１０図（ａ）及び
（ｂ）は第７図のサンプルホールド回路の異なる入力例
の波形を示すタイミングチャート、第１１図乃至第１３
図は何れも従来のＰＬＬ回路のブロック図である。 １・・・位相比較器、２・・・ローパスフィルタ（ＬＰ
Ｆ）　　３・・・電圧制御発振器（ＶＣＯ）、４・・・
再生信号欠落検出回路、５・・・サンプルホールド部、
６・・・切換え回路、５Ｂ・・・シフトレジスタ、５７
．５８・・サンプルホールド回路、５９・・識別回路。 第１図

Claims (1)

1. 【特許請求の範囲】 情報記録媒体に記録されている情報を再生するための再
   生クロックを発生する電圧制御発振手段と、この電圧制
   御発振手段の出力と再生された情報信号とを位相比較す
   る位相比較手段と、この位相比較手段の出力の低周波成
   分を取出して上記電圧制御発振手段に印加するローパス
   フィルタ手段とから成るフェーズドロックループ回路に
   於いて、上記ローパスフィルタ手段の出力をサンプルホ
   ールドするサンプルホールド手段と、 上記再生された情報信号の欠落が生じたときに上記ロー
   パスフィルタ手段の出力を上記サンプルホールド手段の
   出力に切換える切換え手段とを具備することを特徴とす
   る記録情報再生用フェーズドロックループ回路。