JPH0664450B2 - 表示制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像表示装置に関し、特に大きな仮想画面から
小さな画面を切り出して表示信号を生成する表示制御装
置に関する。

〔従来の技術〕

ラスタ走査型陰極線ブラウン管（以下、CRTという）を
表示機器として使用し、メモリ（例えばダイナミックメ
モリを用いたリフレッシュメモリ）に格納された文章
（テキスト）、図形、画像等の情報を表示する機能は、
画像処理装置の重要な機能の１つである。

従来、この種の表示制御装置では、テキスト、図形、画
像などの画面上に表示すべき情報をリフレッシュメモリ
に格納しておき、それをCRTの走査タイミングに同期し
て順次読み出して映像信号に変換しCRTに供給すること
により表示する方法が採られており、この方法ではCRT
画面上を多数の小区画に規則的に分割し各々の小区画に
文字または図形素片を対応させ、その位置とリフレッシ
ュメモリのアドレスとを対応付け、連続したアドレスの
表示情報を読み出して文字や図形素片の連なりによって
テキストまたは静止画面を表現している。

最近ではCRTの分解能で表現できる画面より大きい仮想
画面から小さい画面を切り出してCRT上に表示する機能
がワードプロセッサやワークステーションなどビジネス
用機器の分野で望まれている。

第４図に従来の表示システムの構成図を示して、仮想画
面の表示制御について説明する。第４図の装置は、シウ
テム全体の動作を中央処理装置41で制御し、主記憶42に
中央処理装置41が実行するプログラムや処理データを記
憶させ、周辺制御装置43を経由してキーボード44や外部
記憶のディスク45にインタフェースし、表示制御装置47
を介して表示メモリ48の表示データを操作して所望のCR
T表示し、各種の処理機能を実現している。表示制御装
置47は、自身の内部で発生する表示タイミングに同期し
て表示メモリ48をアドレス指定し、読み出した表示デー
タを映像信号発生回路49で並列一直列変換して直列映像
信号を発生してCRT50に供給している。ここで、中央処
理装置41は、CRT表示を変化させる時に、表示制御装置4
7に描画や編集のコマンドを与え表示メモリ48の記憶デ
ータを書き終え、または表示動作の指定パラメータを変
えるコマンドを与える。

従来の装置で仮想画面の表示をする時には、第５図に示
すアドレス割り付けで表示メモリ48に表示データを格納
する。表示メモリ48には中央処理装置41が取り扱う仮想
画面とCRT50に表示される実画面の２画面分の表示デー
タの格納領域があり、その画面の大きさに応じたアドレ
スピッチで表示情報が格納される。つまり、表示メモリ
の１アドレスは表示の１小区画に対応し、仮想画面の水
平方向の表示区画数ｎに対応して仮想画面の記憶開始ア
ドレス（VDA）から連続したｎ個のアドレスに第１水平
ライン分の表示データを格納し、続くアドレス（VAD＋
ｎ）からｎ個のアドレス単位で以降の水平ラインのデー
タを格納し、同様に、実画面の記憶開始アドレス（RD
A）からその水平方向の表示区画数（第５図の例では５
個）のアドレス単位で各水平ラインの表示データを格納
する。

表示制御装置47は、垂直同期など画面の表示開始タイミ
ングで表示メモリの指定アドレスを実画面の表示開始ア
ドレス（RDA）に設定し、有効表示タイミングのときに
表示メモリの指定アドレスを順次更新しながら表示デー
タを読み出す。第５図の例では第１水平走査を終えた水
平帰線タイミングで指定アドレスは（RDA＋５）とな
り、次の水平走査ではそのアドレスを左端の表示区画と
して表示データが読み出される。このようにCRTの表示
単位で区切られたメモリから読み出される為、大きな仮
想画面の一部を切り出して表示したい時には、中央処理
装置41のプログラムで表示制御装置47に表示メモリ48の
仮想画面領域でのアドレスを指定して実画面領域に表示
データを複写させるコマンドを発行していた。

〔発明が解決しようとする問題点〕

前述の仮想画面の表示では、例えばスクロールなどCRT
の画面を移動させるとき表示制御装置47に表示データ転
送のコマンドを発行し、仮想画面の表示内容を変化させ
たときにも実画面の表示を一致させるために表示データ
を転送させるコマンドを発行するといった、煩わしい処
理装置41に実行させる必要があった。また、表示メモリ
に仮想画面と実画面の２個の記憶領域を設けているため
大容量のメモリが必要とされ、余分なメモリを使用しな
い表示方法が望まれていた。さらに、画面の移動は表示
メモリ48内のデータ転送で行なわれており、メモリのデ
ータ転送に時間がかかりCRT表示が変化する応答時間が
遅くなり、徐徐に表示位置を移動させるスムーズスクロ
ールではデータ転送が頻発して実用的でなかった。

このような、仮想画面の操作性と経済性を改善し、表示
性能を向上させることを本発明は目的にしており、リア
ルタイムで大きな仮想画面の１部を切り出してCRT表示
に出力する手段を提供するものである。

〔問題点を解決するための手段〕

本発明は、表示制御装置が表示タイミング（特に水平走
査）に同期して表示メモリの指定アドレスを仮想画面の
ピッチで変えることによって、先に述べた仮想画面の表
示メモリの格納形式から直接表示データを読み出しCRT
への表示信号を生成出来ることに鑑がみなされたもの
で、表示制御装置内部の制御プロセッサに命令語のアド
レスを指定する複数のプログラムカウンタと命令の実行
結果の状態を記憶する複数の状態レジスタと前記プログ
ラムカウンタと状態レジスタから１組を選択する手段を
持ち、表示タイミング制御部が発生する水平走査タイミ
ングに同期してプログラムカウンタとステータスレジス
タの選択を切り換え、切り換えられたプログラムカウン
タにより読み出されたプログラムの実行により、表示メ
モリのアドレスを指定する表示アドレス指定部の表示ア
ドレス指定情報に仮想表示領域に対応する情報を演算処
理して表示メモリアドレスを更新することを特徴とす
る。

〔実施例〕

第１図は本発明の一実施例の表示制御装置のブロック構
成図である。図中点線で示される表示制御装置１に従来
と同様な表示メモリ２、映像信号発生回路３とCRT4が接
続されて表示システムが構成されている。

表示制御装置１には、表示タイミングを発生する表示タ
イミング制御部と、表示メモリのアドレス、データを制
御する表示メモリ制御部と、システムの中央処理装置か
らのコマンドを受けて表示メモリの表示情報を処理した
り表示タイミングやメモリの制御部を操作する制御プロ
セッサ部がある。なお、システムの中央処理装置との間
でコマンドやデータを受け渡す部分も有るが従来と同様
であるので省略している。

制御プロセッサ部は、実行するプログラムの番地を指定
する２個のプログラムカウンタ11,12と、プログラムの
動作状態を保持する２個の状態レジスタ13,14と、処理
データの一時記憶やメモリのアドレス指定に用いられる
汎用レジスタ15と、算術論理演算を行なう演算回路16
と、実行すべき命令語を取り込んで解読して制御信号を
発生する命令デコーダ17と、プログラムを記憶するプロ
グラムメモリ18と、表示制御のパラメータなどの変数を
記憶するデータメモリ19と、プログラムの切り換えを制
御する制御フラッグ20を有する。

中央処理装置からのコマンド処理などメインプログラ
ム、すなわち表示メモリ２やデータメモリ19に対するデ
ータの更新等の処理では、制御フラッグ20はリセットさ
れており、その出力が反転回路を通して第１のプログラ
ムカウンタ11と第１の状態レジスタ13を選択し、第１の
プログラムカウンタ11でプログラムメモリ18をアドレス
指定して読み出した命令語を内部バス21を経由して命令
デコーダ17に送り、命令デコーダ17で発生する制御信号
を基に、汎用レジスタ15やデータメモリ19と演算算回路
16の間で処理データを転送し、演算・判断の処理をす
る。ここで、第１の状態レジスタ13が選ばれており、演
算回路16で発生するキャリーなどのステータスを記憶す
る。

表示メモリ制御部には、表示すべき情報の表示メモリア
ドレスを発生する表示アドレスカウンタ22と、表示区画
のラスタ数をカウントするラスタカウンタ23と、内部回
路の信号を選択して表示メモリ２へのアドレスとデータ
信号を伝達するインターフェース回路24があり、コマン
ド処理における表示データの操作では内部バス21のデー
タを選択して表示メモリ２へのアドレスとデータ信号と
し、CRTへの表示情報の読み出しでは表示アドレスカウ
ンタ22,ラスタカウンタ23を選択して出力信号とする。

表示タイミング制御部には、CRTの水平と垂直の同期，
消去，有効表示，帰線などの時間パラメータに加え表示
区画の水平方向ドット数と表示区画数をカウントする表
示タイミングカウンタ25があり、表示区画のタイミング
信号26と水平タイミング信号27を発生する。

ここで、CRTの表示パラメータに関するものは従来と同
じであるので説明を省き、表示メモリのアドレス制御に
関するものを説明する。表示区画信号26は、表示メモリ
の１表示区画のドット時間毎に発生され、表示アドレス
カウンタ22でのインクリメントと映像信号発生回路３で
の並列一直列変換を行なわせ、表示アドレスカウンタ22
は１表示区画時間を経過する毎に次にCRT4に出力する情
報のアドレス値に更新されることになる。水平タイミン
グ信号27は、CRTの水平表示時間が終わる毎に発生さ
れ、制御フラッグ20をセットし、そのフラッグ出力で第
２のプログラムカウンタ12と状態レジスタ14を選択させ
る。実施例の装置では、選ばれた第２のプログラムカウ
ンタ12と状態レジスタ14を使用して仮想画面から小さい
画面を切り出させる第２のプログラム処理を行なわせて
いる。

以下、第２図に表示メモリの画面イメージと制御変数
を、第３図に第２のプログラム処理のフローチャートを
示し、仮想画面から実画面を切り出す処理について説明
する。

第２図に示す様に、仮想画面にはその表示情報が格納さ
れる開始アドレスVDAと表示区画数で表現した画面の横
幅VWと高さVHの制御情報があり、実画面にもその表示開
始アドレスRDAと幅RWと高さRHがあり、さらに垂直方向
の１表示区画のラスタ数を示すラスタ数RNと現在表示中
の垂直方向行数を示す垂直カウントHCがあり、第１図装
置のデータメモリ19にプログラムで処理する変数として
格納されている。第２図中の表示イメージで示す様に、
本発明の１実施例では仮想画面の情報と実画面の情報を
表示メモリ２の同じ領域に格納でき、前述の制御情報を
用いて表示アドレスカウンタ22やラスタカウンタ23を操
作することによって、実画面の格納領域だけをアクセス
してCRTに出力する情報を読み出している。

表示タイミングカウンタ25から水平タイミング信号27が
発生される時、制御フラッグ20がセットされ第２のプロ
グラムカウンタ12と状態レジスタ14が選択され第３図の
フローチャートの処理が開始される。なお、第１のプロ
グラムカウンタ11と状態レジスタ13は非選択となるた
め、レジスタ切り換えが起きる直前のメインプログラム
の実行状態値を保持している。

水平タイミング信号27で起動されたプログラムでは、ま
ず表示アドレスカウンタ22の内容から実画面幅RWを減算
して水平方向の左端に対応するアドレス値を算出し、次
にラスタカウンタ23とラスタ数RNと比較して垂直方向の
表示行を変えるか判断する。

ラスタカウンタ23とラスタ数RNが不一致の時は、垂直方
向が同じ表示行内であり、ラスタカウンタ23をインクリ
メントして処理を終える。これによって、次の水平表示
時間では前のラスタと同じアドレスから表示情報が読み
出され、ラスタカウンタ23値がキャラクタジェネレータ
のラスタアドレス修飾などに利用されてCRT信号が生成
される。

ラスタカウンタ23とラスタ数RNが一致の時は、垂直方向
が次の表示行に入る時であり、ラスタカウンタ23に０を
格納して初期化し、垂直カウントHCと実画面高さRHを比
較して垂直方向の表示が終了したか判断する。垂直カウ
ントHCと実画面高さRHが一致する時は、表示が終了した
時で、次の表示が実画面の最上行の左端になるよう、垂
直カウントHCに０を格納して初期化し、表示アドレスカ
ウンタ22に実画面の開始アドレスRDAを格納する。垂直
カウントHCと実画面高さRHが不一致の時は、垂直方向の
表示が途中であり、表示が次の表示行の実画面左端にな
るよう、垂直カウントHCをインクリメントし、表示アド
レスカウンタ22の内容に仮想画面幅VWを加算して次の実
画面左端に対応するアドレス値を算出して格納する。

一連の処理を終えた時、以前の処理に復帰させる命令を
実行し、制御フラッグ20をリセットし、保持されていた
第１のプログラムカウンタ11と状態レジスタ14の内容を
基に中断されたプログラム処理を再開する。

このように、表示アドレスカウンタ22に画面の制御情報
を演算することにより、第２図の例では表示メモリ２の
アドレスRDAからアドレス（RDA＋RW）まで表示情報を読
み出した後、アドレス（RDA＋VW）から表示情報が読み
出されることになり、アドレス（RDA＋RW＋１）からア
ドレス（RDA＋VW−１）のように仮想画面として情報を
格納しておく必要があるがCRTに出力する必要の無いア
ドレスを飛ばして表示メモリ２をアクセスできる。言い
換えれば、本発明によれば仮想画面の記憶領域に実画面
の記憶領域を重ることができる。

ハードウェア的には、第２のプログラムカウンタ12と第
２の状態レジスタ14と制御フラッグ20を設けるだけで、
制御プロセッサ部の演算回路16やデータメモリ19などを
共用して、演算や判断が出来るため、比較回路やカウン
タのような特別な回路も設ける必要がない。ここで、仮
想画面処理のために一時的にメインプログラムの処理を
中断するが単純な比較や転送であり処理時間は短く、さ
らに、制御フラッグ20をセット／リセットするだけでプ
ログラムが切り換えられるため、一般に知られる割込の
ようにプログラムカウンタや状態レジスタをスタックに
退避や復帰させるものより高速で、メインプログラムの
処理能力への影響は非常に少ない。

〔発明の効果〕

以上説明したように本発明は、大きい仮想画面の一部を
切り出してCRTに表示する制御において、仮想画面と実
画面の表示情報を同一の表示メモリに格納でき、表示メ
モリの容量を最小限にできる効果がある。

また、本発明によれば、CRT上の表示を移動させる時に
も、実画面の表示開始アドレスの制御変数を変更するだ
けでよく、表示メモリ内で表示データの複写させる必要
もなく、使い勝手が良く表示の応答が速い表示システム
を構成できる。

さらに、水平走査タイミングに同期してプログラム処理
を切り変るハードウェーアを付加するだけで、制御プロ
セッサのハードウェーアを用いて仮想画面制御の判断や
演算などの複雑な処理を行なえるため、ハードウェーア
を共用化し最小限のハードウェーアで安価な表示制御装
置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の表示制御装置のブロック構
成図、第２図（ａ）（ｂ）は表示メモリの画面イメージ
と制御変数を示す図、第３図は仮想画面処理のフローチ
ャート、第４図は従来の表示システムの構成図、第５図
は従来装置の仮想画面表示における表示メモリのアドレ
ス割り付けを示す図である。 1,47……表示制御装置、2,48……表示メモリ、3,49……
映像信号発生回路、4,50……CRT、11,12……プログラム
カウンタ、13,14……状態レジスタ、15……汎用レジス
タ、16……演算回路、17……命令デコーダ、18……プロ
グラムメモリ、19……データメモリ、20……制御フラッ
グ、21……内部バス、22……表示アドレスカウンタ、23
……ラスタカウンタ、24……インターフェース回路、25
……表示タイミングカウンタ、26……表示区画タイミン
グ信号、27……水平タイミング信号、41……中央処理装
置、42……主記憶、43……周辺制御装置、44……キーボ
ード、45……ディスク、VDA……仮想画面開始アドレ
ス、VW……仮想画面横幅、VH……仮想画面高さ、RDA…
…実画面開始アドレス、RW……実画面幅、RH……実画面
高さ、RN……ラスタ数、HC……垂直カウント。

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示情報を記憶する表示データ記憶部と、
   表示タイミング信号および水平タイミング信号を発生す
   る表示タイミング制御部と、前記表示データ記憶部のア
   ドレスを指定し前記表示タイミング信号に応じてアドレ
   スを更新する表示アドレス指定部と、前記表示情報を処
   理する制御プロセッサとを有し、大きな仮想表示領域か
   ら小さな実表示領域を切り出して表示する画像表示装置
   であって、命令語を指定する複数のプログラムカウンタ
   と、命令の実行結果の状態を記憶する複数の状態レジス
   タと、前記水平タイミング信号に応答して前記複数のプ
   ログラムカウンタと複数の状態レジスタの中から一組を
   選択する手段とを備えることを特徴とする表示制御装
   置。