JPH0664651B2 - 電子式キヤツシユレジスタ - Google Patents
電子式キヤツシユレジスタInfo
- Publication number
- JPH0664651B2 JPH0664651B2 JP2107087A JP2107087A JPH0664651B2 JP H0664651 B2 JPH0664651 B2 JP H0664651B2 JP 2107087 A JP2107087 A JP 2107087A JP 2107087 A JP2107087 A JP 2107087A JP H0664651 B2 JPH0664651 B2 JP H0664651B2
- Authority
- JP
- Japan
- Prior art keywords
- alarm sound
- alarm
- sound
- data
- occurrence event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 125000004122 cyclic group Chemical group 0.000 claims description 29
- 230000004044 response Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000003321 amplification Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Cash Registers Or Receiving Machines (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、POS(販売時点情報管理)システムにおけるP
OS端末機などに使用される電子式キャッシュレジスタに
関する。
OS端末機などに使用される電子式キャッシュレジスタに
関する。
[従来の技術] 従来の電子式キャッシュレジスタのなかには、キーボー
ドのキー入力時やキー入力エラー発生時、あるいは記憶
部のオーバーフロー等によるメモリエラー発生時等にブ
ザー回路によりアラーム音を発生させる機能を備えたも
のがある。この機能を備えることにより、電子式キャッ
シュレジスタの操作責任者いわゆるキャッシャーに対し
てエラー発生等を確実に報知することができ、操作性の
向上をはかり得る。
ドのキー入力時やキー入力エラー発生時、あるいは記憶
部のオーバーフロー等によるメモリエラー発生時等にブ
ザー回路によりアラーム音を発生させる機能を備えたも
のがある。この機能を備えることにより、電子式キャッ
シュレジスタの操作責任者いわゆるキャッシャーに対し
てエラー発生等を確実に報知することができ、操作性の
向上をはかり得る。
[発明が解決しようとする問題点] しかるに、従来のこの種の電子式キャッシュレジスタに
おいては、ブザー回路により発生されるアラーム音の音
量を外部ボリュームを調整することにより変えることが
できたが、アラーム音のトーンやサイクリック音は固定
されており、任意に変えることはできなかった。このた
め、アラーム音を聞いただけではどのようなエラーを生
じたのか判断が困難となる場合があった。また、POSシ
ステムを採用している店舗で当該電子式キャッシュレジ
スタを使用した場合、会計場所に複数台の電子式キャッ
シュレジスタが配置されるので、アラーム音がいずれの
電子式キャッシュレジスタから発生したのかわからなく
なる場合もあった。その結果、エラー発生等に対する対
応に遅れを生じ、操作性の低下を招いていた。
おいては、ブザー回路により発生されるアラーム音の音
量を外部ボリュームを調整することにより変えることが
できたが、アラーム音のトーンやサイクリック音は固定
されており、任意に変えることはできなかった。このた
め、アラーム音を聞いただけではどのようなエラーを生
じたのか判断が困難となる場合があった。また、POSシ
ステムを採用している店舗で当該電子式キャッシュレジ
スタを使用した場合、会計場所に複数台の電子式キャッ
シュレジスタが配置されるので、アラーム音がいずれの
電子式キャッシュレジスタから発生したのかわからなく
なる場合もあった。その結果、エラー発生等に対する対
応に遅れを生じ、操作性の低下を招いていた。
そこで本発明は、アラーム発生事象に対するアラーム音
の音量,トーンおよびサイクリック音を任意に設定で
き、キャッシャーの環境に即したアラーム音を発生させ
ることが可能で、アラーム音の発生および内容をキャッ
シャーに速やかに知らしめ、操作性の向上をはかり得る
電子式キャッシュレジスタを提供することを目的とす
る。
の音量,トーンおよびサイクリック音を任意に設定で
き、キャッシャーの環境に即したアラーム音を発生させ
ることが可能で、アラーム音の発生および内容をキャッ
シャーに速やかに知らしめ、操作性の向上をはかり得る
電子式キャッシュレジスタを提供することを目的とす
る。
[問題点を解決するための手段] 本願第1の発明は、第1図に示す如く、各アラーム発生
事象に対応してアラーム音の音量,トーンおよびサイク
リック音をそれぞれ決定する3情報を組合わせてなるア
ラーム音データを設定するアラーム音設定テーブル1を
設け、アラーム発生事象が生じるとデータ読出し手段2
によりアラーム音設定テーブル1を検索して当該アラー
ム発生事象に対応するアラーム音データを読出し、読出
されたアラーム音データに基いてアラーム音発生手段3
によりアラーム音の音量,トーンおよびサイクリック音
を決定し、ブザー回路4により該当アラーム音を発生さ
せるようにしたものである。
事象に対応してアラーム音の音量,トーンおよびサイク
リック音をそれぞれ決定する3情報を組合わせてなるア
ラーム音データを設定するアラーム音設定テーブル1を
設け、アラーム発生事象が生じるとデータ読出し手段2
によりアラーム音設定テーブル1を検索して当該アラー
ム発生事象に対応するアラーム音データを読出し、読出
されたアラーム音データに基いてアラーム音発生手段3
によりアラーム音の音量,トーンおよびサイクリック音
を決定し、ブザー回路4により該当アラーム音を発生さ
せるようにしたものである。
また、本願第2の発明は、前記第1の発明に、アラーム
音設定テーブル1に対して各アラーム発生事象毎にアラ
ーム音の音量,トーンおよびサイクリック音をそれぞれ
決定する3情報を適時組合わせアラーム音データとして
入力するデータ入力手段5を加えたものである。
音設定テーブル1に対して各アラーム発生事象毎にアラ
ーム音の音量,トーンおよびサイクリック音をそれぞれ
決定する3情報を適時組合わせアラーム音データとして
入力するデータ入力手段5を加えたものである。
[作用] 第1の発明を講じた電子式キャッシュレジスタであれ
ば、アラーム発生事象が生じるとアラーム音設定テーブ
ルから該当アラーム発生事象に対応するアラーム音デー
タが読出され、そのアラーム音データに基いてアラーム
音の音量,トーンおよびサイクリック音が決定され、ブ
ザー回路により該当アラーム音が発生される。
ば、アラーム発生事象が生じるとアラーム音設定テーブ
ルから該当アラーム発生事象に対応するアラーム音デー
タが読出され、そのアラーム音データに基いてアラーム
音の音量,トーンおよびサイクリック音が決定され、ブ
ザー回路により該当アラーム音が発生される。
また、第2の手段を講じた電子式キャッシュレジスタで
あれば、アラーム音設定テーブルに対して各アラーム発
生事象毎にアラーム音の音量,トーンおよびサイクリッ
ク音をそれぞれ決定する3情報を適時組合わせアラーム
音データとして入力できる。
あれば、アラーム音設定テーブルに対して各アラーム発
生事象毎にアラーム音の音量,トーンおよびサイクリッ
ク音をそれぞれ決定する3情報を適時組合わせアラーム
音データとして入力できる。
[実施例] 以下、本発明の一実施例を図面を参照しながら説明す
る。
る。
第2図は本実施例の電子式キャッシュレジスタを構成を
示すブロック図である。同図において、中央処理装置
(以下CPUと略称する)10は演算回路,メモリ制御回路
等を内蔵し、キーボード11などからの入力データに基い
て各種の演算処理を行なうとともに、アドレスバス12,
データバス13および制御線14を介して各種演算を実行す
るためのプログラムなどの固定データを記憶するROM15
と、演算処理データなどの可変的データを記憶するRAM1
6とを動作させる。また、前記キーボード11からのキー
信号を入力するキーボード入力回路17、コントロールキ
ー18からの指令信号を入力するコントロールキー入力回
路19、販売商品の商品名,販売金額,合計金額,預り金
額等を表示するための表示器20を駆動して表示データに
対応する文字等を表示させる表示制御回路21、レシート
およびジャーナルに印字を行なうプリンタ22の駆動制御
を行なうとともにドロワ23の開閉制御を行なうプリンタ
/ドロワ制御回路24、およびアラーム発生事象に応じて
アラーム音を発生するブザー回路25が前記データバス13
および制御線14を介してCPU10に接続されている。
示すブロック図である。同図において、中央処理装置
(以下CPUと略称する)10は演算回路,メモリ制御回路
等を内蔵し、キーボード11などからの入力データに基い
て各種の演算処理を行なうとともに、アドレスバス12,
データバス13および制御線14を介して各種演算を実行す
るためのプログラムなどの固定データを記憶するROM15
と、演算処理データなどの可変的データを記憶するRAM1
6とを動作させる。また、前記キーボード11からのキー
信号を入力するキーボード入力回路17、コントロールキ
ー18からの指令信号を入力するコントロールキー入力回
路19、販売商品の商品名,販売金額,合計金額,預り金
額等を表示するための表示器20を駆動して表示データに
対応する文字等を表示させる表示制御回路21、レシート
およびジャーナルに印字を行なうプリンタ22の駆動制御
を行なうとともにドロワ23の開閉制御を行なうプリンタ
/ドロワ制御回路24、およびアラーム発生事象に応じて
アラーム音を発生するブザー回路25が前記データバス13
および制御線14を介してCPU10に接続されている。
前記キーボード11には、第3図に示す如く、販売商品の
販売金額,販売点数等を置数するための置数キー31、販
売商品を分類する部門コードを入力するための部門キー
32、小計額を算出して前記表示器20に表示させるための
小計キー33、登録の締めを宣言するための預/現計キー
34、置数データがPLUコードであることを宣言するため
のPLUキー35の商品登録用キーの他に、クリアキー36な
どの各種ファンクションキーが設けられている。
販売金額,販売点数等を置数するための置数キー31、販
売商品を分類する部門コードを入力するための部門キー
32、小計額を算出して前記表示器20に表示させるための
小計キー33、登録の締めを宣言するための預/現計キー
34、置数データがPLUコードであることを宣言するため
のPLUキー35の商品登録用キーの他に、クリアキー36な
どの各種ファンクションキーが設けられている。
また、コントロールキー18は、電源のオン/オフを制御
するとともに「登録」「精算」「設定」等の各業務モー
ドの開始を前記CPUに指令して実行させるための制御ス
イッチである。
するとともに「登録」「精算」「設定」等の各業務モー
ドの開始を前記CPUに指令して実行させるための制御ス
イッチである。
前記RAM16には、販売商品の販売金額,販売点数等を部
門コード別あるいはPLUコード別に累計登録する商品登
録ファイル、販売金額を加算することにより1登録の合
計金額を算出する金額合計器などの他に、第4図に示す
如く、キー入力,キー入力ミスエラー,メモリエラー,
プリンタの紙詰まり等によるプリンタエラーなどの各ア
ラーム発生事象をアドレス1から順に記憶するととも
に、これらアラーム発生事象に対応してアラーム音デー
タを設定するアラーム音設定テーブル41、アラーム発生
事象に該当するアドレスを格納するアドレスメモリ42、
アラーム音が単音でない場合に“1"がセットされている
アラームレジスタ43が形成されている。
門コード別あるいはPLUコード別に累計登録する商品登
録ファイル、販売金額を加算することにより1登録の合
計金額を算出する金額合計器などの他に、第4図に示す
如く、キー入力,キー入力ミスエラー,メモリエラー,
プリンタの紙詰まり等によるプリンタエラーなどの各ア
ラーム発生事象をアドレス1から順に記憶するととも
に、これらアラーム発生事象に対応してアラーム音デー
タを設定するアラーム音設定テーブル41、アラーム発生
事象に該当するアドレスを格納するアドレスメモリ42、
アラーム音が単音でない場合に“1"がセットされている
アラームレジスタ43が形成されている。
上記アラーム音データは、第5図に示す如く、8ビット
のフォーマットからなり、そのうち、0ビットと1ビッ
トとを音量コントロールビットAとして下記第1表にし
たがって4種類の音量を決定し、2ビットと3ビットと
をサイクリックコントロールビットBとするとともに4
ビットを単音コントロールビットB′とし下記第2表に
したがって各4種類のサイクリック音および単音を決定
し、5ビットと6ビットとをトーンコントロールビット
Cとして下記第3表にしたがって4種類のトーンを決定
し、7ビットDはアラーム音のオン/オフ制御(0:オ
ン,1:オフ)に使用される。
のフォーマットからなり、そのうち、0ビットと1ビッ
トとを音量コントロールビットAとして下記第1表にし
たがって4種類の音量を決定し、2ビットと3ビットと
をサイクリックコントロールビットBとするとともに4
ビットを単音コントロールビットB′とし下記第2表に
したがって各4種類のサイクリック音および単音を決定
し、5ビットと6ビットとをトーンコントロールビット
Cとして下記第3表にしたがって4種類のトーンを決定
し、7ビットDはアラーム音のオン/オフ制御(0:オ
ン,1:オフ)に使用される。
なお、上記アラーム音設定フテーブル41のアラーム音デ
ータはキーボード31を用いて任意に設定および変更可能
となっている。
ータはキーボード31を用いて任意に設定および変更可能
となっている。
第6図は前記ブザー回路25の機能ブロック図であって、
この回路25は主にアラーム音の音量を調整する音量コン
トロール回路51、アラーム音の単音およびサイクリック
音を調整するサイクリック音コントロール回路52、アラ
ーム音のトーンを調整するトーンコントロール回路53、
バスライン13を介してCPU10から与えられるアラーム音
データに基き各コントロール回路51〜53を制御するコン
トロールポート54からなり、各コントロール回路51〜53
による制御量に応じてスピーカ55から該当アラーム音を
発生するものとなっている。なお、第6図においてGは
論理和ゲート,R1,R2は抵抗,Tはトランジスタ,Dはダイオ
ード,CSはチップセレクト信号を示している。
この回路25は主にアラーム音の音量を調整する音量コン
トロール回路51、アラーム音の単音およびサイクリック
音を調整するサイクリック音コントロール回路52、アラ
ーム音のトーンを調整するトーンコントロール回路53、
バスライン13を介してCPU10から与えられるアラーム音
データに基き各コントロール回路51〜53を制御するコン
トロールポート54からなり、各コントロール回路51〜53
による制御量に応じてスピーカ55から該当アラーム音を
発生するものとなっている。なお、第6図においてGは
論理和ゲート,R1,R2は抵抗,Tはトランジスタ,Dはダイオ
ード,CSはチップセレクト信号を示している。
ここで、上記ブザー回路25における各コントロール回路
51〜53を実現するための具体例としては第7図に示すよ
うな回路構成が考えられる。すなわち、音量コントロー
ル回路51にはコントロールポート54における0ビットお
よび1ビットからの2入力(A,B)が(0,0)のとき出力
端子Y0から「L」信号が出力し、(0,1)のときY1から
「L」信号が出力し、(1,0)のときY2から「L」信号
が出力し、(1,1)のときY3から「L」信号を出力する
レジスタ61が設けられており、このレジスタ61の各出力
端子Y0〜Y3はそれぞれドライバを介して駆動トランジス
タT0〜T3のベース端子に接続している。また、上記各ト
ランジスタT0〜T3のコレクタ端子には抵抗値の大きい順
にr0〜r3が接続しており、エミッタ端子は増幅トランジ
スタTrのベース端子に接続している。しかして、レジス
タ61の入力端子(A,B)に(0,0)が印加されると小電流
が増幅トランジスタTrに流れて音量が小さくなり、入力
端子(A,B)に(1,1)が印加されると大電流が増幅トラ
ンジスタTrに流れて音量が大きくなる。
51〜53を実現するための具体例としては第7図に示すよ
うな回路構成が考えられる。すなわち、音量コントロー
ル回路51にはコントロールポート54における0ビットお
よび1ビットからの2入力(A,B)が(0,0)のとき出力
端子Y0から「L」信号が出力し、(0,1)のときY1から
「L」信号が出力し、(1,0)のときY2から「L」信号
が出力し、(1,1)のときY3から「L」信号を出力する
レジスタ61が設けられており、このレジスタ61の各出力
端子Y0〜Y3はそれぞれドライバを介して駆動トランジス
タT0〜T3のベース端子に接続している。また、上記各ト
ランジスタT0〜T3のコレクタ端子には抵抗値の大きい順
にr0〜r3が接続しており、エミッタ端子は増幅トランジ
スタTrのベース端子に接続している。しかして、レジス
タ61の入力端子(A,B)に(0,0)が印加されると小電流
が増幅トランジスタTrに流れて音量が小さくなり、入力
端子(A,B)に(1,1)が印加されると大電流が増幅トラ
ンジスタTrに流れて音量が大きくなる。
また、サイクリック音コントロール回路52には、上記レ
ジスタ61と同様に動作し、かつゲート端子Gに信号“1"
が印加されると動作を禁止するレジスタ62が設けられて
おり、レジスタ62の出力端子Y0は論理積ゲートg0の両入
力端子に接続し、出力端子Y1〜Y3は論理積ゲートg1〜g3
の一方の入力端子に接続し、他方にはゲートg1から順に
サイクリックが短くなる信号が印加される。そして、各
論理積ゲートg0〜g3の出力はゲート回路G1に送出され
る。また、単音発生回路70はコントロールポート54の4
ビット出力が“1"のとき動作し、2ビット出力および3
ビット出力の状態に応じて単音信号を上記ゲート回路G1
に出力するものとなっている。しかして、レジスタ62の
端子(A,B,G)に(0,0,0)が印加されるとゲートg0がオ
ンして連続的に信号が出力されて連続したアラーム音と
なり、端子(A,B,G)に(1,1,0)が印加されるとゲート
g3がオンして短いサイクリック信号が流れて短いサイク
リック音のアラーム音となる。また、端子Gに“0"が印
加したならば各ゲートg0〜g3は動作せず、単音発生回路
70が動作してサイクリック音コントロールビットBに応
じた長さの単音が発生される。
ジスタ61と同様に動作し、かつゲート端子Gに信号“1"
が印加されると動作を禁止するレジスタ62が設けられて
おり、レジスタ62の出力端子Y0は論理積ゲートg0の両入
力端子に接続し、出力端子Y1〜Y3は論理積ゲートg1〜g3
の一方の入力端子に接続し、他方にはゲートg1から順に
サイクリックが短くなる信号が印加される。そして、各
論理積ゲートg0〜g3の出力はゲート回路G1に送出され
る。また、単音発生回路70はコントロールポート54の4
ビット出力が“1"のとき動作し、2ビット出力および3
ビット出力の状態に応じて単音信号を上記ゲート回路G1
に出力するものとなっている。しかして、レジスタ62の
端子(A,B,G)に(0,0,0)が印加されるとゲートg0がオ
ンして連続的に信号が出力されて連続したアラーム音と
なり、端子(A,B,G)に(1,1,0)が印加されるとゲート
g3がオンして短いサイクリック信号が流れて短いサイク
リック音のアラーム音となる。また、端子Gに“0"が印
加したならば各ゲートg0〜g3は動作せず、単音発生回路
70が動作してサイクリック音コントロールビットBに応
じた長さの単音が発生される。
さらに、トーンコントロール回路53には、上記レジスタ
61と同様に動作するレジスタ63が設けられており、レジ
スタ63の各出力端子Y0〜Y3は論理積ゲートg11〜g13の一
方の入力端子に接続し、他方にはゲートg10から順に周
波数が大きくなる信号が印加される。そして、各論理積
ゲートg10〜g13の出力はゲート回路G2に送出される。し
かして、レジスタ63の端子(A,B)に(0,0)が印加され
るとゲートg10がオンして低周波(例えば800Hz)の信号
が流れ低温のアラーム音となり、端子(A,B)に(1,1)
が印加されるとゲートg13がオンして高周波(例えば150
0Hz)の信号が流れ高温のアラーム音となる。
61と同様に動作するレジスタ63が設けられており、レジ
スタ63の各出力端子Y0〜Y3は論理積ゲートg11〜g13の一
方の入力端子に接続し、他方にはゲートg10から順に周
波数が大きくなる信号が印加される。そして、各論理積
ゲートg10〜g13の出力はゲート回路G2に送出される。し
かして、レジスタ63の端子(A,B)に(0,0)が印加され
るとゲートg10がオンして低周波(例えば800Hz)の信号
が流れ低温のアラーム音となり、端子(A,B)に(1,1)
が印加されるとゲートg13がオンして高周波(例えば150
0Hz)の信号が流れ高温のアラーム音となる。
なお、第7図においてゲート回路G4は単音発生回路70あ
るいはCPU10からのリセット信号をコントロールポート5
4のリセット端子に印加されるためのものである。
るいはCPU10からのリセット信号をコントロールポート5
4のリセット端子に印加されるためのものである。
しかして、前記CPU10は所定のアラーム発生事象が生じ
ると、第8図に示すように動作するべくプログラム構成
されている。すなわち、ST1としてRAM16におけるアラー
ム設定テーブル41を検索し、当該アラーム発生事象に対
応してアラーム音データが設定されているか否かを判断
する。そして、設定されている場合には、ST2として該
当データのアドレスをアドレスメモリ42に格納するとと
もに、ST3として該当データをコントロールポート54へ
出力する。また、ST4として当該データにおけるサイク
リック音データが単音を指定するものであるか否かを判
断し、単音を指定するデータであればそのまま終了す
る。これに対し、サイクリック音を指定するデータの場
合には、ST5としてアラームレジスタ43に“1"をセット
し、クリアキー36の入力を待機する。そして、ST6とし
てクリアキー36の入力されたならばアドレスメモリ42内
のアドレスに対応するアラーム音データを読出し、8ビ
ット目を“0"として前記コントロールポート54へ出力す
る。しかる後、アラームレジスタ43をクリアして終了す
る。
ると、第8図に示すように動作するべくプログラム構成
されている。すなわち、ST1としてRAM16におけるアラー
ム設定テーブル41を検索し、当該アラーム発生事象に対
応してアラーム音データが設定されているか否かを判断
する。そして、設定されている場合には、ST2として該
当データのアドレスをアドレスメモリ42に格納するとと
もに、ST3として該当データをコントロールポート54へ
出力する。また、ST4として当該データにおけるサイク
リック音データが単音を指定するものであるか否かを判
断し、単音を指定するデータであればそのまま終了す
る。これに対し、サイクリック音を指定するデータの場
合には、ST5としてアラームレジスタ43に“1"をセット
し、クリアキー36の入力を待機する。そして、ST6とし
てクリアキー36の入力されたならばアドレスメモリ42内
のアドレスに対応するアラーム音データを読出し、8ビ
ット目を“0"として前記コントロールポート54へ出力す
る。しかる後、アラームレジスタ43をクリアして終了す
る。
このように構成された本実施例においては、キャッシャ
ーはアラーム発生事象によるアラーム音が自分の環境に
即した音で発せられるように「設定」業務モード時にキ
ーボード11を用いてアラーム音設定テーブル41に0〜7
の8ビットのアラーム音データを設定入力する。この場
合、音量,サイクリック音およびトーンとも4種類ずつ
設定可能なので、これらを組合わせることにより最大64
種類のアラーム音を設定できる。この状態で、今、キー
入力ミスエラーが発生したとすると、CPU10の作用によ
りキー入力ミスエラーを示すアラーム音設定テーブル41
のアドレス「2」がアドレスメモリ42に格納されるとと
もに該当するアドレス音データ、例えば「01101111」が
コントロールポート54に出力される。そうすると、上記
データの0ビットおよび1ビットのデータ「11」に基い
て音量コントロール回路51が制御され、2ビットないし
4ビットのデータ「011」に基いてサイクリック音コン
トロール回路52が制御され、5ビットおよび6ビットの
データ「11」に基いてトーンコントロール回路53が制御
される。また、7ビットのデータ「0」によりアラーム
音のオン/オフが制御される。しかして、スピーカ55か
らは大音量でサイクリック音が短くかつ高温のアラーム
音が発せられる。しかる後に、クリアキー36が入力され
ると上記データの8ビット目のデータすなわち7ビット
「1」が「0」となって再度コントロールポート54に出
力される。そうすると、アラーム音は解除される。
ーはアラーム発生事象によるアラーム音が自分の環境に
即した音で発せられるように「設定」業務モード時にキ
ーボード11を用いてアラーム音設定テーブル41に0〜7
の8ビットのアラーム音データを設定入力する。この場
合、音量,サイクリック音およびトーンとも4種類ずつ
設定可能なので、これらを組合わせることにより最大64
種類のアラーム音を設定できる。この状態で、今、キー
入力ミスエラーが発生したとすると、CPU10の作用によ
りキー入力ミスエラーを示すアラーム音設定テーブル41
のアドレス「2」がアドレスメモリ42に格納されるとと
もに該当するアドレス音データ、例えば「01101111」が
コントロールポート54に出力される。そうすると、上記
データの0ビットおよび1ビットのデータ「11」に基い
て音量コントロール回路51が制御され、2ビットないし
4ビットのデータ「011」に基いてサイクリック音コン
トロール回路52が制御され、5ビットおよび6ビットの
データ「11」に基いてトーンコントロール回路53が制御
される。また、7ビットのデータ「0」によりアラーム
音のオン/オフが制御される。しかして、スピーカ55か
らは大音量でサイクリック音が短くかつ高温のアラーム
音が発せられる。しかる後に、クリアキー36が入力され
ると上記データの8ビット目のデータすなわち7ビット
「1」が「0」となって再度コントロールポート54に出
力される。そうすると、アラーム音は解除される。
このように、本実施例によれば、アラーム音設定テーブ
ル41にアラーム発生事象に対応してアラーム音の音量,
サイクリック音,トーンを決定する8ビットのアラーム
音データを設定することにより、アラーム発生事象が生
じた際に事象毎に決められたアラーム音(最大64種類)
が発せられる。したがって、キャッシャーはアラーム音
を聞くだけでエラー種類を容易に判別できる。また、PO
SシステムにおけるPOS端末機として本実施例装置を適用
した場合、隣接する電子式キャッシュレジスタとは異な
るアラーム音を設定することにより、複数台の電子式キ
ャッシュレジスタが配設された場所でも自らの電子式キ
ャッシュレジスタから発せられたアラーム音を容易に認
識できる。したがって、エラーなどに対する対応を速や
かにとることができ、操作性の向上をはかり得る。
ル41にアラーム発生事象に対応してアラーム音の音量,
サイクリック音,トーンを決定する8ビットのアラーム
音データを設定することにより、アラーム発生事象が生
じた際に事象毎に決められたアラーム音(最大64種類)
が発せられる。したがって、キャッシャーはアラーム音
を聞くだけでエラー種類を容易に判別できる。また、PO
SシステムにおけるPOS端末機として本実施例装置を適用
した場合、隣接する電子式キャッシュレジスタとは異な
るアラーム音を設定することにより、複数台の電子式キ
ャッシュレジスタが配設された場所でも自らの電子式キ
ャッシュレジスタから発せられたアラーム音を容易に認
識できる。したがって、エラーなどに対する対応を速や
かにとることができ、操作性の向上をはかり得る。
また、本実施例によれば、キーボード11を用いてアラー
ム音データを自由に設定および変更することができるの
で、キャッシャーの環境に即したアラーム音を発生させ
ることができる。
ム音データを自由に設定および変更することができるの
で、キャッシャーの環境に即したアラーム音を発生させ
ることができる。
なお、本発明は前記実施例に限定されるものではなく、
本発明の要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。
本発明の要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。
[発明の効果] 以上詳述したように、本発明によれば、アラーム発生事
象に対するアラーム音の音量,トーンおよびサイクリッ
ク音を任意に設定でき、キャッシャーの環境に即したア
ラーム音を発生させることが可能で、アラーム音の発生
および内容をキャッシャーに速やかに知らしめ、操作性
の向上をはかり得る電子式キャッシュレジスタを提供で
きる。
象に対するアラーム音の音量,トーンおよびサイクリッ
ク音を任意に設定でき、キャッシャーの環境に即したア
ラーム音を発生させることが可能で、アラーム音の発生
および内容をキャッシャーに速やかに知らしめ、操作性
の向上をはかり得る電子式キャッシュレジスタを提供で
きる。
第1図は本発明の電子式キャッシュレジスタの機能構成
を示すブロック図、第2図ないし第8図は本発明の一実
施例を示す図であって、第2図は電子式キャッシュレジ
スタのブロック構成図、第3図はキーボードにおけるキ
ー配置を示す図、第4図はRAMの主要部を示す図、第5
図はアラーム音データの構成を示す図、第6図はブザー
回路のブロック構成図、第7図はブザー回路の具体的回
路構成図、第8図はCPUにおけるアラーム発生事象発生
時の動作を示す流れ図である。 10……CPU、14……ROM、15……RAM、25……ブザー回
路、36……クリアキー、41……アラーム音設定テーブ
ル、42……アドレスメモリ、43……アラームメモリ、51
……音量コントロール回路、52……サイクリック音コン
トロール回路、53……トーンコントロール回路、54……
コントロールポート、55……スピーカ。
を示すブロック図、第2図ないし第8図は本発明の一実
施例を示す図であって、第2図は電子式キャッシュレジ
スタのブロック構成図、第3図はキーボードにおけるキ
ー配置を示す図、第4図はRAMの主要部を示す図、第5
図はアラーム音データの構成を示す図、第6図はブザー
回路のブロック構成図、第7図はブザー回路の具体的回
路構成図、第8図はCPUにおけるアラーム発生事象発生
時の動作を示す流れ図である。 10……CPU、14……ROM、15……RAM、25……ブザー回
路、36……クリアキー、41……アラーム音設定テーブ
ル、42……アドレスメモリ、43……アラームメモリ、51
……音量コントロール回路、52……サイクリック音コン
トロール回路、53……トーンコントロール回路、54……
コントロールポート、55……スピーカ。
Claims (2)
- 【請求項1】所定のアラーム発生事象に応じてブザー回
路によりアラーム音を発生する機能を備えた電子式キャ
ッシュレジスタにおいて、各アラーム発生事象に対応し
てアラーム音の音量,トーンおよびサイクリック音をそ
れぞれ決定する3情報を組合わせてなるアラーム音デー
タを設定するアラーム音設定テーブルと、前記アラーム
発生事象が生じると前記アラーム音設定テーブルを検索
し該当アラーム発生事象に対応するアラーム音データを
読出すデータ読出し手段と、この読出し手段により読出
されたアラーム音データに基いてアラーム音の音量,ト
ーンおよびサイクリック音を決定し前記ブザー回路によ
り該当アラーム音を発生させるアラーム音発生手段とを
具備したことを特徴とする電子式キャッシュレジスタ。 - 【請求項2】所定のアラーム発生事象に応じてブザー回
路によりアラーム音を発生する機能を備えた電子式キャ
ッシュレジスタにおいて、各アラーム発生事象に対応し
てアラーム音の音量,トーンおよびサイクリック音をそ
れぞれ決定する3情報を組合わせてなるアラーム音デー
タを設定するアラーム音設定テーブルと、このアラーム
音設定テーブルに対し前記各アラーム発生事象毎に前記
アラーム音の音量,トーンおよびサイクリック音をそれ
ぞれ決定する3情報を適時組合わせアラーム音データと
して入力するデータ入力手段と、前記アラーム発生事象
が生じると前記アラーム音設定テーブルを検索し該当ア
ラーム発生事象に対応するアラーム音データを読出すデ
ータ読出し手段と、この読出し手段により読出されたア
ラーム音データに基いてアラーム音の音量,トーンおよ
びサイクリック音を決定し前記ブザー回路により該当ア
ラーム音を発生させるアラーム音発生手段とを具備した
ことを特徴とする電子式キャッシュレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107087A JPH0664651B2 (ja) | 1987-01-31 | 1987-01-31 | 電子式キヤツシユレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2107087A JPH0664651B2 (ja) | 1987-01-31 | 1987-01-31 | 電子式キヤツシユレジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63188294A JPS63188294A (ja) | 1988-08-03 |
| JPH0664651B2 true JPH0664651B2 (ja) | 1994-08-22 |
Family
ID=12044627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2107087A Expired - Lifetime JPH0664651B2 (ja) | 1987-01-31 | 1987-01-31 | 電子式キヤツシユレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664651B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05189663A (ja) * | 1992-01-14 | 1993-07-30 | Tokyo Electric Co Ltd | 商品売上登録装置 |
| JPH05346991A (ja) * | 1992-06-15 | 1993-12-27 | Tokyo Electric Co Ltd | 商品販売データ処理装置 |
-
1987
- 1987-01-31 JP JP2107087A patent/JPH0664651B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63188294A (ja) | 1988-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0664651B2 (ja) | 電子式キヤツシユレジスタ | |
| JP2001317990A (ja) | 電子秤 | |
| JPS5979121A (ja) | ジヤ−ナルプリンタ | |
| JPS5839347B2 (ja) | 電子式キヤツシユレジスタのプログラム制御方式 | |
| KR890001306B1 (ko) | Pos 단말장치 | |
| JP2516697B2 (ja) | デ―タ入力装置 | |
| JPH02263294A (ja) | 商品販売データ処理装置 | |
| JP2554384B2 (ja) | レシート発行装置 | |
| JP2506838B2 (ja) | 電子式レジスタ | |
| JP2561295B2 (ja) | 電子料金秤 | |
| JPS5949659A (ja) | 電子キヤツシユレジスタにおける返品登録制御方法 | |
| JP2584549B2 (ja) | 商品販売データ処理装置 | |
| JP3001328B2 (ja) | 商品販売データ処理装置 | |
| JP3132571B2 (ja) | データ処理装置 | |
| JP2514714B2 (ja) | 商品販売デ―タ処理装置 | |
| JPS6245279Y2 (ja) | ||
| JPH05325028A (ja) | 電子式キャッシュレジスタ | |
| JPS5914783B2 (ja) | キヤツシユレジスタ | |
| JPH05204521A (ja) | キーボード装置 | |
| JPH0934846A (ja) | 電子機器 | |
| JPH01152597A (ja) | Posシステム | |
| JPH01173294A (ja) | 商品販売データ処理装置 | |
| JPS60158276U (ja) | 自動販売機のデ−タ設定装置 | |
| JPS63165995A (ja) | 電子式キヤツシユレジスタ | |
| JPH0658702B2 (ja) | 電子式キヤツシユレジスタ |