JPH0664797B2 - Ｖｔｒのキヤプスタンサ−ボ回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＶＴＲ（磁気記録再生装置）のキャプスタ
ンサーボ回路に関するものである。

〔発明の概要〕

この発明のＶＴＲのキャプスタンサーボ回路は、キャプ
スタンモータの比較的長周期の速度ドリフト、定数誤差
等を検出してテープ送り速度を補正するような速度偏差
補償回路を設け、記録開始時点等でキャプスタンモータ
が停止状態から定速回転状態に立ち上がる期間には、前
記速度偏差補償回路から得られる速度情報のサンプル数
が多くなるように制御すると共に、位相ループのゲイン
が高くなるように設定するものである。そのため、キャ
プスタンの定速サーボ状態に到る時間が短くなり、記録
開始時間を短縮することができる。

〔従来の技術〕

第３図は、本出願人が先に提案したＶＴＲのキャプスタ
ンサーボ回路（特願昭６０−１６２２７４号）のブロッ
ク図を示したもので、１はテープ送りを制御するためキ
ャプスタンモータ、２はキャプスタンモータの回転数を
検出している周波数発電機から出力される２相のパルス
信号ＦＧ（Ａ），ＦＧ（Ｂ）の周波数を電圧に変換する
周波数電圧変換器（ｆ−Ｖ変換器）、３は前記ｆ−Ｖ変
換器から得られたキャプスタンのスピード情報と、後述
するキャプスタンの位相情報を演算してキャプスタンモ
ータ１のスピードコントロール信号を形成する演算増幅
器、４は再生時にテープに記録されているＣＴＬ信号
（ＰＢ−ＣＴＬ）と、基準信号（ＲＥＦ）を比較し、テ
ープ送りの位相情報を形成する位相検出器、５はＥＸ−
ＯＲ回路、６は再生モード−記録モード（アセンブリ記
録）切換用のスイッチ、７は記録モードで位相情報を前
記演算増幅器３に供給するための速度偏差補償回路で、
前記ＦＧ信号をカウントしているＦＧカウンタ７ａ、基
準のカウント値がセットされている基準カウント値発生
回路７ｂ、前記ＦＧカウンタ７ａと、基準カウント値発
生回路７ｂのデータを比較しているコンパレータ７ｃ、
Ｄ／Ａ変換器７ｄ、及びオフセット回路７ｅ等から構成
されている。

上述したように構成されているキャプスタンモータのサ
ーボ回路によると、再生時にはｆ−Ｖ変換器２から出力
されるキャプスタンモータ１の速度情報と、位相検出器
４から出力される位相情報によってテープの送行制御が
行われ、回転ヘッドが記録トラックを正確に走査するよ
うなトラッキング制御が行われる。

この場合、速度偏差補償回路７には、ＦＧ信号がＥＸ−
ＯＲ回路で２倍されて、例えば定速時の周波数として９
００Hzの信号がＦＧカウンタ７ａに入力されており、例
えば２秒毎に出力されているゲート信号Ｇによって計数
されているので、その計数値は１８００となっている。

したがって、基準カウント値発生回路７ｂが１８００に
設定されている場合はコンパレータ７ｃの出力は０であ
り、このときに定速回転するような電圧すなわち、再生
時の位相検出器４の出力信号に相当するような電圧がオ
フセット回路７ｅから出力されるように設定されてい
る。

したがって、この再生状態から切換スイッチ６を切換え
てアセンブリ編集等を行う場合でも、モータの慣性によ
って編集点前後の記録トラックのピッチが乱れることが
なく、再生時のトラックピッチを保つことができる。

又、上述したようなキャプスタンサーボ回路はＦＧカウ
ンタ７ａのゲート信号Ｇとして比較的長い周期の信号が
使用されているので、キャプスタン径のバラツキや、回
転ムラは速度偏差補償回路７によって補正され、キャプ
スタンの寸法精度が多少悪くても記録トラックピッチが
乱れることがないという利点を有する。

なお、上述した実施例では一定時間内に出力されるＦＧ
信号の計数値によって速度偏差値を検出するように構成
されているが、ＦＧ信号を所定値計数する時間を基準時
間と比較し、時間計測値を速度偏差出力として位相情報
にすることもできる。

〔発明が解決しようとする問題点〕

しかしながら、上述したキャプスタンサーボ回路はＦＧ
信号の計数サンプル値がキャプスタンの回転ムラ等に影
響されないように比較的に長間隔（２秒）で出力される
ように設定されているため、キャプスタンの停止状態か
ら直接記録モードにするときは、定速のサーボ状態にな
るまでの立上がり時間が長くなるという問題がある。

〔問題点を解決するための手段〕

この発明は、かかる問題点を解消するために、例えば、
キャプスタンの回転スピードを検出する回路を設け、こ
の検出回路が所定値以下のスピードを検出しているとき
は、速度偏差を検出している計数サンプル数が多くなる
ように制御すると共に、位相サーボ系のサーボループの
ゲインを高くして定常走行までの立ち上がりを早くす
る。

〔作用〕

記録時等において、制御目標値に対する過渡偏差が大き
い回転スタート時には、速度偏差情報となるＦＧ信号の
計数値、又は計測時間値のサンプル数が多くなるように
切り換えられるため、この速度偏差値を位相情報とする
サーボループの位相余裕を増加させて、サーボループの
利得を高く設定する。そのためキャプスタンが定常回転
数に到る時間を短縮することができるようになる。

〔実施例〕

第１図はこの発明の一実施例を示すＶＴＲのキャプスタ
ンサーボの概要を説明するためのブロック図で、１１は
キャプスタンモータ、１２はｆ−Ｖ変換器、１３は速度
サーボ情報と位相サーボ情報が入力されている演算増幅
器、１４は再生時にＣＴＬ信号と基準信号（ＲＥＦ）を
比較して位相差を検出する位相検出器、１５はＥＸ−Ｏ
Ｒ回路、１６は再生モード、及び記録モードの切換えス
イッチ、１７は前述した速度偏差補償回路を示し、ＦＧ
カウンタ１７ａ，基準カウント値発生回路１７ｂ，コン
パレータ１７ｃ，Ｄ／Ａ変換器１７ｄを備えており、オ
フセット用信号を可変抵抗器ＶＲより供給できるように
構成されている。

１８は再生時には前記位相比較器１４からの位相情報を
選択し、記録時に速度偏差補償回路１７の偏差信号を選
択して前記演算増幅器に供給するため伝達回路の一例を
示したもので、時定数回路（ｒ_０ｒ_１ｒ_２，ｃ_１）によ
って位相おくれ補償を行う差動増幅器１８ａ及びコンデ
ンサＣ_２、抵抗ｒ_４、Ｒ_０、Ｒ_１を時定数とする積分器
を構成する差動増幅器１８ｂ等から形成されている。

２０はキャプスタンの回転数を検出しているスピード検
出器であって、このスピード検出器２０は記録モードで
回転数が所定数以下の場合（立上がり時）にはゲイン、
積分定数を切り換えるスイッチ１８ｃを制御して、伝達
回路１８の利得を高くすると共に、ゲート時間、及びＦ
Ｇカウント値の設定回路２１を制御して、ＦＧカウンタ
１７ａから出力される計数値のサンプル数を多くするよ
うに制御するものである。

この発明のＶＴＲのキャプスタンサーボ回路は上述した
ような構成とされているので、前述したように再生時に
はｆ−Ｖ変換器１２から出力される速度情報と、ＣＴＬ
信号及び基準信号（ＲＥＦ）の位相差を検出している位
相検出器１４の出力が伝達回路１８の位相補償回路、ス
イッチ１６のＰＢ接点、積分器を介して位相情報として
キャプスタンモータ１１のコントロール信号として出力
され、回転ヘッドのトラッキングをとるように作用して
いる。

又、この再生状態ではＦＧカウンタ１７ａが計数してい
るＦＧパルスが基準のＦＧカウント値と比較され、その
差出力が速度偏差情報としてＤ／Ａ変換器１７ｄからス
イッチ１８ｃのＮＯＲ接点に供給されている。

したがって、前述した先行技術にみられるように切換ス
イッチ１６を記録モードにし、アセンブリ編集とする場
合も、編集切換点前後の記録トラックピッチが乱れるこ
とがない。

ところで、磁気テープが停止している状態から記録モー
ドになったときは、キャプスタンモータ１１が定速走行
となるまでの立ち上がり時間が短いことが要請される
が、この方式のキャプスタンサーボ回路では速度偏差補
償回路１７のＦＧカウンタ１７ａから出力される時間あ
たりの計数データの数が少ないため、伝達回路の積分器
の時定数は大きく設定されている。そのため、キャプス
タンモータのインデンシャル応答が悪く定速状態までに
立ち上がる時間が長くなる。

しかし、この発明の場合はキャプスタンモータの回転数
を検出しているスピード検出器２０が例えば、所定値以
下のスピード状態を計数しているときはスイッチ１８ｃ
を切り換えてその接点を図示のようにＳＴ側に接続し、
抵抗値をＲ_０に切り換えて積分時定数を小さくすると共
に、ループ利得を高くするように働く。

又、スピード検出器の出力によって設定回路２１が切り
換えられ、ゲート間隔を例えば３０Hz程度に高くすると
共に、定速時に３０HzにおいてＦＧ信号がカウントされ
る計数値を基準カウント値発生回路１７ｂにロードす
る。

したがって、キャプスタンモータが停止状態から定速回
転数近傍に立ち上がる期間には、速度偏差補償回路１７
からは、例えば１／３０秒間隔で速度偏差情報が出力さ
れるようになると共に、伝達回路のループ利得も高くな
るように制御されるので、定速回転に到る立ち上がり時
間が先行技術のものより短縮することができる。

キャプスタンモータ１１が定速状態のスピードに近づい
たあとは、スピード検出器２０の検出信号が消失し、も
とのサーボ状態に戻すことはいうまでもない。

速度偏差補償回路１７は、第２図に示すように高速のク
ロックΦを計数しているカウンタ１７ｅと、このカウン
タ１７ｅをリセットするためＦＧ信号を分周している分
周回路１７ｆにより所定のＦＧパルス数に対応する時間
計測値を出力し、この時の標準時間計測値が入力されて
いる基準時間発生回路１７ｇの出力とコンパレータ１７
ｃにより比較し、速度偏差情報を得るようにしてもよ
い。

このような回路構成にすると、立ち上がり時には、早い
クロックΦを１／Ｎに分周されたＦＧパルス毎に計数し
てキャプスタンの回転スピードを高い頻度で計測するこ
とができるようになり、立ち上がりの速度偏差サンプル
数を簡単に増加させることができる。

なお、先行技術にも記載されているように速度偏差補償
回路１７はＶＴＲのシステムコントロールを行うＣＰＵ
によって具現化することができる。

又、伝達回路１８も第１図のものに限定されることな
く、ループゲインを制御できるものであれば他の回路構
成でもよいことはいうまでもない。

〔発明の効果〕

以上説明したように、この発明のＶＴＲのキャプスタン
サーボ回路は記録時に速度補償回路を位相サーボ系とす
ることによってアセンブリ編集における編集点前後のト
ラックピッチの乱れを防止すると共に、キャプスタンの
回転ムラ、精度のバラツキ、回路の温度特性のドリフト
を吸収することができる。さらに、キャプスタンモータ
の立ち上がり時には速度補償回路から出力されている計
数サンプル値の出力間隔が小さくなるように制御され、
位相サーボ系のループ利得を高くするようにしているの
で、キャプスタンの定速回転への立ち上がりが短縮され
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＶＴＲのキャプスタン
サーボ回路のブロック図、第２図は速度補償回路の他の
実施例を示すブロック図、第３図は本発明の先行技術を
示すブロック図である。 図中、１１はキャプスタンモータ、１２は周波数電圧変
換器、１３は演算増幅器、１４は位相検出器、１５はＥ
Ｘ−ＯＲ回路、１６は切換スイッチ、１７は速度偏差補
償回路、１８は伝達回路、２０はスピード検出器、２１
は設定回路を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】周波数発電機の出力に基づいてキャプスタ
   ンモータの回転数を制御する速度電圧を出力する速度サ
   ーボ回路と、再生時に基準信号とテープ長手方向に記録
   された一定周期のコントロール信号との位相が一致する
   ような位相制御電圧を出力する位相サーボ回路と、上記
   周波数発電機の出力の一定期間内のパルス数計測値、又
   は所定パルス数に対応した時間計測値に基づいて、基準
   値からのずれを検出して電圧に変換する速度偏差補償回
   路とを設け、前記位相サーボ回路及び速度偏差補償回路
   の各出力を再生時と記録時で選択的に切換えて、前記速
   度サーボ回路の出力に加算するように構成されているＶ
   ＴＲのキャプスタンサーボ回路において、記録開始時に
   は前記速度偏差補償回路において生成されるパルス数計
   測値又は、時間計測値のサンプリング周期を早くすると
   共に、位相サーボループのループゲインを高くするよう
   に構成したことを特徴とするＶＴＲのキャプスタンサー
   ボ回路。