JPH0666324B2 - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH0666324B2 JPH0666324B2 JP62283422A JP28342287A JPH0666324B2 JP H0666324 B2 JPH0666324 B2 JP H0666324B2 JP 62283422 A JP62283422 A JP 62283422A JP 28342287 A JP28342287 A JP 28342287A JP H0666324 B2 JPH0666324 B2 JP H0666324B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- base
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000000605 extraction Methods 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 4
- 229910001634 calcium fluoride Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 229910004261 CaF 2 Inorganic materials 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイポーラトランジスタの製造方法に関するも
のである。
のである。
近年，半導体装置の高速化，高集積化に向けて，活発な
研究開発が進められている。特に化合物半導体等のヘテ
ロ接合を利用したバイポーラトランジスタ（以下，ＨＢ
Ｔと称す）は，ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため，高利得で高速性能を有するデ
バイスとして注目されている。このＨＢＴは分子線エピ
タキシャル成長法，有機金属気相成長法，イオン注入技
術等の化合物半導体および単結晶絶縁体の薄膜多層プロ
セス技術の進展に伴い，その実現が可能となった。
研究開発が進められている。特に化合物半導体等のヘテ
ロ接合を利用したバイポーラトランジスタ（以下，ＨＢ
Ｔと称す）は，ベースを高ドーピングしてもエミッタ注
入効率を高く保てるため，高利得で高速性能を有するデ
バイスとして注目されている。このＨＢＴは分子線エピ
タキシャル成長法，有機金属気相成長法，イオン注入技
術等の化合物半導体および単結晶絶縁体の薄膜多層プロ
セス技術の進展に伴い，その実現が可能となった。
ＨＢＴにおいて高速高周波特性を表わす一つの指標であ
る最大発振周波数maxは次式で示される。
る最大発振周波数maxは次式で示される。
ここで，Tは電流利得遮断周波数，RBはベース抵抗，C
BCはトランジスタの真性領域におけるベース・コレクタ
容量，Cbcはトランジスタの外部領域のベース・コレク
タ寄生接合容量である。
BCはトランジスタの真性領域におけるベース・コレクタ
容量，Cbcはトランジスタの外部領域のベース・コレク
タ寄生接合容量である。
又、Tは次式で与えられる。
ここで、CBEはトランジスタの真性領域におけるベース
・エミッタ容量、Cbeは外部領域のベース・エミッタ容
量、gmは相互コンダクタンスである。
・エミッタ容量、Cbeは外部領域のベース・エミッタ容
量、gmは相互コンダクタンスである。
(1)，(2)式から明らかなように，ＨＢＴの高速動作を実
現するために，Cbc又はCbeを極力小さくする必要があ
る。これを実現するために従来は，トランジスタが構成
される基板に対し基板の表面側から外部領域に選択的に
高エネルギーで，酸素イオン，水素イオンなどを注入
し，前述の寄生接合部を半絶縁化することにより，その
容量を低減していた。
現するために，Cbc又はCbeを極力小さくする必要があ
る。これを実現するために従来は，トランジスタが構成
される基板に対し基板の表面側から外部領域に選択的に
高エネルギーで，酸素イオン，水素イオンなどを注入
し，前述の寄生接合部を半絶縁化することにより，その
容量を低減していた。
第３図は従来構造のＨＢＴの一例のチップ断面図を示し
たものである。同図においては，半絶縁性GaAs基板１上
にｎ−GaAsからなるコレクタ層２，ｐ−GaAsからなるベ
ース層３，ｎ−AlGaAsからなるエミッタ層４が順次形成
されている。６はトランジスタの真性領域で，実際のト
ランジスタ動作をする場所である。この真性領域の外部
の領域におけるベース・コレクタ寄生接合容量を低減す
るために，外部領域に選択的にイオンを注入して半絶縁
体層５を設けている。なお、エミッタ層４とコレクタ層
２を入れかえた構成にしてCbeを低減させてもよい。
たものである。同図においては，半絶縁性GaAs基板１上
にｎ−GaAsからなるコレクタ層２，ｐ−GaAsからなるベ
ース層３，ｎ−AlGaAsからなるエミッタ層４が順次形成
されている。６はトランジスタの真性領域で，実際のト
ランジスタ動作をする場所である。この真性領域の外部
の領域におけるベース・コレクタ寄生接合容量を低減す
るために，外部領域に選択的にイオンを注入して半絶縁
体層５を設けている。なお、エミッタ層４とコレクタ層
２を入れかえた構成にしてCbeを低減させてもよい。
このような従来のＨＢＴにおいて，トランジスタの外部
領域におけるベース層とコレクタ層（又はエミッタ層）
とが対向しているため，前述のイオン注入を行なっても
寄生容量は高々３０％から４０％しか低減されない。
又，前述の注入によってベース電極直下のベース層の結
晶構成には欠陥が生ずる。この欠陥は熱処理の後にも一
部残っており，ベース層のキャリヤの一部はトラップさ
れ，その結果RBが大幅に増大する。
領域におけるベース層とコレクタ層（又はエミッタ層）
とが対向しているため，前述のイオン注入を行なっても
寄生容量は高々３０％から４０％しか低減されない。
又，前述の注入によってベース電極直下のベース層の結
晶構成には欠陥が生ずる。この欠陥は熱処理の後にも一
部残っており，ベース層のキャリヤの一部はトラップさ
れ，その結果RBが大幅に増大する。
以上述べたように，Cbc又はCbeが若干低減されてもRBが
大きくなるため，(1)，(2)式から分かるように，このよ
うな従来のＨＢＴから優れた高速高周波特性は期待でき
ないという欠点があった。
大きくなるため，(1)，(2)式から分かるように，このよ
うな従来のＨＢＴから優れた高速高周波特性は期待でき
ないという欠点があった。
本発明の目的は，ベース・コレクタ（又はベース・エミ
ッタ）寄生容量が全然なく，かつベース抵抗の小さいバ
イポーラトランジスタの製造方法を提供することにあ
る。
ッタ）寄生容量が全然なく，かつベース抵抗の小さいバ
イポーラトランジスタの製造方法を提供することにあ
る。
本発明バイポーラトランジスタの製造方法は、半絶縁性
基板上に第１（又は第３）の半導体材料からなるコレク
タ（又はエミッタ）層を成長する工程と，所定のパター
ンを有する第１のマスクを用いて前記コレクタ（又はエ
ミッタ）層を前記半絶縁性基板に達するまで選択的にエ
ッチングする工程と，前記半絶縁性基板の露出部分には
所定の格子常数を有する単結晶絶縁体からなる所定の厚
さの絶縁体層をエピタキシャル成長する工程と，少なく
とも，前記絶縁体層とコレクタ（又はエミッタ）層との
境界を含む領域を露出させた第２のマスクを形成する工
程と，第２の半導体材料からなるベース層を選択的に成
長する工程と，その後に第３（又は第１）の半導体材料
からなるエミッタ（又はコレクタ）層を前記ベース層上
に成長する工程とを含む構成を有している。
基板上に第１（又は第３）の半導体材料からなるコレク
タ（又はエミッタ）層を成長する工程と，所定のパター
ンを有する第１のマスクを用いて前記コレクタ（又はエ
ミッタ）層を前記半絶縁性基板に達するまで選択的にエ
ッチングする工程と，前記半絶縁性基板の露出部分には
所定の格子常数を有する単結晶絶縁体からなる所定の厚
さの絶縁体層をエピタキシャル成長する工程と，少なく
とも，前記絶縁体層とコレクタ（又はエミッタ）層との
境界を含む領域を露出させた第２のマスクを形成する工
程と，第２の半導体材料からなるベース層を選択的に成
長する工程と，その後に第３（又は第１）の半導体材料
からなるエミッタ（又はコレクタ）層を前記ベース層上
に成長する工程とを含む構成を有している。
本発明の製造方法にて製造されたバイポーラトランジス
タにおいては，ベース層の引出し電極形成用領域は半絶
縁性基板上の絶縁体層に形成されているので、外部ベー
ス層とコレクタ層（又はエミッタ層）とが接触しないた
め，ベース・コレクタ（又はベース・エミッタ）寄生接
合を完全に除去できる。
タにおいては，ベース層の引出し電極形成用領域は半絶
縁性基板上の絶縁体層に形成されているので、外部ベー
ス層とコレクタ層（又はエミッタ層）とが接触しないた
め，ベース・コレクタ（又はベース・エミッタ）寄生接
合を完全に除去できる。
又、本発明バイポーラトランジスタの製造方法において
は、コレクタ層（又はエミッタ層）を選択エッチングし
てそのあとに絶縁体層をエピタキャル成長させてその上
からベース層を形成するので、欠陥のない良質のベース
層が得られる。
は、コレクタ層（又はエミッタ層）を選択エッチングし
てそのあとに絶縁体層をエピタキャル成長させてその上
からベース層を形成するので、欠陥のない良質のベース
層が得られる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の製造方法にて製造されたバイポーラト
ランジスタの一実施例を示すＨＢＴチップの断面図であ
る。この実施例は半絶縁性GaAs基板１上にｎ−GaAsから
なるコレクタ層２，ｐ−GaAsからなるベース層３，ｎ−
AlGaAsからなるエミッタ層４を順次に形成したエミッタ
トップＨＢＴである。このＨＢＴにおいて，ベース引出
し電極３３直下のベース層がGaAsの格子定数α＝5.6533
Å（２５℃）に近い格子定数α＝5.4629Å（２５℃）を
有するフッ化カルシウムCaF2からなる単結晶絶縁体層８
上に設けられている。
ランジスタの一実施例を示すＨＢＴチップの断面図であ
る。この実施例は半絶縁性GaAs基板１上にｎ−GaAsから
なるコレクタ層２，ｐ−GaAsからなるベース層３，ｎ−
AlGaAsからなるエミッタ層４を順次に形成したエミッタ
トップＨＢＴである。このＨＢＴにおいて，ベース引出
し電極３３直下のベース層がGaAsの格子定数α＝5.6533
Å（２５℃）に近い格子定数α＝5.4629Å（２５℃）を
有するフッ化カルシウムCaF2からなる単結晶絶縁体層８
上に設けられている。
第２図は本発明バイポーラトランジスタの製造方法の一
実施例を説明するための工程順に示した半導体チップの
断面図である。
実施例を説明するための工程順に示した半導体チップの
断面図である。
まず、第２図(a)に示すように、半絶縁性GaAs基板１上
に厚さ５００nm程度のｎ−GaAs半導体層を成長してコレ
クタ層２を形成する。
に厚さ５００nm程度のｎ−GaAs半導体層を成長してコレ
クタ層２を形成する。
次に、第２図(b)に示すように、コレクタ層２を部分的
にエッチングによって除去したあとにGaAsと格子整合し
ているフッ化カルシウムを厚さ0.5μｍ程度埋め込むこ
とによって絶縁体層８を形成する。温度５００〜600℃
において、分子線エピタキシャル（ＭＢＥ）法や原子層
エピタキシャル（ＡＬＥ）法を使用すればよいのであ
る。
にエッチングによって除去したあとにGaAsと格子整合し
ているフッ化カルシウムを厚さ0.5μｍ程度埋め込むこ
とによって絶縁体層８を形成する。温度５００〜600℃
において、分子線エピタキシャル（ＭＢＥ）法や原子層
エピタキシャル（ＡＬＥ）法を使用すればよいのであ
る。
次に、第２図(c)に示すように、厚さ0.1μｍ程度のSiO2
層12を形成したあとに少なくとも，フッ化カルシウム層
とコレクタ層の境界を含む領域を露出させたマスクを利
用してｐ−GaAs半導体を0.1μｍ程度、温度５００〜600
℃でアトミック・レイヤーエピタキシ（ＡＬＥ）法によ
り埋め込むことによってベース層３を形成する。
層12を形成したあとに少なくとも，フッ化カルシウム層
とコレクタ層の境界を含む領域を露出させたマスクを利
用してｐ−GaAs半導体を0.1μｍ程度、温度５００〜600
℃でアトミック・レイヤーエピタキシ（ＡＬＥ）法によ
り埋め込むことによってベース層３を形成する。
次に、第２図(d)に示すように、厚さ２００nm程度のｎ
−AlGaAs半導体層を成長してエミッタ層４を形成する。
最後に，周知の方法でエミッタ電極を形成したあとに所
定のパターンを有するマスクを用いてベース層およびコ
レクタ層を部分的に露出しそれぞれベース電極およびコ
レクタ電極を設ける。その結果，第１図に示したＨＢＴ
が得られる。
−AlGaAs半導体層を成長してエミッタ層４を形成する。
最後に，周知の方法でエミッタ電極を形成したあとに所
定のパターンを有するマスクを用いてベース層およびコ
レクタ層を部分的に露出しそれぞれベース電極およびコ
レクタ電極を設ける。その結果，第１図に示したＨＢＴ
が得られる。
なお，以上の実施例において、コレクタ層とエミッタ層
を入れかえてもよいことは改めて詳述するまでもなく明
らかなことである。
を入れかえてもよいことは改めて詳述するまでもなく明
らかなことである。
以上説明したように本発明の製造方法にて製造されたバ
イポーラトランジスタは，ベース層の引出し電極形成用
領域が半絶縁性基板上の単結晶でかつ基板と格子整合し
ている絶縁体層上に形成されているのでコレクタ層（又
はエミッタ層）と接触しないためベース・コレクタ（又
はエミッタ）寄生接合容量を完全に除去でき、又、ベー
ス抵抗も低く、ＨＢＴの動作周波数を今まで不可能だっ
た200GHZ帯以上に大きく向上できる効果がある。
イポーラトランジスタは，ベース層の引出し電極形成用
領域が半絶縁性基板上の単結晶でかつ基板と格子整合し
ている絶縁体層上に形成されているのでコレクタ層（又
はエミッタ層）と接触しないためベース・コレクタ（又
はエミッタ）寄生接合容量を完全に除去でき、又、ベー
ス抵抗も低く、ＨＢＴの動作周波数を今まで不可能だっ
た200GHZ帯以上に大きく向上できる効果がある。
又、本発明バイポーラトランジスタの製造方法は、ベー
ス層を通してのイオン注入工程を使用せず、エピタキシ
ャル成長法を用いて良質のベース層を形成でき寄生抵
抗、容量の小さなバイポーラトランジスタを提供できる
効果がある。
ス層を通してのイオン注入工程を使用せず、エピタキシ
ャル成長法を用いて良質のベース層を形成でき寄生抵
抗、容量の小さなバイポーラトランジスタを提供できる
効果がある。
第１図は本発明の製造方法にて製造されたバイポーラト
ランジスタの一実施例を示すＨＢＴチップの断面図，第
２図(a)〜(d)は本発明バイポーラトランジスタの製造方
法の一実施例を示す工程順に配置した半導体チップの断
面図，第３図は従来のＨＢＴの一例のチップ断面図であ
る。 １……半絶縁性GaAs基板、２……ｎ−GaAsコレクタ層、
３……ｐ−GaAsベース層、４……ｎ−AlGaAsエミッタ
層、５……半絶縁体層、６……トランジスタの真性領
域、８……フッ化カルシウム単結晶絶縁体層、１２……
SiO2層、２２……コレクタ引出電極、３３……ベース引
出電極、４４……エミッタ引出電極。
ランジスタの一実施例を示すＨＢＴチップの断面図，第
２図(a)〜(d)は本発明バイポーラトランジスタの製造方
法の一実施例を示す工程順に配置した半導体チップの断
面図，第３図は従来のＨＢＴの一例のチップ断面図であ
る。 １……半絶縁性GaAs基板、２……ｎ−GaAsコレクタ層、
３……ｐ−GaAsベース層、４……ｎ−AlGaAsエミッタ
層、５……半絶縁体層、６……トランジスタの真性領
域、８……フッ化カルシウム単結晶絶縁体層、１２……
SiO2層、２２……コレクタ引出電極、３３……ベース引
出電極、４４……エミッタ引出電極。
Claims (1)
- 【請求項１】半絶縁性基板上に第１（又は第３）の半導
体材料からなるコレクタ（又はエミッタ）層を成長する
工程と、所定のパターンを有する第１のマスクを用いて
前記コレクタ（又はエミッタ）層を前記半絶縁性基板に
達するまで選択的にエッチングする工程と、前記半絶縁
性基板の露出部分に所定の格子常数を有する単結晶絶縁
体からなる所定の厚さの絶縁体層をエピタキシャル成長
する工程と、少なくとも、前記絶縁体層とコレクタ（又
はエミッタ）層との境界を含む領域を露出させた第２の
マスクを形成する工程と、第２の半導体材料からなるベ
ース層を選択的に成長する工程と、その後に第３（又は
第１）の半導体材料からなるエミッタ（又はコレクタ）
層を前記ベース層上に成長する工程とを含むことを特徴
とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283422A JPH0666324B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283422A JPH0666324B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124256A JPH01124256A (ja) | 1989-05-17 |
| JPH0666324B2 true JPH0666324B2 (ja) | 1994-08-24 |
Family
ID=17665327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283422A Expired - Lifetime JPH0666324B2 (ja) | 1987-11-09 | 1987-11-09 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666324B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63168049A (ja) * | 1986-12-29 | 1988-07-12 | Nec Corp | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
-
1987
- 1987-11-09 JP JP62283422A patent/JPH0666324B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124256A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896203A (en) | Heterojunction bipolar transistor | |
| EP0184016B1 (en) | Heterojunction bipolar transistor | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPH0458703B2 (ja) | ||
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| JPH0666324B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH05129322A (ja) | 半導体装置の製造方法 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0652737B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01233767A (ja) | ヘテロ接合バイポーラ・トランジスタおよびその製造方法 | |
| JPS63168049A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2921222B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63156358A (ja) | バイポ−ラ化合物半導体装置の製造方法 | |
| JPH07245316A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2002124522A (ja) | バイポーラトランジスタとその製造方法 |