JPH0666340B2 - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPH0666340B2
JPH0666340B2 JP61172087A JP17208786A JPH0666340B2 JP H0666340 B2 JPH0666340 B2 JP H0666340B2 JP 61172087 A JP61172087 A JP 61172087A JP 17208786 A JP17208786 A JP 17208786A JP H0666340 B2 JPH0666340 B2 JP H0666340B2
Authority
JP
Japan
Prior art keywords
effect transistor
gas
field effect
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61172087A
Other languages
English (en)
Other versions
JPS6328073A (ja
Inventor
隆夫 松山
久樹 樽井
信哉 津田
昭一 中野
幸徳 桑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61172087A priority Critical patent/JPH0666340B2/ja
Priority to US07/072,180 priority patent/US4799087A/en
Publication of JPS6328073A publication Critical patent/JPS6328073A/ja
Publication of JPH0666340B2 publication Critical patent/JPH0666340B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8163—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising long-range structurally-disordered materials, e.g. one-dimensional vertical amorphous superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8181—Structures having no potential periodicity in the vertical direction, e.g. lateral superlattices or lateral surface superlattices [LSS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は電界効果トランジスタに関するもので、特に光
ＣＶＤ法等により制作可能な超格子構造膜を備える高移
動度トランジスタに関する。
（ロ）従来の技術 従来、高移動度トランジスタとしてＨＥＭＴ（High Ele
ctron Mobility Transisitor）がある（例えばJApanese
JOURNAL OF APPLIED PHYSICS VoL.19,No.5, MAY,1980
pp.L225〜L227参照）。
これは半絶縁性ＧａＡｓ基板上にアンドープＧａＡｓ、
ＡｌＧａＡｓを順次積層したもので、ＡｌＧａＡｓには
Ｓｉがドープされている。このＳｉがドナーとなりイオ
ン化して、このとき発生した電子がＧａＡｓの伝導体の
底のエネルギーが低いためＡｌＧａＡｓとアンドープＧ
ａＡｓのヘテロ界面のＧａＡｓ層側に蓄積する。この電
子が２次元電子を形成しチャネルとなり、このシャネル
がゲート電圧で制御される。このためＨＥＭＴはチャネ
ル（アンドープＧａＡｓ層）と不純物をドープするキャ
リア供給層（ＡｌＧａＡｓ層）を分け、ＡｌＧａＡｓ層
に不純物を大量にドープしてチャネルのキャリア濃度を
増しても、チャネルには不純物を直接ドープしないため
移動度は下がらない。
（ハ）発明が解決しようとする問題点 上述のように、ＨＥＭＴはチャネル層への注入キャリア
を高濃度化することで高速動作を可能にしていたが、チ
ャネル層への注入キャリアの高濃度化をより一層図り、
さらなる高速動作が望まれている。
本発明は上記の点に留意したものであり、チャネル層へ
の注入キャリアのより一層の高濃度化を実現し得る新規
な構造の電界効果トランジスタを提供しようとするもの
である。
（ニ）問題点を解決するための手段 本発明は電界効果トランジスタのゲート電極とチャネル
層の間にゲート電極に対しその長さ方向と略垂直方向に
なるように、互いにバンドギャップが異なるバリア層と
井戸層とが繰り返し積層されてなる超格子構造膜が備え
られていることを特徴とする。
（ホ）作用 ゲート電極とチャネル層の間に超格子構造膜を用いるこ
とにより２次元電子の発生とキャリア閉じ込め効果によ
ってチャネル層へ量子化された電子を注入することがで
き、高移動度の電界効果トランジスタを実現できる。
（ヘ）実施例 第１図は本発明実施例の電界効果トランジスタの断面図
である。
図において、(9)は基板であり、この基板(9)上の左側に
はドレイン電極(7)が設けられ、このドレイン電極(7)と
基板(9)上に水素化非晶質シリコン（a-Si：Ｈ、ただし
ａは非晶質（amorphous）を意味し、微結晶を含む広義
な意味において使用する。）(8)が設けられている。ま
た基板(9)上の右側に非晶質シリコンオキサイド（a-Si
O）（絶縁膜）(11)が設けられ、このa-SiO(11)上の左側
に水素化非晶質シリコンカーバイド（a-Si1-xCx：Ｈ）
(10)が中央部にa-Si：Ｈ（井戸層）(6)とn+a-Si1-xCx：
Ｈ（バリア層）(5)を積層した超格子構造膜(12)が、右
側にa-Si1-xCx：Ｈ(3)とゲート電極(4)が設けられ、こ
れらの上にa-SiO(2)が設けられている。
次にこの構造を実現するための製法を以下に説明する。
まず、基板(9)上にドレイン電極(7)を形成し、その後ド
レイン電極(7)を含む基板(9)上に低圧水銀灯（波長184.
9nm、10mW/cm2）を用いた光ＣＶＤ法でa-Si：Ｈ(8)を400
0Å形成する（反応条件：Si2H 30SCCM、基板温度200
℃、反応圧27Pa）。そして、このa-SiO：Ｈ(8)の右側を
エッチング除去し、除去した部分の基板(9)上に光ＣＶ
Ｄ法を用いてa-SiO(11)をドレイン電極(7)に接続して10
00Å形成する（反応条件：O2/Si2H6＝1 60SCCM、基板温
度200℃、反応圧200Pa）。次に、a-SiO(11)上に光ＣＶ
Ｄ法を用いてa-Si1-xCx：H(10)をa-Si：Ｈ(8)に接続し
て幅30Å、高さ4000Å形成する（反応条件：C2H2/Si2H6
＝0.07 220SCCM、基板温度200℃、反応圧150Pa）。この
ときa-Si：Ｈ(8)の左側30Å以外の部分はマクスしてお
く。次にa-SiO(11)上に光ＣＶＤ法を用いてa-Si：Ｈ(6)
を25Å形成する（反応条件：Si2H6 30SCCM、基板温度20
0℃、反応圧27Pa）。その後、a-Si：Ｈ(6)上に光ＣＶＤ
法を用いてn+a-Si1-x：Ｈ(5)を25Å形成する（反応条
件：C2H2/Si2H6＝0.07、PH3(Si2H6+C2H2)＝0.01 440SCC
M、基板温度200℃、反応圧150Pa）。このa-Si：Ｈ(6)と
n+a-Si1-xCx：Ｈ(5)の形成工程を交互に繰り返し膜厚が
4000Åになるまで積層する。次にa-SiO(11)上の右側に
光ＣＶＤ法を用いてa-Si1-xCx：Ｈ(3)を超格子構造膜(1
2)に接続して幅30Å、高さ4000Å形成する（反応条件：
C2H2/Si2H6＝0.07 220SCCM、基板温度200℃、反応圧150
Pa）。次にa-SiO(11)上にa-Si1-xCx：Ｈ(3)に接続して
ゲート電極(4)を形成する。そして最後に、a-Si1-xCx：
Ｈ(3)(10)、ゲート電極(4)、n+a-Si1-xCx：Ｈ(5)上に光
ＣＶＤ法を用いてa-SiO(2)を1000Å形成する（反応条
件：O2/Si2H6＝1 60SCCM、基板温度200℃、反応圧200P
a）。
また、他の実施例としてa-Si：Ｈ(8)の代わりに水素化
非晶質シルコンゲルマニウム（a-Si1-xGex：Ｈ）、水素
化非晶質ゲルマニウム（a-Ge：Ｈ）等を用いてもよい。
さらに、バリア層(5)と井戸層(6)の材料は下記する組合
わせが考えられる。
a-Si1-xNx：Ｈ、a-Si1-xCx：Ｈは窒素や炭素の含有量に
よってそれぞれのバンドギャップEgが得られ、半導体領
域と絶縁体領域がある。a-SiOxは酸素の含有量によって
それぞれのバンドギャップEgが得られる。
本発明のトランジスタを構成する材料の成膜条件（基板
温度、反応性、膜厚、流量、ガス組成）を以下に示す。
また、超格子構造膜(12)の一方の層はｎ形で構成されて
いるので括弧内にドーピング量も並記した。
なお、a-SiO(2)(11)の代わりに非晶質シリコンナイトラ
イド（a-SiN）等を用いてもいいし、a-Si1-xCx：Ｈ(10)
の代わりに水素化非晶質シリコンナイトライド（a-Si
1-xNx：Ｈ）、a-SiN、a-SiOx等を用いてもよい。
第２図は本発明実施例のトランジスタを製造するための
光ＣＶＤ装置の概念図であって、反応室(21)の天面に光
照射窓としての石英板(22)により閉塞し、その石英板(2
2)のさらに上方に紫外光を輻射する低圧水銀ランプの光
源(23)が設けられ、斯る光源(23)から輻射された前記紫
外光は石英板(22)を透過して反応室(21)内に到達する。
反応室(21)内の中央には基板(9)がヒータ(25)を内蔵し
た載置台(26)上に配置され、前記石英板(22)は反応空間
を挾んで対峙している。前記紫外光の光エネルギにより
分解される原料ガスは斯る原料ガスを貯蔵するガスボン
ベ(27a)(27b)(27c)…を出発し、バルブ(28a)(28b)(28c)
…、マスフローコントローラ(29a)(29b)(29c)…及び選
択された原料ガスのみを周期的に導出するガス選択器(3
0)を介して、所定温度例えば室温〜80℃程度に制御され
た水銀槽(31)を通過して、増感材として作用する水銀蒸
気と共に反応室(21)内に導入される。このように水銀蒸
気を利用した方法は水銀増感法と称せられ、これ自体は
広く知られた技術であり、紫外光を吸収しない或いは吸
収率の低い分子に分解反応を起こさせるときに用いられ
る。すなわち、反応ガスは紫外光により直接分解される
のではなく、水銀蒸気が斯る紫外光を吸収して励起され
高エネルギ状態となり、高エネルギ状態の水銀が反応ガ
ス分子と衝突することによって分解反応を起すものであ
る。
こり光ＣＶＤ装置を用いてa-Si：Ｈ(6)、n+a-Si1-xCx：
Ｈ(5)を製造する場合の説明を以下に示す。
先ず原料ガスとして、SiH4、Si2H6、Si3H8等のシラン系
ガスを貯蔵した第１ガスボンベ(27a)と、C2H2、SiH2(CH
3)4-n(n＝1、2、3）等の炭素源ガスを貯蔵した第２ガスボ
ンベ(27b)と、PH3等を貯蔵した第３ガスボンベ(27c)と
を用意し、装置のガス供給にセッティングする。この実
施例に於いては、第１ガスボンベ(27a)はSi2H6を貯蔵
し、第２ガスボンベ(27b)はC2H2を、また第３ガスボン
ベ(27c)はPH3を各々貯蔵していることにする。
反応室(21)内に形成すべき薄膜がa-Si：Ｈ(6)であるか
或いはn+a-Si1-xCx：Ｈ膜(5)であるのかに応じてガス選
択器(30)によって周期的に選択されたSi2H6ガス或いは
斯るSi2H6ガスにC2H2及びPH3を添加せしめた混合ガス
を、所定値に温度制御された水銀槽(31)を通して供給さ
れる。斯る原料ガスの流量及び混合比率は各々のガス供
給系に設けられたマスフローコントローラ(29a)(29b)(2
9c)により制御される。反応室(21)内に導入される原料
ガスの圧力所定値とし支持体(24)をヒータ(25)からの加
熱により200℃程度に保持する。
この状態で反応室(21)内を図示していないロータリポン
プ及びターボモレキュラポンプ等により所定値程度まで
排気し、先ずn+a-Si1-xCx：Ｈ膜(5)を膜厚にして約25Å
形成すべくガス選択器(30)によって選択されたSi2H6ガ
ス＋C2H2ガス＋PH3ガスを前記条件通りに反応室(21)に
導入し、光源(2)としての低圧水銀ランプから選択的に
取り出した波長1849Å照射強度10mW/cm2の紫外光を所定
時間照射する。次いで原料ガスの供給を停止し、ロータ
リポンプ等により排気を行なう。排気が終了するとガス
選択器(30)によりSi2H6ガスのみを選択し膜厚約25Åのa
-Si：Ｈ膜(6)の形成に入る。光分解に使用される波長は
前記n+a-Si1-xCx：Ｈ膜(5)と同様1849Åの紫外光であ
り、照射強度10mW/cm2の前記紫外光を所定時間照射する
ことにより膜厚約25Åのa-Si：Ｈ膜(6)が得られる。
そして、再び反応室(21)内の排気を行なった後、n+a-Si
1-xCx：Ｈ膜(5)をSi2H6ガス＋C2H2ガス＋PH3ガスの光分
解により得、排気後Si2H6ガスのみによりa-Si：Ｈ膜(6)
を得る。この様な工程の繰返しによって、n+a-Si1-xC
x：Ｈ膜(5)とa-Si：Ｈ膜(6)とを周期的に積層した超格
子構造膜(12)が製造される。
さて、上記実施例にあっては原料ガスを水銀槽(31)を通
して反応室(21)に導いていたが、この場合に用いられる
原料ガス即ちSi2H6、Ｃ２Ｈ２PH3は水銀増感法を用いる
ことなく光分解することができるので、この場合上記原
料ガスをバイパス路（ＢＬ）を介して直接反応室(21)に
導入させることができる。
ここで、本発明のトランジスタの動作について説明す
る。
まず、超格子構造膜(12)で発生したキャリアは井戸層
(6)に蓄積され量子化して２次元電子となる。この量子
化された２次元電子は井戸層(6)方向には高い移動度を
有し、ゲート電極(4)に印加される電圧によりa-Si1-xC
x：Ｈ(10)をトンネリングし、a-Si：Ｈ(8)／a-Si1-xC
x：Ｈ(10)ヘテロ接合界面のチャネル層へ注入される。
この注入された２次元電子はソース電極(1)とドレイン
電極(7)間に印加される電圧によって制御することがで
きる。
また、第３図は井戸層(6)膜厚に対する移動度に変化を
示す。
これから、井戸層の膜厚を20Å程度にすることにより、
従来のＨＥＭＴの移動度（イ）により約４倍大きくなる
ことがわかる。
また、第４図は井戸層(6)膜厚に対するチャネル層へ注
入されるキャリア濃度の変化を示す。
これから、井戸層(6)膜厚を20Å程度にすることにより
キャリア濃度を従来のＨＥＭＴ（ロ）より約１桁増加で
きる。
さらに、上記移動度の増大に加え本発明実施例の電界効
果トランジスタは縦型構造にしているので、チャネル長
を数千Åまで短小化でき従来のＨＥＭＴより約10倍高速
動作が可能となる。
なお、横型構造の場合でも従来のＨＥＭＴより約４倍の
高速動作が可能である。
また、上述した〔Å〕特性は超格子構造膜(12)のバリア
層(5)に半導体を用いた場合で、バリア層(5)に絶縁体
（a-SiN、a-SiOx）を用いた場合には、キャリアの閉じ
込め効果がさらに現われ、チャネル層へ注入されるキャ
リア濃度は高くなる。
（ト）発明の効果 本発明電界効果トランジスタは以上の説明から明らかな
如く、ゲート電極とチャネル層の間にゲート電極の長さ
方向に積層されてなる超格子構造膜が備えられることに
よってキャリアの閉じ込め効果により量子化された２次
元電子をチャネル層に大量に注入でき移動度を従来に比
して約４倍に改善できた。さらに縦型構造にすることに
よりチャネル長の短小化が図れ従来の動作速度に比して
約10倍の高速化ができた。
【図面の簡単な説明】
第１図は本発明実施例の電界効果トランジスタの断面
図、第２図は本発明実施例の電界効果トランジスタを製
造するための光ＣＶＤ装置の概念図、第３図は井戸層膜
厚に対する移動度の変化を示す特性図、第４図は井戸層
膜厚に対するキャリア濃度を示す特性図である。 (1)……ソース電極、(2)(11)……絶縁体、(4)……ゲー
ト電極、(5)……バリア層、(6)……井戸層、(7)……ド
レイン電極、(9)……基板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 昭一 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 桑野 幸徳 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】電界効果トランジスタのゲート電極とチャ
    ネル層の間に、ゲート電極に対しその長さ方向と略垂直
    方向になるように、互いにバンドギャップが異なるバリ
    ア層と井戸層とが繰り返し積層されてなる超格子構造膜
    が備えられていることを特徴とする電界効果トランジス
    タ。
  2. 【請求項２】前記超格子構造膜は基板と平行に積層さ
    れ、チャネル層は基板と垂直方向にあることを特徴とす
    る特許請求の範囲第１項記載の電界効果トランジスタ。
  3. 【請求項３】前記超格子構造膜の井戸層は半導体であ
    り、バリア層は半導体または絶縁体であることを特徴と
    する特許請求の範囲第１項または第２項記載の電界効果
    トランジスタ。
  4. 【請求項４】前記超格子構造膜の井戸層膜厚は１０〜１
    ０００Åであることを特徴とする特許請求の範囲第１項
    ないし第３項のいずれかに記載の電界効果トランジス
    タ。
JP61172087A 1986-07-22 1986-07-22 電界効果トランジスタ Expired - Lifetime JPH0666340B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61172087A JPH0666340B2 (ja) 1986-07-22 1986-07-22 電界効果トランジスタ
US07/072,180 US4799087A (en) 1986-07-22 1987-07-10 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61172087A JPH0666340B2 (ja) 1986-07-22 1986-07-22 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS6328073A JPS6328073A (ja) 1988-02-05
JPH0666340B2 true JPH0666340B2 (ja) 1994-08-24

Family

ID=15935300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61172087A Expired - Lifetime JPH0666340B2 (ja) 1986-07-22 1986-07-22 電界効果トランジスタ

Country Status (2)

Country Link
US (1) US4799087A (ja)
JP (1) JPH0666340B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326650B1 (en) 1995-08-03 2001-12-04 Jeremy Allam Method of forming a semiconductor structure
EP0757392B1 (en) * 1995-08-03 2003-12-17 Hitachi Europe Limited Semiconductor structures
CN100492697C (zh) * 2003-08-22 2009-05-27 松下电器产业株式会社 纵型有机fet及其制造方法
US9466679B2 (en) * 2014-08-13 2016-10-11 Northrop Grumman Systems Corporation All around contact device and method of making the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642144A (en) * 1983-10-06 1987-02-10 Exxon Research And Engineering Company Proximity doping of amorphous semiconductors

Also Published As

Publication number Publication date
US4799087A (en) 1989-01-17
JPS6328073A (ja) 1988-02-05

Similar Documents

Publication Publication Date Title
JP2006203120A (ja) 半導体装置の製造方法
JPH06105691B2 (ja) 炭素添加非晶質シリコン薄膜の製造方法
CN103109352A (zh) 用于3d内存应用的pecvd氧化物-氮化物以及氧化物-硅堆栈
US4914059A (en) Process for the heat flash vapour phase deposition of an insulating layer on a III-V material substrate and its application to the production of a MIS structure
JPS588128B2 (ja) 半導体装置作製方法
JPH0666340B2 (ja) 電界効果トランジスタ
JP2590161B2 (ja) Ｍｉｓ型電界効果トランジスタの製造法
JP3402881B2 (ja) 半導体装置の製造方法
JP3596188B2 (ja) 薄膜トランジスタの製造方法
KR940002735B1 (ko) 반도체 장치의 제조방법
JP4124675B2 (ja) シリコンウェハを低温酸化する方法およびその装置
JPS5982732A (ja) 半導体装置の製造方法
CN1507016A (zh) 形成氧化层的方法
CN1270359C (zh) 低温下使硅晶片氧化的方法及其使用的设备
JPH05335607A (ja) 半導体装置
JP3307937B2 (ja) 半導体層及び絶縁層製造法
JPH06105718B2 (ja) 半導体装置及びその製造方法
WO1987005439A1 (en) A low temperature method for forming a gate insulator layer for semiconductor devices
JPH04127542A (ja) 半導体装置
JP2890693B2 (ja) 光反転ｃｖｄ方法
JPH0682683B2 (ja) 薄膜トランジスタの製造方法
JP2753018B2 (ja) 薄膜トランジスターの製造方法
JPH0535718B2 (ja)
JP2004241784A (ja) 薄膜トランジスタの製造方法
JP2764422B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term