JPS6328073A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ

Info

Publication number
JPS6328073A
JPS6328073A JP61172087A JP17208786A JPS6328073A JP S6328073 A JPS6328073 A JP S6328073A JP 61172087 A JP61172087 A JP 61172087A JP 17208786 A JP17208786 A JP 17208786A JP S6328073 A JPS6328073 A JP S6328073A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
xcx
film
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61172087A
Other languages
English (en)
Other versions
JPH0666340B2 (ja
Inventor
Takao Matsuyama
隆夫 松山
Hisaki Tarui
久樹 樽井
Shinya Tsuda
津田　信哉
Shoichi Nakano
中野　昭一
Yukinori Kuwano
桑野　幸徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61172087A priority Critical patent/JPH0666340B2/ja
Priority to US07/072,180 priority patent/US4799087A/en
Publication of JPS6328073A publication Critical patent/JPS6328073A/ja
Publication of JPH0666340B2 publication Critical patent/JPH0666340B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8163—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising long-range structurally-disordered materials, e.g. one-dimensional vertical amorphous superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8181—Structures having no potential periodicity in the vertical direction, e.g. lateral superlattices or lateral surface superlattices [LSS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は電界効果トランジスタに関するもので、特に光
ＣＶＤ法等により製作可能な超格子構造膜を備える高移
動度トランジスタに関する。
（ロ）従来の技術 従来、高移動度トランジスタとしてＨＥＭＴ（Ｈｉｇｈ
　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉヒｙ　Ｔｒａｎｓｉ
ｓｉｔｏｒ）がある（例えばＪＡＰＡＮｔｓｔ　Ｊｏａ
＊５ＡＬＯＦ　ＡｐｐＬ＋ｔｏ　Ｐ＋＋ｙｓ＋ｃｉＶＯ
Ｌ　１９．Ｎｏ、　５　、　　Ｌｙ、１９８０　ｐｐ、
Ｌ２２５〜Ｌ２２７参照）。
これは半絶縁性ＧａＡｓ基板上にアンドープＧａＡｓ、
ＡｆｆｉＧａＡｓを順次積層したもので、ＡｆｆｉＧａ
ＡｓにはＳＬがドープされている。このＳｔがドナーと
なりイオン化して、このとき発生した電子がＧ　ａ　Ａ
　ｓの伝導体の底のエネルギーが低いためＡＮＧａＡＳ
とアンドープＧａＡｓのへテロ界面のＧａＡｓ酒側に蓄
積する。この電子が２次元電子を形成しチャネルとなり
、このチャネルがゲートを圧で制御される。このためＨ
ＥＭＴはチャネル（アンドープＧａＡｓ層）と不純物を
ド−プするキャリア供給層（ＡρＧ　ａ　Ａ　Ｓ　ｍ　
）を分（づ、ＡｆＧａＡｓＪｉに不純物を大量にドープ
してチャネルのキャリア濃度を増しても、チャネルには
不純物を直接ドープしないため移動度は下がらない。
（ハ）発明が解決しようとする問題点 上述のように、ＨＥ　Ｍ　Ｔはチャネル層への注入キャ
リアを高濃度化することで高速動作を可能にしていたが
、チャネル層への注入キャリアの高濃度化をより一滑図
り、きらなる高速動作が望まれている。
本発明は上記の点に留意したものであり、チャネル層へ
の注入キャリアのより一層の高濃度化を実現し得る新規
な構造の電界効果トランジスタを提供しようとするもの
である。
（ニ）問題点を解決するための手段 本発明は電界効果トランジスタのゲート電極とチャネル
層の間にゲート電極に対しその長さ方向と略垂直方向に
８１着されてなる超格子構造膜が備えられていることを
特徴とする。
（ホ）作用 ゲート電極とチャネル層の間に超格子構造膜を用いるこ
とによる２次元電子の発生とキャリア閉じ込め効果によ
ってチャネル、１へ量子化された電子を注入することが
でき、高移動度の電界効果トランジスタを実現できる。
（へ）実施例 第１図は本発明実施例の電界効果トランジスタの断面図
である。
図において、（９）は基板であり、この基板（９）上の
左側にはドレイン電極（７）が設けられ、このドレイン
電極（７）と基板（９）上に水素化非晶質シリコン（ａ
　−５ｉ’　）１　％　ただしａは非晶質（ａｍｏｒｐ
ｈｏｕｓ　）を意味し、微結晶を含む広義な意味におい
て使用する。＞（８）が設けられている。また基板（９
）上の右側に非晶質シリコンオキサイド（ａ−５ｉＯ）
（絶縁膜）（１１）が設けられ、このａ−５ｉＯ（１１
）上の左側に水素化非晶質シリコンカーバイド（ａ−５
ｉｌ　−ｘｃＸ　’　８）（１０）が、中央部にａ−５
ｉ：Ｈ（井戸ＮＪ）＜６）とｎ”ａ−５１＋−ｘＣｘ：
）Ｉ（バリア層）（５）を積層した超格子構造膜（１２
）が、右側にａ−５ｉｔ−ｘｃＸ’Ｈ（３）とゲート電
極（４）が設けられ、これらの上にａ−５ｉＯ（２）が
設けられている。
次にこの＃Ｉ造を実現するための製法を以下に説明する
。まず、基板（９）上にドレイン電極（７）を形成し、
その後ドレイン電極（７）を含む基板（９）上に低圧水
銀灯（波長１８４．９ｉｍ、１０ｍＷ／ｃｍ２）を用い
た光ＣＶＤ法でａ−５ｉ：Ｈ（８）を４０００人形成す
る（反応条件；　Ｓｉ、Ｈ，３０ＳＣＣＭ、基板温度２
００″Ｃ１反応圧２７Ｐ８）、そして、このａ−５ｉ：
Ｈ（８）の右側をエツチング除去し、除去した部分の基
板（９）上に光ＣＶＤ法を用いてａ−５ｉＯ（１１）を
ドレイン電極（７）に接続して１０００人形成するく反
応条件：　Ｏ＋／Ｓｉ、Ｈａ”　ｔ　　６０５ＣＣＭ、
基板温度２００℃、反応圧２００Ｐａ）、次に、ａ−５
ｉＯ（１１）上に光ＣＶＤ法を用いてａ−５ｉ、−、Ｃ
ｘ：）Ｉ（１０）をａ−５ｉ：Ｈ（８）に接続して幅３
０人、高芒４０００人形成する（反応条件：　Ｃ，Ｈｒ
／Ｓｉ＋Ｈ，＝０．０７２２０５ＣＣＭ、基板温度２０
０°Ｃ５反応圧１５０Ｐａ）、このときａ−５ｉ：Ｈ（
８）の左側３０人以外の部分はマスクしておく０次にａ
−５ｉＯ（１１）上に光ＣＶＤ法を用いてａ−５ｉ；Ｈ
（６）を２５人形成する（反応条件：　Ｓｉ、Ｈｒ　３
０ＳＣＣＭ、基Ｆｉ、温度２００℃、反応圧２７Ｐａ）
、その後、ａ−５ｉ：）！（６）上に光ＣＶＤ法を用い
てｎ”ａ−５ｉ＋−ｘｃｘ；Ｈ（５）を２５人形成する
（反応条件：　ＣｔＨｓ／Ｓｉ＊Ｈａ＝０．０７、ＰＨ
１／＜Ｓｉ、Ｈ，＋Ｐ、）１２）＝０．０１４４０Ｓｃ
ＣＭ、基板温度２００°Ｃ１反応圧１５０Ｐａ）。
このａ−５ｉ：Ｈ（８）とｎ”ａ−５ｉ、−ｘｃｘ：Ｈ
（５）の形成工程を交互に繰り返し膜厚が４０００人に
なるまで積層する０次にａ−５ｉＯ（１１）上の右側に
光ＣＶＤ法を用いてａ−５ｉＩ−ｘｃｘ：Ｈ（３）を超
格子構造膜（１２）に接続して幅３０人、高き４０００
人形成する（反応条件：　Ｃ，Ｈ，／Ｓｔ、）Ｉ＝＝０
．０７２２０５ＣＣＭ、基板温度２００°Ｃ１反応圧１
５０Ｐａ）９次にａ−５ｉＯ（１１）上にａ−５ｉ＋−
ｘｃＸ’Ｈ（３）に接続してゲート電極（４）を形成す
る。そして最後に、ａ−５ｉ　、　＋　ｘｃｘ　：旧３
　）（１０）、ゲート電極（４）、ｎ”ａ−５ｉ。
−、Ｃｘ二Ｈ（５）上に光ＣＶＤ法を用いてａ−５ｉＯ
（２）を１０００人形成するく反応条件：　ＯＩｔ’Ｓ
ｉ：Ｈａ”　Ｌ　　６０ＳＣＣＭ、基板温度２００°Ｃ
１反応圧２００Ｐａ）。
また、他の実施例としてａ−５ｉ：Ｈ（８＞の代わりに
水累化非晶質シリコンゲルマニウム（ａ−５ｉ、　−ｘ
Ｇｅｘ：Ｈ）、水素化非晶質ゲルマニウム（ａ−Ｇｅ：
！（）等を用いてもよい。
きらに、バリア、１１（５）と井戸Ｎ（６）の材料は下
記する組合わせが考えられる。
（以下余白） ａ−５ｉ＋−、Ｎｘ：Ｈ，ａ−５ｉｔ−ｘｃｘ’Ｈは窒
素や炭素の含有量によってそれぞれのバンドギャップＥ
ｇが得られ、半導体領域と絶縁体領域がある。　ａ−５
ｉＯｘは酸素の含有量によってそれぞれのバンドギャッ
プ聰が得られる。
本発明のトランジスタを構成する材料の成膜条件（基板
温度、反応性、膜厚、流量、ガス組成）を以下に示す、
また、超格子構造膜（１２）の一方の届はｎ形で構成さ
れているので括弧内にドーピング景も並記した。
（以下余白） ■ 【 なお、ａ−５ｉＯ（２）（１１）の代わりに非晶質シリ
コンナイトライド（ａ−５ｉＮ）等を用いてもいいし、
ａ−５１１−エＣｘ二旧１０）の代わりに水素化非晶質
ンリコンナイトライド（ａ−５ｉ、、Ｎｘ：Ｈ）、ａ−
５ｉＮ、　ａ−５ｉＯｘ等を用いてもよい。
第２図は本発明実施例のトランジスタを製造するための
光ＣＶＤ装置の概念図であって、反応室（２１）の天面
に光照射窓としての石英板〈２２）により閉空し、その
石英板（２２）のさらに上方に紫外光を輻射する低圧水
銀ランプの光源〈２３）が設けられ、斯る光源〈２３）
から輻射された前記紫外光は石英板（２２）を透過して
反応室（２１）内に到達する。反応室（２１）内の中央
には基板（９）がヒータ（２５）を内蔵した截置台（２
６）上に配置きれ、前記石英板（２２）と反応空間を挾
んで対峙している。前記紫外光の光エネルギにより分解
される原料ガスは断る原料ガスを貯蔵するガスボンベ（
２７ａ）（２７ｂ）（２７ｃ）・・・ヲ出発し、バルブ
（２８ａ）（２８ｂ）（２８ｃ）・・・、マス７０−−
ｒントローラ（２９ａ）（２９ｂ）（２９ｃ〉・・・及
び選択された原料ガスのみを周期的に導出するガス選択
器（３０）を介して、所定温度例えは室温〜８０°Ｃ程
度に制御された水ｆｆｌ槽（３１）を通過して、増感材
として作用する水ｆｆｌ蒸気と共に反応室（２１）内に
導入される。このように水銀蒸気を利用した方法は水銀
増感法と称せられ、これ自体は広く知られた技術であり
、紫外光を吸収しない或いは吸収率の低い分子に分解反
応を起こさせるときに用いられる。すなわら、反応ガス
は紫外光により直接分解されるのではなく、水銀蒸気が
断る紫外光を吸収して励起され高エネルギ状態となり、
高エネルギ状態の水銀が反応ガス分子と衝突することに
よって分解反応を起すものである。
この光ＣＶＤ装置を用いてａ−５ｉ；Ｈ（６）、ｎ”ａ
−５ｉ＋−ｘＣｘ：）＋（５）を製造する場合の説明を
以下に示す。
先ず原料ガスとして、ＳｉＨ，、Ｓｉ＋Ｈｔ、　５Ｌｓ
Ｈａ等のシラン系ガスを貯蔵した第１ガスボンベ（２７
ａ）と、Ｃ，）１．、ＳｉＨ，（ＣＨｓ）、−（ｎ−１
，２，３）等の炭素源ガスを貯蔵した第２ガスボンベ＜
２７ｂ）と、ＰＨ＋等を貯蔵した第３ガスボンベ（２７
ｃ）とを用意し、装置のガス供給にセツティングする。
この実施例に於いては、第１ガスボンベ（２７ｇ＞はＳ
ｉ＋Ｈｓを貯蔵し、第２ガスボンへ（２７ｂ）はＣ，Ｈ
，を、また第３ガスボンへ（２７ｃ）はＰＨｓを各々貯
蔵していることにする。
反応室〈２１）内に形成すべき薄膜がａ−５ｉ：Ｈ（６
）であるか或いはｎ”ａ−５ｉ＋−ｘｃｘ’Ｈ膜（５）
であるのかに応じてガス選択器（３０）によって周期的
に選択きれたＳｉ＋Ｈａガス或いは斯ルＳ１＋）１１ガ
スにＣ，Ｈ，及びＰＨ３を添加せしめた混合ガスを、所
定値に温度制御された水銀槽（３１）を通して供給され
る。断る原料ガスのｔｒｔｉ及び混合比率は各々のガス
供給系に設けられたマスフローコントローラ（２９ｇ）
（２９ｂ）（２９ｃ）により制御される０反応室（２１
）内に導入きれる原料ガスの圧力所定値とし支持体（２
４）をヒータ（２５）からの加熱により２００℃程度に
保持する。
この状態で反応室（２１）内を図示していないロータリ
ポンプ及びターボモレキュラポンプ等により所定値程度
まで排気し、先ずｎ’ａ−５ｉ＋−□Ｃｘ：Ｈ膜（５）
を膜厚にして約２５人形成ずへくガス選択器（３０）ｌ
：　、Ｊ：　−）　Ｙ−ｐ択ｃｎたＳｉ、Ｈ６カス＋（
ｇＨ＋ガス＋　ＰＨ＋ガスを前記条件通りに反応室（２
１）に導入し、光源（２）としての低圧水銀ランプから
選択的に取り出した波長１８４９人照射強度１０ｍＷ／
ａｍ’の紫外光を所定時間照射する０次いで原料ガスの
供給を停止し、ロークリポンプ等により排気を行なう、
排気が終了するとガス選択１３０）により５ｉ、Ｈ感ガ
スのみを選択し膜厚約２５人のａ−５ｉ：Ｈ膜（６）の
形成に入る。
光分屏に使用される波長は前３ｅｎ”ａ−５ｉｔ−ｘｃ
ｘ：Ｈ膜〈５）と同様１８４９人の紫外光であり、照射
強度１０輸／ｃ′１Ｔ１２の前記紫外光を所定時間照射
することにより膜厚約２５人のａ−５ｉ　：　）Ｉ膜（
６）が得られる。
そして、再び反応室り２１）内の排気を行なった後、ｎ
″ａ−５ｔ　ｌ　−ｘＣｘ　’　Ｈ膜（５）をＳｉ＋Ｈ
＋ガス十Ｃ，Ｈ，ガス＋ＰＨ＋ガスの光分解により得、
排気後５ｉｔＨｓガスのみによりａ−５ｉ：Ｈ膜（６）
を得る。この様な工程の繰返しによって、ｎ’ａ−５ｉ
＋−ｘｃｘ’Ｈ膜（５）とａ−５ＩＨ膜く６）とを周期
的に積属した超格子構造膜（１２）が製造きれる。
きて、セ記実施例にあっては原料ガスを水銀槽（３１）
を通して反応室（２１）に導いていたが、この場合に用
いられる原料ガス即ちＳｉＪ＋、Ｃ，Ｈ，、ＰＨ１は水
銀増感法を用いることなく光分解することができるので
、この場合上記厘料ガスをバイパス路（ＢＬ）を介して
直接反応室（２１）に導入させることができる。
ここで、本発明のトランジスタの動作について説明する
。
まず、超格子構造膜（１２）で発生したキャリアは井戸
層（６）に蓄積され量子化して２次元電子となる。この
量子化された２次元電子は井戸層（６）方向には高い移
動度を有し、ゲート電極（４）に印加される電圧により
ａ−５ｔ＋−ｘｃｘ：Ｈ（ｔｏ）をトンネリングし、ａ
−５ｉ：Ｈ（８）／　ａ−５ｉ１−ｘｃｘ：Ｈ（１０）
へテロ接合界面のチャネル層へ注入される。この注入さ
れた２次元電子はソース電極（１）とドレイン電極（７
）間に印加きれる電圧によって制御することができる。
また、第３図は井戸層〈６）膜厚に対する移動度の変化
を示す。
これから、井戸層の膜厚を２０人程度にすることにより
、従来のＨＥＭＴの移動度（イ）より約４倍大きくなる
ことがわかる。
また、第４図は井戸層（６）膜厚に対するチャオル急へ
注入きれるキャリアａ度の変化を示す。
これから、井戸７ｆｔ（６）膜厚を２０人程度にするこ
とによりキャリア濃度を従来のＨＥ　Ｍ　Ｔ　（ロ）よ
り約１桁増加できる。
さらに、上記移動度の増大に加え本発明実施例の電界効
果トランジスタは縦型構造にしているので、チャネル長
を数千人まで短小化でき従来のＨＥＭＴより約１０倍高
速動作が可能となる。
なお、横型構造の場合でも従来のＨＥ　Ｍ　Ｔより約４
倍の高速動作が可能である。
また、上述した、特性は超格子構造膜（１２）のバリア
層（５）に半導体を用いた場合で、バリア届（５）に絶
縁体（ａ−５ｉＮ、ａ−５ｉＯｘ）を用いた場合には、
キャリアの閉じ込め効果がさらに現われ、チャネル、腎
へ注入されるキャリア濃度は高くなる。
（ト）発明の効果 本発明電界効果トランジスタは以上の説明から明らかな
如く、ゲート電極とチャネル層の間にゲートＴＬ極の長
さ方向に積石されてなる超格子構造膜が備えられること
によってキャリアの閉じ込め効果により量子化された２
次元電子をチャネル層に大量に注入でき移動度を従来に
比して約４倍に改善できた。さらに縦型構造にすること
によりチャネル長の短小化が図れ従来の動作速度に比し
て約１０倍の高速化ができた。
【図面の簡単な説明】
第１図は本発明実施例の電界効果トランジスタの断面図
、第２図は本発明実施例の電界効果トランジスタを製造
するだめの光ＣＶＤ装置の概念図、第３図は井戸層膜厚
に対する移動度の変化を示ｒ特性図、第４図は井戸層膜
厚に対するキャリア濃度を示す特性図である。 （１）・・・ソース゛Ｉ極、（２）ｍ）・・・絶縁１本
、（４）・・・ゲート′：ｔＬ極、（５）・・・バリア
石、（６）・・・井戸層、（７）・・・ドレイン電極、
（９）・・・基板。

Claims (1)

  1. 【特許請求の範囲】 １、電界効果トランジスタのゲート電極とチャネル層の
    間にゲート電極に対しその長さ方向と略垂直方向に積層
    されてなる超格子構造膜が備えられていることを特徴と
    する電界効果トランジスタ。 ２、前記超格子構造膜は基板と平行に積層され、チャネ
    ル層は基板と垂直方向にあることを特徴とする特許請求
    の範囲第１項記載の電界効果トランジスタ。 ３、前記超格子構造膜の井戸層は半導体であり、バリア
    層は半導体または絶縁体であることを特徴とする特許請
    求の範囲第１項または第２項記載の電界効果トランジス
    タ。 ４、前記超格子構造膜の井戸層膜厚は１０〜１０００Å
    であることを特徴とする特許請求の範囲第１項ないし第
    ３項のいずれかに記載の電界効果トランジスタ。
JP61172087A 1986-07-22 1986-07-22 電界効果トランジスタ Expired - Lifetime JPH0666340B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61172087A JPH0666340B2 (ja) 1986-07-22 1986-07-22 電界効果トランジスタ
US07/072,180 US4799087A (en) 1986-07-22 1987-07-10 Field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61172087A JPH0666340B2 (ja) 1986-07-22 1986-07-22 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS6328073A true JPS6328073A (ja) 1988-02-05
JPH0666340B2 JPH0666340B2 (ja) 1994-08-24

Family

ID=15935300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61172087A Expired - Lifetime JPH0666340B2 (ja) 1986-07-22 1986-07-22 電界効果トランジスタ

Country Status (2)

Country Link
US (1) US4799087A (ja)
JP (1) JPH0666340B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326650B1 (en) 1995-08-03 2001-12-04 Jeremy Allam Method of forming a semiconductor structure
EP0757392B1 (en) * 1995-08-03 2003-12-17 Hitachi Europe Limited Semiconductor structures
CN100492697C (zh) * 2003-08-22 2009-05-27 松下电器产业株式会社 纵型有机fet及其制造方法
US9466679B2 (en) * 2014-08-13 2016-10-11 Northrop Grumman Systems Corporation All around contact device and method of making the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642144A (en) * 1983-10-06 1987-02-10 Exxon Research And Engineering Company Proximity doping of amorphous semiconductors

Also Published As

Publication number Publication date
JPH0666340B2 (ja) 1994-08-24
US4799087A (en) 1989-01-17

Similar Documents

Publication Publication Date Title
JP3286920B2 (ja) 半導体装置の製造方法
JP6950185B2 (ja) 高電子移動度トランジスタの製造方法、高電子移動度トランジスタ
CH648691A5 (en) Low-temperature process for depositing oxide layers by photochemical vapour deposition
KR19980018560A (ko) 게이트 옥사이드의 확산 장벽 특성 개선 방법
JPS6328073A (ja) 電界効果トランジスタ
JP3402881B2 (ja) 半導体装置の製造方法
TW552649B (en) Bottom gate thin film transistor, method of producing the transistor, and display device
US20030168706A1 (en) Semiconductor device and method for fabricating same
TW200426242A (en) Methods for improving quality of high temperature oxide (HTO) formed from halogen-containing precursor and products thereof and apparatus thereof
KR940002735B1 (ko) 반도체 장치의 제조방법
CN1263105C (zh) 形成氧化层的方法
JPS61292369A (ja) 電界効果型薄膜トランジスタ
JPS5982732A (ja) 半導体装置の製造方法
JP2002223016A (ja) 量子素子の製造方法
JPS6394680A (ja) 絶縁ゲイト型電界効果半導体装置
JPH06163930A (ja) 半導体装置とその製造方法
US7358198B2 (en) Semiconductor device and method for fabricating same
JP3307937B2 (ja) 半導体層及び絶縁層製造法
JP2622373B2 (ja) 薄膜トランジスタおよびその製造方法
JPH0292891A (ja) 分子線エピタキシャル成長方法及びその成長装置
JPH03185735A (ja) 半導体装置の製造方法
JPH07107936B2 (ja) ヒ化ガリウムを用いたｍｉｓ型半導体装置の製造方法
JP3165655B2 (ja) 化合物半導体素子の製造方法
JPS62149116A (ja) 薄膜積層超格子構造物の製造方法
JPH03218638A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term