JPH0666395B2 - 薄膜半導体の製造方法 - Google Patents
薄膜半導体の製造方法Info
- Publication number
- JPH0666395B2 JPH0666395B2 JP58091068A JP9106883A JPH0666395B2 JP H0666395 B2 JPH0666395 B2 JP H0666395B2 JP 58091068 A JP58091068 A JP 58091068A JP 9106883 A JP9106883 A JP 9106883A JP H0666395 B2 JPH0666395 B2 JP H0666395B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- temperature
- glass substrate
- transition temperature
- glass transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2922—Materials being non-crystalline insulating materials, e.g. glass or polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 本発明は、熱による極度のガラス基板変形（例えば、熱
膨張、歪曲，軟化など）が起こらない温度範囲で、でき
る限り高温の製造工程を含むことを特徴とする薄膜半導
体装置の製造方法に関する。
膨張、歪曲，軟化など）が起こらない温度範囲で、でき
る限り高温の製造工程を含むことを特徴とする薄膜半導
体装置の製造方法に関する。
従来より、薄膜半導体装置の製造工程において、製造工
程の上限温度を決める大きな要因として、薄膜材料と基
板の耐熱性がある。ガラス基板上の薄膜半導体装置とし
てシリコン薄膜トランジスターを例にとると、薄膜材料
のシリコンの融点は１４２０℃と高温であるため、薄膜
トランジスターの製造工程の上限温度は、ガラス基板の
耐熱性、すなわち膨張率，比熱等の物理的性質が不連続
的に変わるガラス転移温度Ｔｃで決まることが多い。特
に、薄膜半導体デバイスのように、ガラス基板からのナ
トリウムイオンのようなアルカリ金属イオンの汚染を嫌
うデバイスでは、ガラス基板の種類が無アルカリガラス
と限定され、この様なガラス基板の場合、ガラス転移温
度Ｔｃ以下の温度で多結晶シリコン薄膜の形成が行なわ
れた。
程の上限温度を決める大きな要因として、薄膜材料と基
板の耐熱性がある。ガラス基板上の薄膜半導体装置とし
てシリコン薄膜トランジスターを例にとると、薄膜材料
のシリコンの融点は１４２０℃と高温であるため、薄膜
トランジスターの製造工程の上限温度は、ガラス基板の
耐熱性、すなわち膨張率，比熱等の物理的性質が不連続
的に変わるガラス転移温度Ｔｃで決まることが多い。特
に、薄膜半導体デバイスのように、ガラス基板からのナ
トリウムイオンのようなアルカリ金属イオンの汚染を嫌
うデバイスでは、ガラス基板の種類が無アルカリガラス
と限定され、この様なガラス基板の場合、ガラス転移温
度Ｔｃ以下の温度で多結晶シリコン薄膜の形成が行なわ
れた。
第１図は、ガラス転移温度Ｔｃが６００℃のガラス基板
の熱膨張係数の温度依存性を示すものであり、第２図
は、大きさ縦５０mm，横６０mm，厚さ1.1mmの前記ガラ
ス基板を各温度で３０分の窒素熱処理を施してから横方
向６０mmの平坦度を測定したものである。ガラス転移温
度Ｔｃ近傍での熱処理工程前後では、ガラス基板の平坦
度は比較的保持されるものの基板の熱膨張が大きいた
め、熱工程前後で基板の伸長が起こり、前のパターンに
対する合せが困難になり、製造工程の上限温度はガラス
基板のガラス転移温度よりも５０℃前後低い温度にして
いる。第３図は、前記ガラス基板を用いたＮ型シリコン
薄膜トランジスターの従来の製造工程図である。ガラス
転移温度Ｔｃが６００℃であるガラス基板１上に、気相
から化学反応を媒介としてガラス基板１上に不純物を含
まない多結晶を被着する減圧ＣＶＤ法により多結晶シリ
コン薄膜２を５５０℃で形成する。次にパターニングを
行なってからゲート絶縁膜３を１５００Å積層後ゲート
金属薄膜４を真空蒸着法で積層し、ゲート金属電極をパ
ターニングする。さらに、ゲート金属電極をマスクにし
て、リン原子イオン打ち込み５を行ない、保護絶縁膜６
で被覆後、ソース部７，ゲート部８，ドレイン部９の窓
明けをしてソース電極端子１０，ゲート電極端子１１，
ドレイン電極端子１２を形成してＮ型の薄膜トランジス
ターを作製する。
の熱膨張係数の温度依存性を示すものであり、第２図
は、大きさ縦５０mm，横６０mm，厚さ1.1mmの前記ガラ
ス基板を各温度で３０分の窒素熱処理を施してから横方
向６０mmの平坦度を測定したものである。ガラス転移温
度Ｔｃ近傍での熱処理工程前後では、ガラス基板の平坦
度は比較的保持されるものの基板の熱膨張が大きいた
め、熱工程前後で基板の伸長が起こり、前のパターンに
対する合せが困難になり、製造工程の上限温度はガラス
基板のガラス転移温度よりも５０℃前後低い温度にして
いる。第３図は、前記ガラス基板を用いたＮ型シリコン
薄膜トランジスターの従来の製造工程図である。ガラス
転移温度Ｔｃが６００℃であるガラス基板１上に、気相
から化学反応を媒介としてガラス基板１上に不純物を含
まない多結晶を被着する減圧ＣＶＤ法により多結晶シリ
コン薄膜２を５５０℃で形成する。次にパターニングを
行なってからゲート絶縁膜３を１５００Å積層後ゲート
金属薄膜４を真空蒸着法で積層し、ゲート金属電極をパ
ターニングする。さらに、ゲート金属電極をマスクにし
て、リン原子イオン打ち込み５を行ない、保護絶縁膜６
で被覆後、ソース部７，ゲート部８，ドレイン部９の窓
明けをしてソース電極端子１０，ゲート電極端子１１，
ドレイン電極端子１２を形成してＮ型の薄膜トランジス
ターを作製する。
第４図は、従来工程により作製されたＮ型シリコン薄膜
トランジスターの特性図である。ソース・ドレイン電圧
ＶＤＳとして４Ｖを印加し、縦軸のドレイン電流ＩＤの
ソース・ゲート電圧ＶＧＳに対する依存性を示してい
る。薄膜トランジスターの形状は、チャンネル長が３０
μｍ，チャンネル幅は１０μｍである。この薄膜トラン
ジスターの特性は、シリコン薄膜の形成温度が低いため
シリコンの結晶粒径が小さく、しきい値電圧が高く、電
子移動度が小さい欠点をもっていて、薄膜トランジスタ
ーの液晶表示デバイス等への適用は困難である。
トランジスターの特性図である。ソース・ドレイン電圧
ＶＤＳとして４Ｖを印加し、縦軸のドレイン電流ＩＤの
ソース・ゲート電圧ＶＧＳに対する依存性を示してい
る。薄膜トランジスターの形状は、チャンネル長が３０
μｍ，チャンネル幅は１０μｍである。この薄膜トラン
ジスターの特性は、シリコン薄膜の形成温度が低いため
シリコンの結晶粒径が小さく、しきい値電圧が高く、電
子移動度が小さい欠点をもっていて、薄膜トランジスタ
ーの液晶表示デバイス等への適用は困難である。
本発明は、かかる欠点を除去したもので、その目的は、
製造工程をほとんど変化させず薄膜トランジスターのし
きい値電圧を低くし、電子移動度を大きくすることであ
る。そのため、本発明は、無アルカリガラス基板上に、
該ガラス基板のガラス転移温度と当該ガラス転移温度よ
り３０℃高い温度との間の温度であり、かつシリコンが
多結晶状態で形成される温度の下で、後に薄膜トランジ
スタのソース・ドレイン・チャンネルの形成されるシリ
コン多結晶薄膜を形成する工程を有することを特徴とす
る。即ち、薄膜半導体デバイスに用いられる無アルカリ
ガラス基板の大きな変形が起こらない温度以下で、かつ
シリコン多結晶薄膜の形成温度を、ガラス基板のガラス
転移温度に等しいまたはガラス転移温度よりも若干高く
してシリコン薄膜の結晶粒径を大きくして結晶性を改善
している。
製造工程をほとんど変化させず薄膜トランジスターのし
きい値電圧を低くし、電子移動度を大きくすることであ
る。そのため、本発明は、無アルカリガラス基板上に、
該ガラス基板のガラス転移温度と当該ガラス転移温度よ
り３０℃高い温度との間の温度であり、かつシリコンが
多結晶状態で形成される温度の下で、後に薄膜トランジ
スタのソース・ドレイン・チャンネルの形成されるシリ
コン多結晶薄膜を形成する工程を有することを特徴とす
る。即ち、薄膜半導体デバイスに用いられる無アルカリ
ガラス基板の大きな変形が起こらない温度以下で、かつ
シリコン多結晶薄膜の形成温度を、ガラス基板のガラス
転移温度に等しいまたはガラス転移温度よりも若干高く
してシリコン薄膜の結晶粒径を大きくして結晶性を改善
している。
第５図は、本発明の実施例であり、ガラス基板のガラス
転移温度６００℃よりも若干高い温度６３０℃で多結晶
シリコン薄膜を形成したＮ型シリコン薄膜トランジスタ
ーの特性図である。第４図のトランジスター特性に比べ
て、しきい値電圧が低下し、電子移動度が増加してい
る。一方、ガラス基板は、ガラス転移温度６００℃より
もシリコン薄膜形成温度が若干高温のためガラス基板に
若干の歪曲（ガラス基板６０mmの長さに対して５μｍ程
度のそり）が生じているが、シリコン薄膜形成前にパタ
ーニング工程がないため、パターン合せを行う必要がな
く、以後の製造工程は、全てガラス基板の転移温度より
低い温度で行なわれているため、ガラス基板の「そり」
も増加せず以後のパターン合せは容易である。
転移温度６００℃よりも若干高い温度６３０℃で多結晶
シリコン薄膜を形成したＮ型シリコン薄膜トランジスタ
ーの特性図である。第４図のトランジスター特性に比べ
て、しきい値電圧が低下し、電子移動度が増加してい
る。一方、ガラス基板は、ガラス転移温度６００℃より
もシリコン薄膜形成温度が若干高温のためガラス基板に
若干の歪曲（ガラス基板６０mmの長さに対して５μｍ程
度のそり）が生じているが、シリコン薄膜形成前にパタ
ーニング工程がないため、パターン合せを行う必要がな
く、以後の製造工程は、全てガラス基板の転移温度より
低い温度で行なわれているため、ガラス基板の「そり」
も増加せず以後のパターン合せは容易である。
以上の如く、本発明は、無アルカリガラス基板上に、該
ガラス基板のガラス転移温度と当該ガラス転移温度より
３０℃高い温度との間の温度であり、かつシリコンが多
結晶状態で形成される温度の下で、後に薄膜トランジス
タのソース・ドレイン・チャンネルの形成されるシリコ
ン多結晶薄膜を形成する工程を有することを特徴とする
ことによって、結晶粒径も大きく電子移動度もよい多結
晶シリコンを形成しながら、価格が比較的に安い無アル
カリガラスを基板として利用できる。さらに、高い形成
温度による基板のそりや変形を防止できる。そのため、
以後の製造工程のパターンとマスク合わせは容易であ
り、ずれることなく正確にでき、望ましく理想的な電気
特性を有する薄膜トランジスタを実現できるという顕著
な効果を有する。
ガラス基板のガラス転移温度と当該ガラス転移温度より
３０℃高い温度との間の温度であり、かつシリコンが多
結晶状態で形成される温度の下で、後に薄膜トランジス
タのソース・ドレイン・チャンネルの形成されるシリコ
ン多結晶薄膜を形成する工程を有することを特徴とする
ことによって、結晶粒径も大きく電子移動度もよい多結
晶シリコンを形成しながら、価格が比較的に安い無アル
カリガラスを基板として利用できる。さらに、高い形成
温度による基板のそりや変形を防止できる。そのため、
以後の製造工程のパターンとマスク合わせは容易であ
り、ずれることなく正確にでき、望ましく理想的な電気
特性を有する薄膜トランジスタを実現できるという顕著
な効果を有する。
第１図は、ガラス基板の熱膨張係数の温度依存性を示す
ものであり、第２図はガラス基板（縦５０mm，横６０m
m，厚さ1.1mm）の横方向６０mmの平坦度の窒素熱処理依
存性を示す。 第３図（ａ）〜（ｉ）は、Ｎ型シリコン薄膜トランジス
ターの従来の製造工程図、第４図は、従来工程により作
製されたＮ型シリコン薄膜トランジスター特性図、第５
図は、本発明にもとずく製造工程により作製されたＮ型
シリコン薄膜トランジスター特性図である。 １……ガラス基板（ガラス転移温度６００℃） ２……多結晶シリコン薄膜（形成温度５５０℃） ３……ゲート絶縁膜 ４……ゲート金属電極 ５……リン原子イオン打込み ６……保護絶縁膜 ７……ソース部 ８……ゲート部 ９……ドレイン部 １０……ソース電極端子 １１……ゲート電極端子 １２……ドレイン電極端子
ものであり、第２図はガラス基板（縦５０mm，横６０m
m，厚さ1.1mm）の横方向６０mmの平坦度の窒素熱処理依
存性を示す。 第３図（ａ）〜（ｉ）は、Ｎ型シリコン薄膜トランジス
ターの従来の製造工程図、第４図は、従来工程により作
製されたＮ型シリコン薄膜トランジスター特性図、第５
図は、本発明にもとずく製造工程により作製されたＮ型
シリコン薄膜トランジスター特性図である。 １……ガラス基板（ガラス転移温度６００℃） ２……多結晶シリコン薄膜（形成温度５５０℃） ３……ゲート絶縁膜 ４……ゲート金属電極 ５……リン原子イオン打込み ６……保護絶縁膜 ７……ソース部 ８……ゲート部 ９……ドレイン部 １０……ソース電極端子 １１……ゲート電極端子 １２……ドレイン電極端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹中 敏 長野県諏訪市大和３丁目３番５号 株式会 社諏訪精工舎内 (56)参考文献 特開 昭57−178317（ＪＰ，Ａ) 第19回応物連合大会予稿集２，（1972− ３−31），第368頁，（講演番号３ａ−Ｃ −６)
Claims (2)
- 【請求項１】ガラス転移温度６００℃の無アルカリガラ
ス基板上に、該ガラス基板のガラス転移温度と当該ガラ
ス転移温度より３０℃高い温度との間の温度であり、か
つシリコンが多結晶状態で形成される温度の下で、後に
薄膜トランジスタのソース・ドレイン・チャンネルの形
成されるシリコン多結晶薄膜を形成する工程を有するこ
とを特徴とする薄膜半導体の製造方法。 - 【請求項２】前記工程以後の薄膜トランジスタの製造工
程の処理温度は、前記ガラス基板のガラス転移温度以下
であることを特徴とする特許請求の範囲第１項記載の薄
膜半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091068A JPH0666395B2 (ja) | 1983-05-24 | 1983-05-24 | 薄膜半導体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58091068A JPH0666395B2 (ja) | 1983-05-24 | 1983-05-24 | 薄膜半導体の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7130513A Division JP2590607B2 (ja) | 1995-05-29 | 1995-05-29 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59215720A JPS59215720A (ja) | 1984-12-05 |
| JPH0666395B2 true JPH0666395B2 (ja) | 1994-08-24 |
Family
ID=14016180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58091068A Expired - Lifetime JPH0666395B2 (ja) | 1983-05-24 | 1983-05-24 | 薄膜半導体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666395B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63307776A (ja) * | 1987-06-10 | 1988-12-15 | Hitachi Ltd | 薄膜半導体装置とその製造方法 |
| JP2590607B2 (ja) * | 1995-05-29 | 1997-03-12 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
-
1983
- 1983-05-24 JP JP58091068A patent/JPH0666395B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 第１９回応物連合大会予稿集２，（１９７２−３−３１），第３６８頁，（講演番号３ａ−Ｃ−６） |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59215720A (ja) | 1984-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019885B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| JP3187086B2 (ja) | 半導体装置および半導体装置の作製方法 | |
| JPH0555582A (ja) | 薄膜状半導体素子およびその作製方法 | |
| JP3377853B2 (ja) | 薄膜トランジスタの作製方法 | |
| US4422090A (en) | Thin film transistors | |
| JP3500157B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JPH0666395B2 (ja) | 薄膜半導体の製造方法 | |
| JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
| JP3056813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| KR100713880B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JP2590607B2 (ja) | 液晶表示装置の製造方法 | |
| JP2000294782A (ja) | 半導体装置の作製方法 | |
| KR0139741B1 (ko) | 박막트랜지스터 제조방법 | |
| JP2553778B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPS63136575A (ja) | シヨツトキゲ−ト電界効果トランジスタ、およびその製造方法 | |
| JPH0818053A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0572749B2 (ja) | ||
| KR100336566B1 (ko) | 반도체소자의제조방법 | |
| JP3958349B2 (ja) | 半導体装置の作製方法 | |
| JP3352998B2 (ja) | 半導体装置の作製方法 | |
| KR100270363B1 (ko) | 박막트랜지스터 제조방법 | |
| JPH03166767A (ja) | 薄膜トランジスタ |