JPH0666613B2 - 電子ボリュ−ム回路 - Google Patents
電子ボリュ−ム回路Info
- Publication number
- JPH0666613B2 JPH0666613B2 JP62146077A JP14607787A JPH0666613B2 JP H0666613 B2 JPH0666613 B2 JP H0666613B2 JP 62146077 A JP62146077 A JP 62146077A JP 14607787 A JP14607787 A JP 14607787A JP H0666613 B2 JPH0666613 B2 JP H0666613B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- transistor
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、Ａ型ボリュームなど、所望のボリューム特
性を利得制御によって得られる電子ボリューム回路に関
する。
性を利得制御によって得られる電子ボリューム回路に関
する。
オーディオ回路における音声出力のレベル制御は、聴感
上の増減特性に合致するＡ型ボリューム特性が好ましい
とされている。
上の増減特性に合致するＡ型ボリューム特性が好ましい
とされている。
そこで、一般的な電子ボリューム回路は、第９図に示す
ように、利得可変増幅器２に対して利得を調整するため
のＡ型のボリューム４を設置し、ボリューム４の加減操
作によって利得可変増幅器２の利得制御を行っている。
したがって、入力端子６に加えられた入力信号Viの振幅
がその利得によって調整され、出力端子８にレベル調整
された出力信号Voが取り出される。
ように、利得可変増幅器２に対して利得を調整するため
のＡ型のボリューム４を設置し、ボリューム４の加減操
作によって利得可変増幅器２の利得制御を行っている。
したがって、入力端子６に加えられた入力信号Viの振幅
がその利得によって調整され、出力端子８にレベル調整
された出力信号Voが取り出される。
そして、Ａ型ボリューム特性としては、第10図に示すよ
うに、ボリューム４を回転させた場合、回転角度θ゜が
０゜の位置からその最終回転角度θmaxの１／２の角度
θmax／２で出力信号V0の15％のレベルに増加し、その
後、直線的に増加するような特性が規格になっている。
うに、ボリューム４を回転させた場合、回転角度θ゜が
０゜の位置からその最終回転角度θmaxの１／２の角度
θmax／２で出力信号V0の15％のレベルに増加し、その
後、直線的に増加するような特性が規格になっている。
このようなＡ型ボリュームは、その増減特性が非直線性
であるため、直線性を持つＢ型に比較して製造上、ばら
つきを生じ、精度の高いものは高価になる欠点があり、
携帯用のオーディオ機器には、製造コスト上、使用でき
ないものであった。
であるため、直線性を持つＢ型に比較して製造上、ばら
つきを生じ、精度の高いものは高価になる欠点があり、
携帯用のオーディオ機器には、製造コスト上、使用でき
ないものであった。
従来、安価なＢ型ボリュームを用いてＡ型ボリューム特
性を実現可能にしたものとして、たとえば、特開昭57−
127311号「直流利得制御装置」がある。この直流利得制
御装置は、増幅器の利得を制御するため、段階的に電流
増加率を変更する複数の差動回路を設置してＡ型ボリュ
ーム特性を持つ制御電流を形成し、その制御電流をエミ
ッタフォロワ回路を通して利得制御回路に加えている。
そして、利得制御回路は二重平衡型差動増幅器を以て構
成されており、各差動対を成すトランジスタのベースに
制御電流を加え、かつ、各差動対の動作電流側に入力信
号を加えることにより、振幅が制御された出力信号が得
られるようになっている。この直流利得制御装置では、
制御電流を形成するために複数の差動回路を設置しなけ
ればならず、制御電流の取り出しは２点出力となり、制
御動作が複雑化する傾向がある。
性を実現可能にしたものとして、たとえば、特開昭57−
127311号「直流利得制御装置」がある。この直流利得制
御装置は、増幅器の利得を制御するため、段階的に電流
増加率を変更する複数の差動回路を設置してＡ型ボリュ
ーム特性を持つ制御電流を形成し、その制御電流をエミ
ッタフォロワ回路を通して利得制御回路に加えている。
そして、利得制御回路は二重平衡型差動増幅器を以て構
成されており、各差動対を成すトランジスタのベースに
制御電流を加え、かつ、各差動対の動作電流側に入力信
号を加えることにより、振幅が制御された出力信号が得
られるようになっている。この直流利得制御装置では、
制御電流を形成するために複数の差動回路を設置しなけ
ればならず、制御電流の取り出しは２点出力となり、制
御動作が複雑化する傾向がある。
そこで、この発明は、増幅器の増幅利得の制御を容易に
擬似的にＡ型ボリューム特性に設定できるなど、所望の
ボリューム特性を実現したものである。
擬似的にＡ型ボリューム特性に設定できるなど、所望の
ボリューム特性を実現したものである。
この発明の電子ボリューム回路は、第１図に例示するよ
うに、基準電位（GND）に対する電源電圧（Vcc）を分圧
回路によって分圧してレベルの異なる第１、第２及び第
３の基準電圧（VB1、VB2、VB3）を発生する基準電圧回
路（40）と、一定の電圧を受け、電流に変換すべき任意
のレベルの制御電圧に変換する可変抵抗（20）と、第１
及び第２のトランジスタ（311、312）のエミッタを共通
にした第１の差動対（差動増幅器31）の前記エミッタ側
に定電流源（317）を接続し、前記第１の差動対のコレ
クタ側に電流ミラー回路（トランジスタ313、314）から
なる能動負荷を接続し、前記第１のトランジスタのベー
ス側に前記制御電圧を受け、前記第１の差動対から取り
出される電流をベースで受け、かつ、エミッタ側に第１
の抵抗（35）を介して前記基準電位が設定されて前記制
御電圧が前記基準電位を越えるレベルに応じた第１の電
流（IA）が流れる第３のトランジスタ（32）、前記第１
の差動対から取り出される電流をベースで受け、かつ、
エミッタ側にバッファ回路（45）及び第２の抵抗（36）
を介して前記第１の基準電圧が加えられて前記第１の基
準電圧以上の前記制御電圧のレベルに応じた第２の電流
（IB）が流れる第４のトランジスタ（33）、前記第１の
差動対から取り出される電流をベースで受け、かつ、エ
ミッタ側にバッファ回路（46）及び第３の抵抗（37）を
介して前記第２の基準電圧が加えられて前記第２の基準
電圧以上の前記制御電圧のレベルに応じた第３の電流
（IC）が流れる第５のトランジスタ（34）を備えて、前
記第１の電流、前記第２の電流及び前記第３の電流を個
別に取り出す電圧・電流変換回路（30）と、この電圧・
電流変換回路で取り出された前記第１の電流、前記第２
の電流、前記第３の電流を電流ミラー回路（51、52、5
3、54、55、56）によって受け、前記第１、第２及び第
３の電流を合成し、その合成電流を引き込む電流合成回
路（50）と、エミッタを共通にした第６及び第７のトラ
ンジスタ（611、612）からなる第２の差動対（差動増幅
器61）を備えて、この第２の差動対の前記エミッタ側に
前記電流合成回路の出力部を接続して前記第２の差動対
に前記合成電流を動作電流として流し、前記第６のトラ
ンジスタに流れる電流を取り出す第１の電流ミラー回路
（トランジスタ613、621）、前記第７のトランジスタに
流れる電流を取り出す第２の電流ミラー回路（トランジ
スタ614、622）、この第２の電流ミラー回路に流れる電
流と前記第１の電流ミラー回路に流れる電流とを合成さ
せる第３の電流ミラー回路（トランジスタ623、624）を
備えて、前記第６及び第７のトランジスタのベース電位
及び出力直流電位が前記基準電圧回路の前記第３の基準
電圧によって設定され、前記第６のトランジスタのベー
スに入力信号を受け、前記制御電圧のレベルに応じたレ
ベルの出力信号が取り出す増幅器（60）とを備えたこと
を特徴とする。
うに、基準電位（GND）に対する電源電圧（Vcc）を分圧
回路によって分圧してレベルの異なる第１、第２及び第
３の基準電圧（VB1、VB2、VB3）を発生する基準電圧回
路（40）と、一定の電圧を受け、電流に変換すべき任意
のレベルの制御電圧に変換する可変抵抗（20）と、第１
及び第２のトランジスタ（311、312）のエミッタを共通
にした第１の差動対（差動増幅器31）の前記エミッタ側
に定電流源（317）を接続し、前記第１の差動対のコレ
クタ側に電流ミラー回路（トランジスタ313、314）から
なる能動負荷を接続し、前記第１のトランジスタのベー
ス側に前記制御電圧を受け、前記第１の差動対から取り
出される電流をベースで受け、かつ、エミッタ側に第１
の抵抗（35）を介して前記基準電位が設定されて前記制
御電圧が前記基準電位を越えるレベルに応じた第１の電
流（IA）が流れる第３のトランジスタ（32）、前記第１
の差動対から取り出される電流をベースで受け、かつ、
エミッタ側にバッファ回路（45）及び第２の抵抗（36）
を介して前記第１の基準電圧が加えられて前記第１の基
準電圧以上の前記制御電圧のレベルに応じた第２の電流
（IB）が流れる第４のトランジスタ（33）、前記第１の
差動対から取り出される電流をベースで受け、かつ、エ
ミッタ側にバッファ回路（46）及び第３の抵抗（37）を
介して前記第２の基準電圧が加えられて前記第２の基準
電圧以上の前記制御電圧のレベルに応じた第３の電流
（IC）が流れる第５のトランジスタ（34）を備えて、前
記第１の電流、前記第２の電流及び前記第３の電流を個
別に取り出す電圧・電流変換回路（30）と、この電圧・
電流変換回路で取り出された前記第１の電流、前記第２
の電流、前記第３の電流を電流ミラー回路（51、52、5
3、54、55、56）によって受け、前記第１、第２及び第
３の電流を合成し、その合成電流を引き込む電流合成回
路（50）と、エミッタを共通にした第６及び第７のトラ
ンジスタ（611、612）からなる第２の差動対（差動増幅
器61）を備えて、この第２の差動対の前記エミッタ側に
前記電流合成回路の出力部を接続して前記第２の差動対
に前記合成電流を動作電流として流し、前記第６のトラ
ンジスタに流れる電流を取り出す第１の電流ミラー回路
（トランジスタ613、621）、前記第７のトランジスタに
流れる電流を取り出す第２の電流ミラー回路（トランジ
スタ614、622）、この第２の電流ミラー回路に流れる電
流と前記第１の電流ミラー回路に流れる電流とを合成さ
せる第３の電流ミラー回路（トランジスタ623、624）を
備えて、前記第６及び第７のトランジスタのベース電位
及び出力直流電位が前記基準電圧回路の前記第３の基準
電圧によって設定され、前記第６のトランジスタのベー
スに入力信号を受け、前記制御電圧のレベルに応じたレ
ベルの出力信号が取り出す増幅器（60）とを備えたこと
を特徴とする。
このように構成すると、電圧・電流変換回路30によっ
て、制御電圧VCの増減に応じた増減特性を持つととも
に、制御電圧VCの0Vを初期値とする電流（IA）と、基準
電圧（VB1、VB2・・・）を設定してその基準電圧を越え
る制御電圧VCを初期値とした電流（IB、IC・・・）とか
らなる発生基準や増減特性が異なった複数の電流（IA、
IB、IC・・・）が形成される。
て、制御電圧VCの増減に応じた増減特性を持つととも
に、制御電圧VCの0Vを初期値とする電流（IA）と、基準
電圧（VB1、VB2・・・）を設定してその基準電圧を越え
る制御電圧VCを初期値とした電流（IB、IC・・・）とか
らなる発生基準や増減特性が異なった複数の電流（IA、
IB、IC・・・）が形成される。
こうして得られた各電流（IA、IB、IC・・・）を電流合
成回路50に加えると、制御電圧VCに対応するが、その値
（基準電圧VB1、VB2）に応じて傾きが異なる増減特性を
持った合成電流ITが得られる。
成回路50に加えると、制御電圧VCに対応するが、その値
（基準電圧VB1、VB2）に応じて傾きが異なる増減特性を
持った合成電流ITが得られる。
こ合成電流ITを増幅器60に動作電流として加えれば、制
御電圧VCの加減に利得が設定され、たとえば、Ａ型ボリ
ューム特性のボリュームを用いた場合と同様のボリュー
ム特性が得られるのである。
御電圧VCの加減に利得が設定され、たとえば、Ａ型ボリ
ューム特性のボリュームを用いた場合と同様のボリュー
ム特性が得られるのである。
第１図は、この発明の電子ボリューム回路の実施例を示
す。
す。
電圧設定端子10には、一定の電圧VBが加えられ、可変抵
抗20は、たとえばＢ型ボリュームで構成され、その操作
によって特定レベルの出力信号V0を得るための制御電圧
VCを発生する。
抗20は、たとえばＢ型ボリュームで構成され、その操作
によって特定レベルの出力信号V0を得るための制御電圧
VCを発生する。
この制御電圧VCは、その値に応じた電流に変換するた
め、電圧・電流変換回路30に加えられている。電圧・電
流変換回路30は、前段に増幅部を成す差動増幅器31、後
段に第３、第４及び第５のトランジスタとして出力トラ
ンジスタ32、33、34および抵抗35、36、37が設置されて
いる。差動増幅器31は、第１及び第２のトランジスタ31
1、312からなる第１の差動対に定電流源317を接続する
とともに、負荷としてのトランジスタ313、314からなる
電流ミラー回路を接続し、入力側にエミッタフォロワ回
路を成すトランジスタ315、316および定電流源318、319
を設置したものであり、反転入力側のトランジスタの31
6のベースを出力トランジスタ32および抵抗35の接続点
に接続したことから全帰還増幅器を構成している。ま
た、出力トランジスタ32、33、34は、各ベースが共通に
接続されて電流ミラー回路を構成している。したがっ
て、電圧・電流変換回路30では、トランジスタ315のベ
ースに加えられた制御電圧VCは、そのままトランジスタ
316のベースに現れ、抵抗35の抵抗値をR35とすると、出
力トランジスタ32には第２図の（Ａ）に示すように、VC
／R35の値で与えられる電流IAが流れる。この場合、電
流IAはVC＝０を出発点（初期値）として制御電圧VCに比
例して増加する。
め、電圧・電流変換回路30に加えられている。電圧・電
流変換回路30は、前段に増幅部を成す差動増幅器31、後
段に第３、第４及び第５のトランジスタとして出力トラ
ンジスタ32、33、34および抵抗35、36、37が設置されて
いる。差動増幅器31は、第１及び第２のトランジスタ31
1、312からなる第１の差動対に定電流源317を接続する
とともに、負荷としてのトランジスタ313、314からなる
電流ミラー回路を接続し、入力側にエミッタフォロワ回
路を成すトランジスタ315、316および定電流源318、319
を設置したものであり、反転入力側のトランジスタの31
6のベースを出力トランジスタ32および抵抗35の接続点
に接続したことから全帰還増幅器を構成している。ま
た、出力トランジスタ32、33、34は、各ベースが共通に
接続されて電流ミラー回路を構成している。したがっ
て、電圧・電流変換回路30では、トランジスタ315のベ
ースに加えられた制御電圧VCは、そのままトランジスタ
316のベースに現れ、抵抗35の抵抗値をR35とすると、出
力トランジスタ32には第２図の（Ａ）に示すように、VC
／R35の値で与えられる電流IAが流れる。この場合、電
流IAはVC＝０を出発点（初期値）として制御電圧VCに比
例して増加する。
また、各出力トランジスタ33、34のエミッタには、抵抗
41、42、43、44の直列回路を以て構成された基準電圧回
路40からバッファ回路45、46を通して基準電圧VB1、VB2
が加えられる。基準電圧回路40は、電源電圧Vccを抵抗4
1〜44によって分割し、抵抗41、42の分割点から基準電
圧VB1、抵抗42、43の分割点から基準電圧VB2が得られ
る。したがって、第２図の（Ａ）に示すように、出力ト
ランジスタ33には、基準電圧VB1を出発点（初期値）と
して抵抗36の抵抗値R36と制御電圧VCによって定まる電
流IBが流れ、また、出力トランジスタ34には、基準電圧
VB2を出発点（初期値）として抵抗37の抵抗値R37と制御
電圧VCによって定まる電流ICが流れる。
41、42、43、44の直列回路を以て構成された基準電圧回
路40からバッファ回路45、46を通して基準電圧VB1、VB2
が加えられる。基準電圧回路40は、電源電圧Vccを抵抗4
1〜44によって分割し、抵抗41、42の分割点から基準電
圧VB1、抵抗42、43の分割点から基準電圧VB2が得られ
る。したがって、第２図の（Ａ）に示すように、出力ト
ランジスタ33には、基準電圧VB1を出発点（初期値）と
して抵抗36の抵抗値R36と制御電圧VCによって定まる電
流IBが流れ、また、出力トランジスタ34には、基準電圧
VB2を出発点（初期値）として抵抗37の抵抗値R37と制御
電圧VCによって定まる電流ICが流れる。
各電流IA〜ICは、電流合成回路50に加えられ、電流IAに
対して設置されたトランジスタ511、512からなる電流ミ
ラー回路51およびトランジスタ521、522からなる電流ミ
ラー回路52、電流IBに対して設置されたトランジスタ53
1、532からなる電流ミラー回路53およびトランジスタ54
1、542からなる電流ミラー回路54、電流ICに対して設置
されたトランジスタ551、552からなる電流ミラー回路55
およびトランジスタ561、562からなる電流ミラー回路56
を通して合成される。この実施例の電流合成回路50は、
正方向に増加する各電流IA、IB、ICを加算する電流加算
回路を構成しており、各電流IA〜ICは第２図の（Ｂ）に
示すように合成されて合成電流ITとなる。
対して設置されたトランジスタ511、512からなる電流ミ
ラー回路51およびトランジスタ521、522からなる電流ミ
ラー回路52、電流IBに対して設置されたトランジスタ53
1、532からなる電流ミラー回路53およびトランジスタ54
1、542からなる電流ミラー回路54、電流ICに対して設置
されたトランジスタ551、552からなる電流ミラー回路55
およびトランジスタ561、562からなる電流ミラー回路56
を通して合成される。この実施例の電流合成回路50は、
正方向に増加する各電流IA、IB、ICを加算する電流加算
回路を構成しており、各電流IA〜ICは第２図の（Ｂ）に
示すように合成されて合成電流ITとなる。
そして、増幅器60は、合成電流ITによって増幅利得が制
御される利得可変増幅器を構成しており、前段に差動増
幅器61、後段に出力回路62を設置している。差動増幅器
61は、第６及び第７のトランジスタ611、612からなる第
２の差動対のエミッタを共通に接続し、そのエミッタと
接地点との間に電流源として電流合成回路50側の電流ミ
ラー回路52、54、56が並列に設置されている。また、各
トランジスタ611、612のベースには、基準電圧回路40の
抵抗43、44の分圧点から抵抗615、616を通してバイアス
電圧VB3が加えられ、非反転入力側のトランジスタ611の
ベースには、入力端子63を通して入力信号Viが加えられ
る。
御される利得可変増幅器を構成しており、前段に差動増
幅器61、後段に出力回路62を設置している。差動増幅器
61は、第６及び第７のトランジスタ611、612からなる第
２の差動対のエミッタを共通に接続し、そのエミッタと
接地点との間に電流源として電流合成回路50側の電流ミ
ラー回路52、54、56が並列に設置されている。また、各
トランジスタ611、612のベースには、基準電圧回路40の
抵抗43、44の分圧点から抵抗615、616を通してバイアス
電圧VB3が加えられ、非反転入力側のトランジスタ611の
ベースには、入力端子63を通して入力信号Viが加えられ
る。
そして、各トランジスタ611、612のコレクタ側には、そ
のコレクタ側に得られた差動増幅器61の差動出力を取り
出すためにダイオード接続されたトランジスタ613、614
が設置されている。各トランジスタ613、614は、出力回
路62のトランジスタ621、622と電流ミラー回路を構成
し、トランジスタ621に得られる差動出力は、トランジ
スタ623、624からなる電流ミラー回路と、トランジスタ
622とで合成される。即ち、トランジスタ613、621で第
１の電流ミラー回路、トランジスタ614、622で第２の電
流ミラー回路、トランジスタ623、624で第３の電流ミラ
ー回路を構成している。そして、抵抗625は負荷抵抗で
あり、利得制御を受けた出力信号V0が出力端子64から取
り出される。増幅器60の各トランジスタ611、612に流れ
る電流I1、I2は、第３図に示すように、トランジスタ61
1のベースに加えられる入力信号Viのレベルに応じてバ
イアス電圧VB3を中心とする差動スイッチング特性を持
つ。なお、端子71は接地されて電子ボリューム回路の基
準電位を成し、端子71、72の間には電源電圧Vccが加え
られる。
のコレクタ側に得られた差動増幅器61の差動出力を取り
出すためにダイオード接続されたトランジスタ613、614
が設置されている。各トランジスタ613、614は、出力回
路62のトランジスタ621、622と電流ミラー回路を構成
し、トランジスタ621に得られる差動出力は、トランジ
スタ623、624からなる電流ミラー回路と、トランジスタ
622とで合成される。即ち、トランジスタ613、621で第
１の電流ミラー回路、トランジスタ614、622で第２の電
流ミラー回路、トランジスタ623、624で第３の電流ミラ
ー回路を構成している。そして、抵抗625は負荷抵抗で
あり、利得制御を受けた出力信号V0が出力端子64から取
り出される。増幅器60の各トランジスタ611、612に流れ
る電流I1、I2は、第３図に示すように、トランジスタ61
1のベースに加えられる入力信号Viのレベルに応じてバ
イアス電圧VB3を中心とする差動スイッチング特性を持
つ。なお、端子71は接地されて電子ボリューム回路の基
準電位を成し、端子71、72の間には電源電圧Vccが加え
られる。
このように構成されたことによって、可変抵抗20を操作
して制御電圧VCを0Vから直線的に増加させると、電圧・
電流変換回路30により、第２図の（Ａ）に示すように、
出力トランジスタ32から電流IAが得られ、制御電圧VCが
基準電圧VB1に到達すると、その電圧VB1を出発点にして
出力トランジスタ33から電流IBが得られ、また、制御電
圧VCが基準電圧VB2に到達すると、その電圧VB2を出発点
にして出力トランジスタ34あら電流ICが得られる。これ
らの電流IA〜ICは、電流合成回路50を通じて合成され、
第２図の（Ｂ）に示すように、Ａ型のボリューム特性に
近似した合成電流ITが得られる。この合成電流ITは、増
幅器60の動作電流となり、増幅器60の増幅利得は、この
合成電流ITの増加特性であるＡ型ボリューム特性とな
り、入力信号Viのレベルがこのボリューム特性によって
増減されて出力信号V0となる。
して制御電圧VCを0Vから直線的に増加させると、電圧・
電流変換回路30により、第２図の（Ａ）に示すように、
出力トランジスタ32から電流IAが得られ、制御電圧VCが
基準電圧VB1に到達すると、その電圧VB1を出発点にして
出力トランジスタ33から電流IBが得られ、また、制御電
圧VCが基準電圧VB2に到達すると、その電圧VB2を出発点
にして出力トランジスタ34あら電流ICが得られる。これ
らの電流IA〜ICは、電流合成回路50を通じて合成され、
第２図の（Ｂ）に示すように、Ａ型のボリューム特性に
近似した合成電流ITが得られる。この合成電流ITは、増
幅器60の動作電流となり、増幅器60の増幅利得は、この
合成電流ITの増加特性であるＡ型ボリューム特性とな
り、入力信号Viのレベルがこのボリューム特性によって
増減されて出力信号V0となる。
そして、このような電子ボリューム回路では、基準電圧
回路40の各抵抗41〜44の抵抗値比率を変更することによ
って、たとえば、第４図の（Ａ）に示すように、電流
IB、ICの基準電圧VB1、VB2を変えることができ、合成電
流ITの増加特性を第４図の（Ｂ）に示すように変更する
ことができ、また、各抵抗35〜37の値を変えることによ
って、第５図または第６図に示すように、各電流IA、
IB、ICの増加率を変化させることができる。したがっ
て、Ａ型ボリューム特性など、任意の利得特性を実現す
ることができるのである。また、実施例では、出力トラ
ンジスタ32〜34および基準電圧VB1、VB2によって３段階
に変化する合成電流ITを得ているが、４素子以上の出力
トランジスタを設置するとともに、４段階以上の基準電
圧を設定し、出力トランジスタに付属する抵抗の値を任
意に設定することにより、Ａ型ボリューム特性など各種
のボリューム特性を実現することもできるのである。
回路40の各抵抗41〜44の抵抗値比率を変更することによ
って、たとえば、第４図の（Ａ）に示すように、電流
IB、ICの基準電圧VB1、VB2を変えることができ、合成電
流ITの増加特性を第４図の（Ｂ）に示すように変更する
ことができ、また、各抵抗35〜37の値を変えることによ
って、第５図または第６図に示すように、各電流IA、
IB、ICの増加率を変化させることができる。したがっ
て、Ａ型ボリューム特性など、任意の利得特性を実現す
ることができるのである。また、実施例では、出力トラ
ンジスタ32〜34および基準電圧VB1、VB2によって３段階
に変化する合成電流ITを得ているが、４素子以上の出力
トランジスタを設置するとともに、４段階以上の基準電
圧を設定し、出力トランジスタに付属する抵抗の値を任
意に設定することにより、Ａ型ボリューム特性など各種
のボリューム特性を実現することもできるのである。
そして、実施例では、電流合成回路50を正方向に増加す
る電流IA〜ICの加算について説明したが、任意の電流を
減算させて任意の電流特性を得ることも可能である。た
とえば、第７図に示すように、電流IA〜ICの内の電流IC
を減算させる場合、電流ICについて、第１図に示した電
流ミラー回路55、56に代えてトランジスタ563、564から
なる電流ミラー回路56を設置するとともに、各電流IA〜
ICを合成するためのトランジスタ581、582からなる電流
ミラー回路58を設置すれば、各電流IA〜ICについてIA＋
IB−IC（＝IT）の演算を行うことができ、合成電流ITを
得ることができる。この場合、電流IA〜ICの増減関係
は、第８図の（Ａ）に示すようになり、その合成電流IT
は、第８図の（Ｂ）に示すような特性となる。増幅器60
の増幅利得は、制御電圧VCの直線的な増減に対して第８
図の（Ｂ）に示すような増幅利得が得られることにな
る。電圧・電流変換回路30によって４段階以上の電流
IA、IB、IC・・・を得た場合には、その加減算関係に応
じて複数の電流ミラー回路を設置することは言うまでも
ない。
る電流IA〜ICの加算について説明したが、任意の電流を
減算させて任意の電流特性を得ることも可能である。た
とえば、第７図に示すように、電流IA〜ICの内の電流IC
を減算させる場合、電流ICについて、第１図に示した電
流ミラー回路55、56に代えてトランジスタ563、564から
なる電流ミラー回路56を設置するとともに、各電流IA〜
ICを合成するためのトランジスタ581、582からなる電流
ミラー回路58を設置すれば、各電流IA〜ICについてIA＋
IB−IC（＝IT）の演算を行うことができ、合成電流ITを
得ることができる。この場合、電流IA〜ICの増減関係
は、第８図の（Ａ）に示すようになり、その合成電流IT
は、第８図の（Ｂ）に示すような特性となる。増幅器60
の増幅利得は、制御電圧VCの直線的な増減に対して第８
図の（Ｂ）に示すような増幅利得が得られることにな
る。電圧・電流変換回路30によって４段階以上の電流
IA、IB、IC・・・を得た場合には、その加減算関係に応
じて複数の電流ミラー回路を設置することは言うまでも
ない。
なお、実施例では、オーディオ回路の信号振幅の制御を
例に取って説明したが、この発明の電子ボリューム回路
は、オーディオ信号以外の各種信号のレベル制御に用い
ることができるものである。
例に取って説明したが、この発明の電子ボリューム回路
は、オーディオ信号以外の各種信号のレベル制御に用い
ることができるものである。
この発明によれば、任意のボリューム特性を持つ利得制
御を実現でき、携帯用のオーディオ機器などに用いて、
所望のレベル制御を行うことができ、たとえば、Ａ型ボ
リューム特性を得る場合に、安価なＢ型ボリュームを用
いて行うことができ、制御電圧側に被制御側の信号が通
過しないので、信号歪みの発生や、信号通過を考慮に入
れた設計が不要になり、しかも、IC化が容易で、ばらつ
きのない信頼性の高いボリューム特性が実現できる。
御を実現でき、携帯用のオーディオ機器などに用いて、
所望のレベル制御を行うことができ、たとえば、Ａ型ボ
リューム特性を得る場合に、安価なＢ型ボリュームを用
いて行うことができ、制御電圧側に被制御側の信号が通
過しないので、信号歪みの発生や、信号通過を考慮に入
れた設計が不要になり、しかも、IC化が容易で、ばらつ
きのない信頼性の高いボリューム特性が実現できる。
第１図はこの発明の電子ボリューム回路の実施例を示す
回路図、第２図は第１図に示した電子ボリューム回路の
電圧・電流変換回路および電流合成回路の出力特性を示
す図、第３図は第１図に示した電子ボリューム回路の増
幅器の動作特性を示す図、第４図は第１図に示した電子
ボリューム回路の他の電圧・電流変換回路および電流合
成回路の出力特性を示す図、第５図および第６図は第１
図に示した電子ボリューム回路の他の電圧・電流変換回
路の電圧・電流変換特性を示す図、第７図はこの発明の
電子ボリューム回路の電流合成回路の他の実施例を示す
回路図、第８図は第７図に示した電流合成回路の電流合
成特性を示す図、第９図は一般的な電子ボリューム回路
を示す回路図、第10図はＡ型ボリューム特性を示す図で
ある。 20……可変抵抗 30……電圧・電流変換回路 31……差動増幅器（第１の差動対） 32……出力トランジスタ（第３のトランジスタ） 33……出力トランジスタ（第４のトランジスタ） 34……出力トランジスタ（第５のトランジスタ） 35……第１の抵抗 36……第２の抵抗 37……第３の抵抗 40……基準電圧回路 45、46……バッファ回路 50……電流合成回路 51、52、53、54、55、56……電流ミラー回路 60……増幅器 61……差動増幅器（第２の差動対） 311……第１のトランジスタ 312……第２のトランジスタ 313、314……トランジスタ（電流ミラー回路） 317……定電流源 611……第６のトランジスタ 612……第７のトランジスタ 613、621……トランジスタ（第１の電流ミラー回路） 614、622……トランジスタ（第２の電流ミラー回路） 623、624……トランジスタ（第３の電流ミラー回路）
回路図、第２図は第１図に示した電子ボリューム回路の
電圧・電流変換回路および電流合成回路の出力特性を示
す図、第３図は第１図に示した電子ボリューム回路の増
幅器の動作特性を示す図、第４図は第１図に示した電子
ボリューム回路の他の電圧・電流変換回路および電流合
成回路の出力特性を示す図、第５図および第６図は第１
図に示した電子ボリューム回路の他の電圧・電流変換回
路の電圧・電流変換特性を示す図、第７図はこの発明の
電子ボリューム回路の電流合成回路の他の実施例を示す
回路図、第８図は第７図に示した電流合成回路の電流合
成特性を示す図、第９図は一般的な電子ボリューム回路
を示す回路図、第10図はＡ型ボリューム特性を示す図で
ある。 20……可変抵抗 30……電圧・電流変換回路 31……差動増幅器（第１の差動対） 32……出力トランジスタ（第３のトランジスタ） 33……出力トランジスタ（第４のトランジスタ） 34……出力トランジスタ（第５のトランジスタ） 35……第１の抵抗 36……第２の抵抗 37……第３の抵抗 40……基準電圧回路 45、46……バッファ回路 50……電流合成回路 51、52、53、54、55、56……電流ミラー回路 60……増幅器 61……差動増幅器（第２の差動対） 311……第１のトランジスタ 312……第２のトランジスタ 313、314……トランジスタ（電流ミラー回路） 317……定電流源 611……第６のトランジスタ 612……第７のトランジスタ 613、621……トランジスタ（第１の電流ミラー回路） 614、622……トランジスタ（第２の電流ミラー回路） 623、624……トランジスタ（第３の電流ミラー回路）
Claims (1)
- 【請求項１】基準電位に対する電源電圧を分圧回路によ
って分圧してレベルの異なる第１、第２及び第３の基準
電圧を発生する基準電圧回路と、 一定の電圧を受け、電流に変換すべき任意のレベルの制
御電圧に変換する可変抵抗と、 第１及び第２のトランジスタのエミッタを共通にした第
１の差動対の前記エミッタ側に定電流源を接続し、前記
第１の差動対のコレクタ側に電流ミラー回路からなる能
動負荷を接続し、前記第１のトランジスタのベース側に
前記制御電圧を受け、前記第１の差動対から取り出され
る電流をベースで受け、かつ、エミッタ側に第１の抵抗
を介して前記基準電位が設定されて前記制御電圧が前記
基準電位を越えるレベルに応じた第１の電流が流れる第
３のトランジスタ、前記第１の差動対から取り出される
電流をベースで受け、かつ、エミッタ側にバッファ回路
及び第２の抵抗を介して前記第１の基準電圧が加えられ
て前記第１の基準電圧以上の前記制御電圧のレベルに応
じた第２の電流が流れる第４のトランジスタ、前記第１
の差動対から取り出される電流をベースで受け、かつ、
エミッタ側にバッファ回路及び第３の抵抗を介して前記
第２の基準電圧が加えられて前記第２の基準電圧以上の
前記制御電圧のレベルに応じた第３の電流が流れる第５
のトランジスタを備えて、前記第１の電流、前記第２の
電流及び前記第３の電流を個別に取り出す電圧・電流変
換回路と、 この電圧・電流変換回路で取り出された前記第１の電
流、前記第２の電流、前記第３の電流を電流ミラー回路
によって受け、前記第１、第２及び第３の電流を合成
し、その合成電流を引き込む電流合成回路と、 エミッタを共通した第６及び第７のトランジスタからな
る第２の差動対を備えて、この第２の差動対の前記エミ
ッタ側に前記電流合成回路の出力部を接続して前記第２
の差動対に前記合成電流を動作電流として流し、前記第
６のトランジスタに流れる電流を取り出す第１の電流ミ
ラー回路、前記第７のトランジスタに流れる電流を取り
出す第２の電流ミラー回路、この第２の電流ミラー回路
に流れる電流と前記第１の電流ミラー回路に流れる電流
とを合成させる第３の電流ミラー回路を備えて、前記第
６及び第７のトランジスタのベース電位及び出力直流電
位が前記基準電圧回路の前記第３の基準電圧によって設
定され、前記第６のトランジスタのベースに入力信号を
受け、前記制御電圧のレベルに応じたレベルの出力信号
が取り出す増幅器と、 を備えたことを特徴とする電子ボリューム回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146077A JPH0666613B2 (ja) | 1987-06-11 | 1987-06-11 | 電子ボリュ−ム回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62146077A JPH0666613B2 (ja) | 1987-06-11 | 1987-06-11 | 電子ボリュ−ム回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63309010A JPS63309010A (ja) | 1988-12-16 |
| JPH0666613B2 true JPH0666613B2 (ja) | 1994-08-24 |
Family
ID=15399588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62146077A Expired - Fee Related JPH0666613B2 (ja) | 1987-06-11 | 1987-06-11 | 電子ボリュ−ム回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666613B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232328A (ja) | 1999-02-09 | 2000-08-22 | Nec Ic Microcomput Syst Ltd | 可変利得増幅器の利得制御回路 |
| KR100714616B1 (ko) | 2005-06-23 | 2007-05-07 | 삼성전기주식회사 | 지수 함수 발생기 및 이를 이용한 가변 이득 증폭기 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57127311A (en) * | 1981-01-30 | 1982-08-07 | Matsushita Electric Ind Co Ltd | Direct current gain controller |
-
1987
- 1987-06-11 JP JP62146077A patent/JPH0666613B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63309010A (ja) | 1988-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2990147B2 (ja) | 利得可変増幅回路 | |
| US6300832B1 (en) | Gain variable amplifier apparatus having improved gain control linearity characteristics | |
| JPS59186407A (ja) | 帰還増幅器 | |
| JPH0265514A (ja) | 差動増幅回路 | |
| US7659780B2 (en) | Gain control circuit | |
| KR0130767B1 (ko) | 이득 제어 증폭회로 | |
| JPH0666613B2 (ja) | 電子ボリュ−ム回路 | |
| JP2002330038A (ja) | エミッタ共通差動トランジスタ回路 | |
| JP3255303B2 (ja) | 利得制御型増幅回路 | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| US4013972A (en) | Amplifier with gain control means | |
| US5424682A (en) | Variable gain amplifier circuit | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JP3528318B2 (ja) | クランプ回路 | |
| JPH0231894B2 (ja) | ||
| JPH0225286B2 (ja) | ||
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JP3406813B2 (ja) | 非線形歪み補正機能を有する半導体集積回路 | |
| JPS61289711A (ja) | 信号合成切換回路 | |
| JPH07162265A (ja) | 積分回路およびこれを用いたフィルタ回路 | |
| JPH08313575A (ja) | 方形波−電圧変換回路 | |
| JPH02142210A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |