JPH07162265A

JPH07162265A - 積分回路およびこれを用いたフィルタ回路

Info

Publication number: JPH07162265A
Application number: JP30801993A
Authority: JP
Inventors: Atsushi Ogawa; 川敦小
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-12-08
Filing date: 1993-12-08
Publication date: 1995-06-23

Abstract

(57)【要約】【目的】電源電圧が低い場合でも最大振幅が大きく且
つ積分定数を変更することができる積分回路、および、
これを用いたフィルタ回路を提供する。【構成】積分回路が、ベースが第１の抵抗１０５を介
して入力端子１０１に接続され且つコレクタが第２の抵
抗１０６を介してベースと接続された第１のトランジス
タ１０２と、ベースが第１のトランジスタ１０２のコレ
クタに接続され且つコレクタがコンデンサ１０７を介し
て出力端子１１２に接続された第２のトランジスタ１０
３と、入力端（ベース）が第２のトランジスタ１０３の
コレクタに接続され且つ出力端（コレクタ）が出力端子
１１２に接続された反転アンプ１０４とを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、積分回路およびこれを
用いたフィルタ回路に関するものである。

【０００２】

【従来の技術】従来の積分回路を用いたフィルタについ
て、状態変数形回路を例にとって説明する。

【０００３】図７は、従来の状態変数形回路の一構成例
を示す電気回路図である。同図において、係数回路７０
３は、積分回路７０５の出力信号を取り込んで増幅また
は減衰（一般には減衰）し、加減算回路７０２に対して
出力する。また、係数回路７０４は、積分回路７０６の
出力信号を取り込んで増幅または減衰（一般には減衰）
し、加減算回路７０２に対して出力する。加減算回路７
０２は、入力端子７０１から取り込まれた入力信号を第
１の＋入力端子から入力し、係数回路７０３の出力信号
を第２の＋入力端子から入力し、さらに、係数回路７０
４の出力信号を−入力端子から入力する。そして、これ
らの各入力信号の加減算（＋入力端子から入力した信号
については加算、−入力端子から入力した信号について
は減算）を行う。積分回路７０５は、この加減算回路７
０２の加減算結果を入力して積分し、この積分結果を出
力する。そして、積分回路７０６は、積分回路７０５の
積分結果を入力してさらに積分し、その積分結果を出力
する。係数回路７０７は、加減算回路７０５の出力信号
を取り込んで増幅または減衰して出力する。また、係数
回路７０８は積分回路７０５の出力信号を、係数回路７
０９は積分回路７０６の出力信号を、それぞれ取り込
み、増幅または減衰して出力する。加減算回路７１０
は、係数回路７０７の出力信号を第１の＋入力端子から
入力し、係数回路７０８の出力信号を−入力端子から入
力し、さらに、係数回路７０９の出力信号を第２の＋入
力端子から入力する。そして、これらの各信号の加減算
（＋入力端子から入力した信号については加算、−入力
端子から入力した信号については減算）を行い、出力端
子７１１から出力する。

【０００４】図８は、積分回路７０５，７０６の内部回
路の一構成例を示す電気回路図である。同図に示したよ
うに、積分回路の入力端子８０１は、抵抗素子８０２を
介して、ｎｐｎトランジスタ８０３のベースに接続され
ている。このトランジスタ８０３は、ベースとコレクタ
がコンデンサ８０４を介して接続されている。また、こ
のトランジスタ８０３のコレクタには、電流源８０５か
ら電流Ｉ₁が供給される。そして、トランジスタ８０３
のコレクタは、積分回路の出力端子８０６に接続されて
いる。

【０００５】図９は、積分回路７０５，７０６の内部回
路の他の構成例を示す電気回路図である。同図におい
て、９０１〜９０７はｎｐｎトランジスタ、９１１〜９
１７はｐｎｐトランジスタ、９２１，９２２は抵抗素
子、９３１はコンデンサ、９４１〜９４４は電流源であ
る。この積分回路において、トランジスタ９０３〜９０
６はギルバートのゲインセルと称される回路を構成して
いる。このような構成によれば、電流源９４２の電流値
Ｉ₂を変化させることによりトランジスタ９０６のコレ
クタ電流を変化させることができ、これにより積分定数
を変化させることができる。

【０００６】

【発明が解決しようとする課題】図８に示した積分回路
では、積分定数が抵抗素子８０２の抵抗値Ｒ₁とコンデ
ンサ８０４の静電容量Ｃ₁とによって決定される。この
ため、ＩＣ化した場合には、抵抗値Ｒ₁や静電容量Ｃ₁
の値を調整することができないので、これらの値Ｒ₁，
Ｃ₁の製造ばらつきによって積分定数がばらついてしま
うという欠点があった。また、このような積分回路を図
７に示したような状態変数形回路に使用した場合には、
上述のごとき積分定数のばらつきのためにカットオフ周
波数のばらつきが発生してしまうという欠点があった。

【０００７】一方、図９に示したような積分回路では、
電流源９２３の電流Ｉ₂を変更させることにより積分定
数を変更することができるので、上述のような積分定数
の製造ばらつきは生じない。しかし、回路構成が複雑で
あり、また、出力回路がエミッタホロアで構成されてい
るので（トランジスタ９１５，９１６）電源電圧が低い
ときに信号の最大振幅を大きくすることができないとい
う欠点があった。このため、この積分回路を図７に示し
たような状態変数形回路に使用した場合には、回路規模
が大きくなってしまい、また、低電圧で動作させること
ができないという欠点があった。

【０００８】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、電源電圧が低い場合でも最大
振幅が大きく且つ積分定数を変更することができる積分
回路、および、回路規模が小さく、低電圧でも動作し且
つカットオフ周波数の製造ばらつきを補償することがで
きるフィルタ回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】(1) 第１の発明に係わる
積分回路は、ベースが第１の抵抗を介して入力端子に接
続され且つコレクタが第２の抵抗を介して前記ベースと
接続された第１のトランジスタと、ベースが前記第１の
トランジスタの前記コレクタに接続され且つコレクタが
コンデンサを介して出力端子に接続された第２のトラン
ジスタと、入力端が前記第２のトランジスタの前記コレ
クタに接続され且つ出力端が前記出力端子に接続された
反転アンプと、を有する。 (2) 第２の発明に係わるフィルタ回路は、ベースが第１
の抵抗を介して入力端子に接続され且つコレクタが第２
の抵抗を介して前記ベースと接続された第１のトランジ
スタと、ベースが前記第１のトランジスタの前記コレク
タに接続され且つコレクタがコンデンサを介して出力端
子に接続された第２のトランジスタと、入力端が前記第
２のトランジスタの前記コレクタに接続され且つ出力端
が前記出力端子に接続された反転アンプとを有する積分
回路と、前記第２の抵抗に流れる電流を変更することに
よりカットオフ周波数を制御する電流回路と、を備えて
いる。

【００１０】

【作用】第１の発明に係わる積分回路によれば、ベース
が第１の抵抗を介して入力端子に接続され且つコレクタ
が第２の抵抗を介して前記ベースと接続された第１のト
ランジスタと、ベースが前記第１のトランジスタの前記
コレクタに接続され且つコレクタがコンデンサを介して
出力端子に接続された第２のトランジスタとを備えてい
るので、第２の抵抗に流れる電流を変更することにより
積分定数を変更することができる。また、出力回路とし
てエミッタホロアを使用していないので、信号の最大振
幅を電源電圧まで高めることができる。

【００１１】第２の発明に係わるフィルタ回路によれ
ば、第１の発明に係わる積分回路と、第２の抵抗に流れ
る電流を変更することによりカットオフ周波数を制御す
る電流回路とを備えていることにより、積分回路の積分
定数を変更することができるのでカットオフ周波数の製
造ばらつきを補償することができ、且つ、信号の最大振
幅を電源電圧まで高めることができるので低電圧での動
作が可能となる。

【００１２】

【実施例】以下、本発明の実施例について、図面を参照
して説明する。

【００１３】（実施例１）第１の発明（請求項１）に係
わる積分回路の一実施例について、図１を用いて説明す
る。

【００１４】同図において、ｎｐｎトランジスタ１０２
（本発明の「第１のトランジスタ」に該当する）のベー
スは、抵抗素子１０５（本発明の「第１の抵抗」に該当
する）を介して、入力端子１０１に接続されている。ま
た、このトランジスタ１０２のコレクタとベースとは、
抵抗素子１０６（本発明の「第２の抵抗」に該当する）
を介して接続されている。

【００１５】ｎｐｎトランジスタ１０３（本発明の「第
２のトランジスタ」に該当する）は、ベースがトランジ
スタ１０２のコレクタに接続され、コレクタがコンデン
サ１０７を介して出力端子１１２に接続され、且つ、エ
ミッタがトランジスタ１０２のエミッタに接続されてい
る。

【００１６】ｎｐｎトランジスタ１０４（本発明の「反
転アンプ」を構成する）は、ベース（本発明の「入力
端」に該当する）がトランジスタ１０３のコレクタに接
続され、コレクタ（本発明の「出力端」に該当する）が
出力端子１１２に接続され、且つ、エミッタがトランジ
スタ１０２のエミッタに接続されて、出力回路を構成し
ている。

【００１７】また、トランジスタ１０２のベースおよび
抵抗素子１０６の一端には電流源１０８が接続され、ト
ランジスタ１０２，１０３，１０４の各コレクタには電
流源１０９，１１０，１１１がそれぞれ接続されてい
る。

【００１８】ここで、抵抗素子１０５の抵抗値をＲ₁₁、
抵抗素子１０６の抵抗値をＲ₁₂、コンデンサ１０７の静
電容量をＣ₁₁、電流源１０８の供給電流をＩ_CTRLとする
と、この積分回路の積分定数は、Ｒ₁₁・Ｃ₁₁・ｅｘｐ｛（Ｉ_CTRL・Ｒ₁₂）／Ｖ_t｝で与えられる。なお、Ｖ_t＝ｋ・Ｔ／ｑ（ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電荷、室温でＶ_tは約２６
ｍＶ）である。例えば、Ｒ₁₂での電圧効果（すなわち、
Ｉ_CTRL・Ｒ₁₂）を１８ｍＶに設定すると、積分定数は約
２Ｒ₁₁・Ｃ₁₁となる。

【００１９】上式から明らかなように、本実施例の積分
回路によれば、電流源１０８の供給電流Ｉ_CTRLを変化さ
せることにより、積分定数を変更することができる。し
たがって、抵抗素子１０５の抵抗値Ｒ₁₁やコンデンサ１
０７の静電容量Ｃ₁₁等の製造ばらつきがある場合でも、
積分定数を一定にすることが可能となる。

【００２０】また、本実施例の積分回路は、従来の積分
定数を変更することができる回路（図９参照）と比較し
て、回路規模を非常に小さくすることができる。

【００２１】さらに、出力回路としてエミッタホロアを
使用していないので、信号の最大振幅を電源電圧まで高
めることができる。

【００２２】（実施例２）次に、第１の発明に係わる積
分回路の第２の実施例について、図２を用いて説明す
る。本実施例は、反転アンプの構成が実施例１と異な
る。

【００２３】同図において、図１と同じ符号を付した構
成部分は、それぞれ図１の場合と同じものを示す。

【００２４】反転アンプは、トランジスタ２０１〜２０
４および抵抗素子２０５によって構成されている。

【００２５】ｎｐｎトランジスタ２０１は、ベースがｎ
ｐｎトランジスタ１０３のコレクタに接続され、且つ、
コレクタがｐｎｐトランジスタ２０３のコレクタに接続
され、且つ、エミッタがｎｐｎトランジスタ１０２のエ
ミッタに接続されている。

【００２６】また、ｎｐｎトランジスタ２０２は、ベー
スがｐｎｐトランジスタ２０４のコレクタに接続される
とともに抵抗素子２０５を介してトランジスタ１０２の
エミッタに接続され、コレクタが出力端子１１２に接続
され、且つ、エミッタがトランジスタ１０２のエミッタ
に接続されている。

【００２７】トランジスタ２０３とトランジスタ２０４
とは、各トランジスタ２０３，２０４のベースとトラン
ジスタ２０３のコレクタとが接続されて、カレントミラ
ーを構成している。

【００２８】このような構成によれば、２段のトランジ
スタ２０１，２０２で反転アンプを構成したので、実施
例１に示した積分回路と比較して反転アンプの増幅率を
高めることができる。

【００２９】また、実施例１に示した積分回路と同様、
電流源１０８の供給電流Ｉ_CTRLを変化させることにより
積分定数を変更することができ、小規模の回路で製造ば
らつきによる積分定数のばらつきを補償することがで
き、且つ、信号の最大振幅を電源電圧まで高めることが
できる。

【００３０】（実施例３）次に、第２の発明（請求項
２）に係わるフィルタ回路の一実施例について、図３を
用いて説明する。

【００３１】図３は本実施例に係わるバンドパスフィル
タの回路構成を示す図である。同図において、図１と同
じ符号の構成部分および図１と同じ符号に「′」を付し
た構成部分は、それぞれ図１の場合と同じものを示す。

【００３２】図３に示したように、入力端子３５１に
は、コンデンサ３５２を介して信号源３５３が接続され
ている。この入力端子３５２から取り込まれた入力信号
は、バンドパス特性を有する第１の積分器３１０に入力
される。そして、第１の積分器３１０の出力信号（トラ
ンジスタ１０４のコレクタ電圧）は、第２の積分器３２
０内の抵抗素子１０５′に印加されることにより、この
第２の積分器３２０に入力される。

【００３３】第１の積分器３１０の出力信号は、抵抗素
子３５５を介して、反転増幅器３３０に入力される。ま
た、第２の積分器３２０の出力信号（トランジスタ１０
４のコレクタ電圧）も、抵抗素子３５４を介して、反転
増幅器３３０に入力される。

【００３４】電流源回路３４０は、積分器３１０，３２
０および反転増幅器３３０に電流を供給するとともに、
積分器３１０，３２０の積分定数を制御する。これによ
り、本実施例に係わるフィルタ回路のカットオフ周波数
が制御される。

【００３５】反転増幅器３３０の出力信号は、抵抗素子
３５６を介して、第１の積分器３１０内のｎｐｎトラン
ジスタ１０２にフィードバックされる。

【００３６】また、第１の積分器３１０の出力信号は、
出力端子３５７から、フィルタ回路の出力信号として出
力される。

【００３７】第１の積分器３１０および第２の積分器３
２０としては、上述の実施例１で示した積分回路（図１
参照）とほぼ同様の積分回路を使用している。各積分器
３１０，３２０においては、図１で示した制御用の電流
源１０８に代えて、ｐｎｐトランジスタ３１１，３２１
が設けられている。これらのトランジスタ３１１，３２
１は、それぞれ、エミッタが電源３４１に接続され、コ
レクタがｎｐｎトランジスタ１０２，１０２′のベース
および抵抗素子１０６の一端に接続されている。そし
て、これらのトランジスタ３１１，３２１のベースはｐ
ｎｐトランジスタ３４２のベースおよびコレクタに接続
されている。また、このトランジスタ３４２のエミッタ
は電源３４１に接続され、コレクタは電流源３４４に接
続されている。これによりトランジスタ３１１，３２
１，３４２はミラー回路を構成しており、電流源３４４
に流れる電流（すなわちトランジスタ３４２のコレクタ
電流）とトランジスタ３４２，３１１，３２１のコレク
タ電流とは同じ電流値となる。したがって、この電流源
３４４に流れる電流Ｉ_CTRLを制御することによって、ト
ランジスタ３４１，３２１のコレクタ電流を変化させる
ことができる。

【００３８】また、各積分器３１０，３２０において
は、図１で示した電流源１０９に代えてｐｎｐトランジ
スタ３１２，３２２が、電流源１１０に代えてｐｎｐト
ランジスタ３１３，３２３が、電流源１１１に代えてｐ
ｎｐトランジスタ３１４，３２４が、それぞれ設けられ
ている。これらの各トランジスタ３１２〜３１４，３２
２〜３２４は、それぞれ、エミッタが電源３４１に接続
され、コレクタがそれぞれｎｐｎトランジスタ１０２〜
１０４，１０２′〜１０４′のコレクタに接続されてい
る。そして、これらのトランジスタ３１２〜３１４，３
２２〜３２４のベースはｐｎｐトランジスタ３４３のベ
ースおよびコレクタに接続されている。また、このトラ
ンジスタ３４３のエミッタは電源３４１に接続され、コ
レクタは電流源３４５に接続されている。これによりト
ランジスタ３１２〜３１４，３２２〜３２４，３４５は
ミラー回路を構成しており、トランジスタ３１２〜３１
４，３２２〜３２４に流れる各電流は電流源３４５に流
れる電流と同じ電流値となる。

【００３９】反転増幅器３３０は、抵抗素子３３１、ｎ
ｐｎトランジスタ３３２およびｐｎｐトランジスタ３３
３によって構成されている。ここで、トランジスタ３３
２のベースは外部の抵抗素子３５５に接続され、コレク
タは抵抗素子３３１を介して外部の抵抗素子３５５に接
続されるとともにトランジスタ３３３のコレクタに接続
されている。また、トランジスタ３３３は、エミッタが
電源３４１に、ベースがトランジスタ３４３のベースお
よびコレクタに、それぞれ接続されており、これによ
り、トランジスタ３３２のコレクタに供給される電流は
電流源３４５に流れる電流と同じ電流値となる。

【００４０】このようなフィルタ回路において、抵抗素
子３５６の抵抗値をＲ₃₁、第２の積分器３２０内の抵抗
素子１０５′の抵抗値をＲ₃₂、第１の積分器３１０およ
び第２の積分器内の各コンデンサ１０７，１０７′の静
電容量をＣ₃₁，Ｃ₃₂とすると、このフィルタ回路の中心
周波数は、（２πｆ）²＝ω²＝（Ｒ₃₁・Ｋ・Ｒ₃₂・Ｋ・Ｃ₃₁・Ｃ₃₂）^-1 Ｋ＝ｅｘｐ｛（Ｉ_CTRL・Ｒ₁₂）／Ｖ_t｝で与えられる。なお、Ｖ_t＝ｋ・Ｔ／ｑ（ｋはボルツマ
ン定数、Ｔは絶対温度、ｑは電荷、室温でＶ_tは約２６
ｍＶ）である。また、抵抗素子３５４の抵抗値をＲ₃₃と
すると、Ｑ（周波数帯幅を表す係数）は、Ｑ＝（Ｒ₃₃・Ｃ₃₁）／（Ｒ₃₂・Ｃ₃₂）で与えられる。

【００４１】図４は、図３に示したフィルタ回路の周波
数特性のシミュレーション結果を示すグラフである。同
図において、横軸は入力端子３５１から取り込まれる入
力信号の周波数であり、縦軸は出力端子３５７の出力信
号を示している。同図からわかるように、電流源３４４
に流れる電流Ｉ_CTRLを０μＡ、２．７μＡ、５μＡと変
化させると、この変化にしたがってフィルタ回路の中心
周波数が変化する。

【００４２】このように、図３に示したフィルタ回路の
カットオフ周波数は、電流源３４４に流れる電流Ｉ_CTRL
によって制御することができる。したがって、本実施例
のフィルタ回路によれば、各抵抗素子の抵抗値やコンデ
ンサの静電容量等の製造ばらつきがある場合でも、カッ
トオフ周波数を一定にすることが可能となる。

【００４３】また、本実施例では、積分器３１０，３２
０の回路規模が従来の積分定数を変更することができる
回路（図９参照）と比較して非常に小さいので、フィル
タ回路全体としての回路規模も小さくすることができ
る。

【００４４】さらに、出力回路としてエミッタホロアを
使用していないので信号の最大振幅を電源電圧まで高め
ることができ、したがって、低電圧（１Ｖ以下）でも動
作させることが可能である。

【００４５】（実施例４）次に、第２の発明に係わるフ
ィルタ回路の第２の実施例について、図５を用いて説明
する。

【００４６】図５は本実施例に係わるバンドパスフィル
タの回路構成を示す図である。同図において、図３と同
じ符号を付した構成部分は、同図と同じものを示す。

【００４７】本実施例は、電流源回路の構成が、上述の
実施例３と異なる。

【００４８】図５に示したように、この電流源回路５０
０は、ｐｎｐトランジスタ５０１〜５０５、ｎｐｎトラ
ンジスタ５０６，５０７、抵抗素子５０８および電流源
５０９，５１０によって構成されている。

【００４９】ここで、トランジスタ５０１は、積分器３
１０，３２０内のｐｎｐトランジスタ３１１，３２１と
ミラー回路を構成しており、コレクタが電流源５０９に
接続されている。トランジスタ５０２は、ｐｎｐトラン
ジスタ３１２，３１４，３２２，３２４とミラー回路を
構成しており、コレクタが電流源５１０に接続されてい
る。トランジスタ５０３は、ｐｎｐトランジスタ３１
３，３２３とミラー回路を構成している。なお、これら
の各トランジスタ３１１〜３１４，３２１〜３２４，５
０１〜５０３のエミッタはそれぞれ電源３４１に接続さ
れている。トランジスタ５０４は、エミッタが電源３４
１に接続され、ベースがトランジスタ５０１のベースに
接続されている。トランジスタ５０５は、エミッタが電
源３４１に接続され、ベースがトランジスタ５０２のベ
ースに接続されている。トランジスタ５０６は、ベース
がトランジスタ５０４のコレクタに接続され、コレクタ
がトランジスタ５０４のコレクタに抵抗素子５０８を介
して接続されるとともにトランジスタ５０５のコレクタ
に接続され、エミッタは接地されている。トランジスタ
５０７は、ベースがトランジスタ５０５のコレクタに接
続され、コレクタがトランジスタ５０３のコレクタに接
続され、エミッタが接地されている。

【００５０】このような構成の電流源回路５００を設け
ることにより、第１の積分回路４１０内のトランジスタ
１０３のコレクタ電流とトランジスタ３１３のコレクタ
電流とが常に同一になるようにすることができ、電流源
５０９に流れる電流Ｉ_CTRLの変化に伴う出力電圧の変動
を低減させることができる。

【００５１】また、上述の実施例３で示したフィルタ回
路と同様、各抵抗素子の抵抗値やコンデンサの静電容量
等の製造ばらつきがある場合でもカットオフ周波数を一
定にすることができ、フィルタ回路全体としての回路規
模も小さくすることができ、且つ、低電圧で動作させる
ことができる。

【００５２】（実施例５）次に、第２の発明に係わるフ
ィルタ回路の第３の実施例について、図６を用いて説明
する。

【００５３】図６は本実施例に係わるバンドパスフィル
タの回路構成を示す図である。同図において、図３と同
じ符号を付した構成部分は、同図と同じものを示す。

【００５４】本実施例は、上述の実施例３に係わるフィ
ルタ回路に抵抗素子を追加したものである。

【００５５】図６に示したように、第１の積分器３１０
では、入力端子３５１（すなわち積分器３１０の入力
端）とトランジスタ１０３のコレクタとの間に抵抗素子
６０１が追加され、且つ、トランジスタ１０３のコレク
タとトランジスタ１０４のコレクタとの間に抵抗素子６
０２が追加されている。また、第２の積分器３２０で
は、トランジスタ１０４のコレクタ（すなわち積分器３
２０の入力端）とトランジスタ１０３′のコレクタとの
間に抵抗素子６０３が追加されている。さらに、トラン
ジスタ１０４のコレクタとトランジスタ１０２のコレク
タとの間には抵抗素子６０４が追加され、トランジスタ
３３２のコレクタとトランジスタ１０３のコレクタとの
間には抵抗素子６０５が追加されている。

【００５６】このような構成によれば、第１の積分器３
１０の出力電圧（トランジスタ１０４のコレクタ電圧）
は、抵抗素子６０１，６０２を通過した信号の電圧とト
ランジスタ１０２〜１０４等を通過した信号の電圧との
差となる。また、第２の積分器３２０において、トンラ
ンジスタ１０３′のコレクタ電圧は、抵抗素子６０３を
通過した信号の電圧とトランジスタ１０２′，１０３′
等を通過した信号の電圧との差となる。これにより、出
力信号のノイズを低減させることができる。

【００５７】また、上述の実施例３で示したフィルタ回
路と同様、各抵抗素子の抵抗値やコンデンサの静電容量
等の製造ばらつきがある場合でもカットオフ周波数を一
定にすることができ、フィルタ回路全体としての回路規
模も小さくすることができ、且つ、低電圧で動作させる
ことができる。

【００５８】以上、本発明の実施例について説明した
が、本発明がこれらの実施例に限定されるものでないこ
とはもちろんである。例えば、実施例３〜５では本発明
をバンドパスフィルタに適用した場合について説明した
が、状態変数形フィルタで構成できる回路であれば、ハ
イパスフィルタ、ローパスフィルタ、移相回路等の他の
回路にも適用できる。

【００５９】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、電源電圧が低い場合でも最大振幅が大きく且
つ積分定数を変更することができる積分回路を提供する
ことができる。

【００６０】また、第２の発明によれば、回路規模が小
さく、低電圧でも動作し且つカットオフ周波数の製造ば
らつきを補償することができるフィルタ回路を提供する
ことができる。

【図面の簡単な説明】

【図１】実施例１に係わる積分回路の構成を示す回路図
である。

【図２】実施例２に係わる積分回路の構成を示す回路図
である。

【図３】実施例３に係わるフィルタ回路の構成を示す回
路図である。

【図４】図３に示したフィルタ回路の周波数特性のシミ
ュレーション結果を示すグラフである。

【図５】実施例４に係わるフィルタ回路の構成を示す回
路図である。

【図６】実施例５に係わるフィルタ回路の構成を示す回
路図である。

【図７】従来のフィルタ回路の一構成例を示す回路図で
ある。

【図８】従来の積分回路の一構成例を示す回路図であ
る。

【図９】従来の積分回路の他の構成例を示す回路図であ
る。

【符号の説明】

１０１入力端子１０２〜１０４トランジスタ１０５，１０６抵抗素子１０７コンデンサ

Claims

【特許請求の範囲】

【請求項１】ベースが第１の抵抗を介して入力端子に接
続され且つコレクタが第２の抵抗を介して前記ベースと
接続された第１のトランジスタと、ベースが前記第１のトランジスタの前記コレクタに接続
され且つコレクタがコンデンサを介して出力端子に接続
された第２のトランジスタと、入力端が前記第２のトランジスタの前記コレクタに接続
され且つ出力端が前記出力端子に接続された反転アンプ
と、を有する積分回路。
【請求項２】ベースが第１の抵抗を介して入力端子に接
続され且つコレクタが第２の抵抗を介して前記ベースと
接続された第１のトランジスタと、ベースが前記第１の
トランジスタの前記コレクタに接続され且つコレクタが
コンデンサを介して出力端子に接続された第２のトラン
ジスタと、入力端が前記第２のトランジスタの前記コレ
クタに接続され且つ出力端が前記出力端子に接続された
反転アンプとを有する積分回路と、前記第２の抵抗に流れる電流を変更することによりカッ
トオフ周波数を制御する電流回路と、を備えたフィルタ回路。