JPH02142210A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH02142210A JPH02142210A JP63296555A JP29655588A JPH02142210A JP H02142210 A JPH02142210 A JP H02142210A JP 63296555 A JP63296555 A JP 63296555A JP 29655588 A JP29655588 A JP 29655588A JP H02142210 A JPH02142210 A JP H02142210A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential pair
- transistor
- differential
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、モノリシック集積化に適し、広帯域動作が可
能な帰還型差動増幅回路に関するものである。
能な帰還型差動増幅回路に関するものである。
第４図は、従来の広帯域帰還型差動増幅回路「ヒルブラ
ンド、グルバーおよびラッサー著、“ＩＧＨｚ帯域幅モ
ノリシフク集積増幅器のコンピュータ・エイデツド・デ
ザイン”、イー・ニス・ニス・シー・アイ・アール・シ
ー、１９７７．１２２頁〜１２４頁（Ｈ，Ｈｉｌｌｂｒ
ａｎｄ、Ｊ、Ｇｒｕｂｅｒ ａｎｄ Ｐ。
ンド、グルバーおよびラッサー著、“ＩＧＨｚ帯域幅モ
ノリシフク集積増幅器のコンピュータ・エイデツド・デ
ザイン”、イー・ニス・ニス・シー・アイ・アール・シ
ー、１９７７．１２２頁〜１２４頁（Ｈ，Ｈｉｌｌｂｒ
ａｎｄ、Ｊ、Ｇｒｕｂｅｒ ａｎｄ Ｐ。
Ｒｕ５ｓｅｒ、”Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅ
ｓｉｇｎ ｏｆ ａ ＩＧＨｚ Ｂａｎｄ−ｗｉｄｔｈ
Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ａｍ
ｐｌｉｆｉｅｒ”、ｆ！５ＳＣＩ−ＲＣ，１９７７、ｐ
ｐ、１２２−１２４） Ｊを示す回路図である。
ｓｉｇｎ ｏｆ ａ ＩＧＨｚ Ｂａｎｄ−ｗｉｄｔｈ
Ｍｏｎｏｌｉｔｈｉｃ Ｉｎｔｅｇｒａｔｅｄ Ａｍ
ｐｌｉｆｉｅｒ”、ｆ！５ＳＣＩ−ＲＣ，１９７７、ｐ
ｐ、１２２−１２４） Ｊを示す回路図である。
第４図において、ｌａ、ｌｂは入力信号Ｖ ｉ ｎ ＊
■πが人力される入力端子、２ａ、２ｂは出力信号ｖｏ
ｕｒｎ Ｖｏｕｙが出力される出力端子、３はＶＣＣの
電位が入力される高電位電源端子、４は電位Ｖ■が入力
される低電位電源端子、５は第１の差動対トランジスタ
としての入力差動対トランジスタ、６は第２の差動対ト
ランジスタとしての出力差動対トランジスタ、７．８は
抵抗値ＲＬＩＩ Ｒｔｚの負荷抵抗、９は容量値Ｃ４の
負荷容量、１０．１１は電流値１１．Ｉ！の第１．第２
の定電流源回路である。
■πが人力される入力端子、２ａ、２ｂは出力信号ｖｏ
ｕｒｎ Ｖｏｕｙが出力される出力端子、３はＶＣＣの
電位が入力される高電位電源端子、４は電位Ｖ■が入力
される低電位電源端子、５は第１の差動対トランジスタ
としての入力差動対トランジスタ、６は第２の差動対ト
ランジスタとしての出力差動対トランジスタ、７．８は
抵抗値ＲＬＩＩ Ｒｔｚの負荷抵抗、９は容量値Ｃ４の
負荷容量、１０．１１は電流値１１．Ｉ！の第１．第２
の定電流源回路である。
第４図の回路はく負荷抵抗７，８を負荷とする入力差動
対トランジスタ５と、負荷抵抗８を負荷とする出力差動
対トランジスタ６とから構成され、トランジスタ６のコ
レクタを負荷抵抗７を介してトランジスタ６のベースに
接続していることを特徴とし、トランジスタ６のコレク
タ信号を負荷抵抗７を介して逆相でトランジスタ６のベ
ースに帰還することにより広帯域動作を実現している。
対トランジスタ５と、負荷抵抗８を負荷とする出力差動
対トランジスタ６とから構成され、トランジスタ６のコ
レクタを負荷抵抗７を介してトランジスタ６のベースに
接続していることを特徴とし、トランジスタ６のコレク
タ信号を負荷抵抗７を介して逆相でトランジスタ６のベ
ースに帰還することにより広帯域動作を実現している。
この従来回路の電圧利得ＡＶは、トランジスタ５゜６の
相互コンダクタンスをｇｍｔ、ｇｍ２、ベース抵抗をｒ
ｂｌ、ｒｂ’ｌ、入力容量をＣπｌ、Ｃπ２とし、角周
波数をωとすると、次式で与えられる。
相互コンダクタンスをｇｍｔ、ｇｍ２、ベース抵抗をｒ
ｂｌ、ｒｂ’ｌ、入力容量をＣπｌ、Ｃπ２とし、角周
波数をωとすると、次式で与えられる。
ここで、ａはトランジスタ５のベースでの時定数、ｂは
トランジスタ６のベースでの時定数、Ｃはトランジスタ
６のコレクタでの時定数であり、次式により表わされる
。
トランジスタ６のベースでの時定数、Ｃはトランジスタ
６のコレクタでの時定数であり、次式により表わされる
。
ａ＝Ｃπ１−ｒｂｌ・・・・・（２）
ｂ＝（Ｃπ２ ” （Ｒｔ＋＋Ｒｔｚ＋ｒｂ２）／（
１＋ｇｏ＋２・ＲＬり ） ・（（１＋ｊωＣＬ −
ＲＬｚ）／（１＋ｊωＣ）） ・・・・・（３）’
＝Ｃｔ −ＲＬ＊／ （１＋ｇｍ２・ＲＬｚ） ・
・・・・（４）第４図の回路の低周波時の利得は（１１
式よりｇｍｌ・ＲＬＩで近似される。高周波動作時の利
得は、ａｂ、ｃの時定数により周波数の増加とともに減
少していくが、（３）、 （４１式から分かるように、
トランジスタ６のベースおよびコレクタの時定数が帰還
効果により１ ＋ｇｓ＋２・Ｒ１１分の１に低減できる
ことから、従来の差動型増幅回路に比べ、広帯域な動作
が可能である。また、（３）式で表わせる時定数すは虚
数成分をもち、この虚数成分は負荷容量９の容量値ＣＬ
の増加とともに大きくなり、周波数特性にピーキングを
生じるよう作用する。このため、負荷容量９の容量値Ｃ
Ｌを最適、化することにより、−層の広帯域化を図れる
。
１＋ｇｏ＋２・ＲＬり ） ・（（１＋ｊωＣＬ −
ＲＬｚ）／（１＋ｊωＣ）） ・・・・・（３）’
＝Ｃｔ −ＲＬ＊／ （１＋ｇｍ２・ＲＬｚ） ・
・・・・（４）第４図の回路の低周波時の利得は（１１
式よりｇｍｌ・ＲＬＩで近似される。高周波動作時の利
得は、ａｂ、ｃの時定数により周波数の増加とともに減
少していくが、（３）、 （４１式から分かるように、
トランジスタ６のベースおよびコレクタの時定数が帰還
効果により１ ＋ｇｓ＋２・Ｒ１１分の１に低減できる
ことから、従来の差動型増幅回路に比べ、広帯域な動作
が可能である。また、（３）式で表わせる時定数すは虚
数成分をもち、この虚数成分は負荷容量９の容量値ＣＬ
の増加とともに大きくなり、周波数特性にピーキングを
生じるよう作用する。このため、負荷容量９の容量値Ｃ
Ｌを最適、化することにより、−層の広帯域化を図れる
。
第５図は、第４図の回路の周波数特性のシミュレーショ
ン結果を示すグラフである。同図において、横軸は周波
数、縦軸は利得を示し、複数の特性２１，２２．２３．
２４は、負荷容量の容量値Ｃｔを０．２ｐＦ、０．１ｐ
Ｆ、０．０５ｐＦ、０と変化させた時の特性である。容
量値ＣＬを増加させることによりピーキング特性を持た
せることができ、容量値Ｃｔの最適化により広帯域な特
性を実現できることが分かる。このため、次段回路の入
力容量あるいは配線容量を利用して広帯域な特性を得る
ことが可能となる。なお、シミュレーションには、高域
しゃ断周波数６０ＧＨｚのバイポーラトランジスタを想
定した。
ン結果を示すグラフである。同図において、横軸は周波
数、縦軸は利得を示し、複数の特性２１，２２．２３．
２４は、負荷容量の容量値Ｃｔを０．２ｐＦ、０．１ｐ
Ｆ、０．０５ｐＦ、０と変化させた時の特性である。容
量値ＣＬを増加させることによりピーキング特性を持た
せることができ、容量値Ｃｔの最適化により広帯域な特
性を実現できることが分かる。このため、次段回路の入
力容量あるいは配線容量を利用して広帯域な特性を得る
ことが可能となる。なお、シミュレーションには、高域
しゃ断周波数６０ＧＨｚのバイポーラトランジスタを想
定した。
より広帯域の差動増幅回路として第６図に示すものが提
案されている。同図において、１ａ、１ｂは入力信号Ｖ
、□■−が入力される入力端子、２ａ、２ｂは出力信号
”１ｌＩＩｔバー−が出力される出力端子、３はＶＣＣ
の電位が入力される高電位電源端子、４は■□の電位が
入力される低電位電源端子、５は第１の差動対トランジ
スタとしての入力差動対トランジスタ、６は第２の差動
対トランジスタとしての出力差動対トランジスタ、７，
８は抵抗値ＲＬＩＩ Ｒｔｚの負荷抵抗、９は容量値Ｃ
５の負荷容量、１０．１１は電流値１．．１．の第１、
第２の定電流源回路、１２は帰還Ｗエミッタフォロワト
ランジスタである。
案されている。同図において、１ａ、１ｂは入力信号Ｖ
、□■−が入力される入力端子、２ａ、２ｂは出力信号
”１ｌＩＩｔバー−が出力される出力端子、３はＶＣＣ
の電位が入力される高電位電源端子、４は■□の電位が
入力される低電位電源端子、５は第１の差動対トランジ
スタとしての入力差動対トランジスタ、６は第２の差動
対トランジスタとしての出力差動対トランジスタ、７，
８は抵抗値ＲＬＩＩ Ｒｔｚの負荷抵抗、９は容量値Ｃ
５の負荷容量、１０．１１は電流値１．．１．の第１、
第２の定電流源回路、１２は帰還Ｗエミッタフォロワト
ランジスタである。
第６図の回路は、第４図の回路においてエミッタフォロ
ワトランジスタ１２を付加し、そのバッファ効果により
第４図の回路よりも広帯域な動作を可能とするとともに
、ＤＣ的にはトランジスタ５を流れる電流が負荷抵抗８
に流れ込まないように構成し、回路定数設計を簡易化し
ている。
ワトランジスタ１２を付加し、そのバッファ効果により
第４図の回路よりも広帯域な動作を可能とするとともに
、ＤＣ的にはトランジスタ５を流れる電流が負荷抵抗８
に流れ込まないように構成し、回路定数設計を簡易化し
ている。
第６図の回路の電圧利得Ａｙは、トランジスタ５．６の
相互コンダクタンスをｇｍｌ、ｇｍ２、ベース抵抗をｒ
ｂｌ、ｒｂ２、入力容量をＣπＩＣπ２とし、角周波数
をωとすると、次式で与えられる。
相互コンダクタンスをｇｍｌ、ｇｍ２、ベース抵抗をｒ
ｂｌ、ｒｂ２、入力容量をＣπＩＣπ２とし、角周波数
をωとすると、次式で与えられる。
ここで、ａはトランジスタ５のベースでの特定数、ｂは
トランジスタ６のベースでの時定数、Ｃはトランジスタ
６のコレクタでの時定数であり、次式により表わされる
。
トランジスタ６のベースでの時定数、Ｃはトランジスタ
６のコレクタでの時定数であり、次式により表わされる
。
ａ＝Ｃπ１・ｒｂｌ・・・・・（６）
ｂ＝ （Ｃπ ２ ・ （ＲＬｌ＋ ｒ ｂ
２） ／（１＋ｇｍ２ ・ ＲＬｚ） ）（
（１＋ｊωＣＬ ” ＲＬり／ （１＋ｊωＣ））ｃ＝
ＣＬ−ＲＬ、／（１＋ｇｍ２・Ｒ４２）・・・・・（８
）第６図の回路の低周波時の利得は第４図の回路と同様
に（５）式よりｇｍｌ・ＲＬＩであたえられる。高周波
動作時の利得は、ａ、ｂ、ｃの時定数により周波数の増
加とともに減少していくが、（７１，（８１式から分か
るように、トランジスタ６のベースおよびコレクタの時
定数が帰還効果により１ ＋ｇｍ２・ＲＬ２分の１に低
減できることから、広帯域な動作が可能である。また、
第４図の回路の（３）式と（７）式の比較において、第
６図の回路では（７）式においてＲＬ２が消去されるた
め、第４図の回路よりも原理的により広帯域な特性を実
現できる。これは、トランジスタ１２のエミッタからの
インピーダンスが低いことを利用しているものである。
２） ／（１＋ｇｍ２ ・ ＲＬｚ） ）（
（１＋ｊωＣＬ ” ＲＬり／ （１＋ｊωＣ））ｃ＝
ＣＬ−ＲＬ、／（１＋ｇｍ２・Ｒ４２）・・・・・（８
）第６図の回路の低周波時の利得は第４図の回路と同様
に（５）式よりｇｍｌ・ＲＬＩであたえられる。高周波
動作時の利得は、ａ、ｂ、ｃの時定数により周波数の増
加とともに減少していくが、（７１，（８１式から分か
るように、トランジスタ６のベースおよびコレクタの時
定数が帰還効果により１ ＋ｇｍ２・ＲＬ２分の１に低
減できることから、広帯域な動作が可能である。また、
第４図の回路の（３）式と（７）式の比較において、第
６図の回路では（７）式においてＲＬ２が消去されるた
め、第４図の回路よりも原理的により広帯域な特性を実
現できる。これは、トランジスタ１２のエミッタからの
インピーダンスが低いことを利用しているものである。
（発明が解決しようとする課題〕
このように、第６図の回路は第４図の回路よりも広帯域
な差動増幅回路を実現しているが、更に広帯域な差動増
幅回路の出現が要請されていた。
な差動増幅回路を実現しているが、更に広帯域な差動増
幅回路の出現が要請されていた。
従って、本発明の目的は、従来回路よりも広帯域な差動
増幅回路を提供することにある。
増幅回路を提供することにある。
このような課題を解決するために本発明は、ベースが第
１の差動対トランジスタのコレクタに接続され、エミッ
タが第２の差動対トランジスタのベースに接続されると
ともに抵抗を介して低電位電源に接続され、コレクタが
高電位電源に接続された第３の差動対トランジスタから
成る帰還手段を設けるようにしたものである。
１の差動対トランジスタのコレクタに接続され、エミッ
タが第２の差動対トランジスタのベースに接続されると
ともに抵抗を介して低電位電源に接続され、コレクタが
高電位電源に接続された第３の差動対トランジスタから
成る帰還手段を設けるようにしたものである。
本発明による差動増幅回路においては、帰還手段のバッ
ファ効果により、より広帯域な動作が可能となる。
ファ効果により、より広帯域な動作が可能となる。
まず、本発明の特徴と従来技術との差異について述べる
。本発明は、２つの差動対よりなる帰還型増幅回路にお
いて２つの差動対間にエミッタフォロワ回路が付加され
ていることを特徴とし、従来技術とは帰還回路内部での
インピーダンス条件、バイアス条件が異なる。
。本発明は、２つの差動対よりなる帰還型増幅回路にお
いて２つの差動対間にエミッタフォロワ回路が付加され
ていることを特徴とし、従来技術とは帰還回路内部での
インピーダンス条件、バイアス条件が異なる。
第１図は本発明による差動増幅回路の一実施例を示す回
路図である。同図において、ｌａ、ｌｂは入力信号Ｖ
ｉｌｌ＋ Ｖｉａが入力される入力端子、２ａ、２ｂは
出力信号Ｖ。□、■＝が出力される出力端子、３はＶＣ
Ｃの電位が入力される高電位電源端子、４はｖＥ！の電
位が入力される低電位電源端子、５は第１の差動対トラ
ンジスタとしての入力差動対トランジスタ、６は第２の
差動対トランジスタとしての出力差動対トランジスタ、
７，８は抵抗値ＲＬＩ＋ ＲＬＩの負荷抵抗、９は容量
値ＣＬの負荷容量、１０．１１は電流値１．、Ｉｔの第
１゜第２の定電流源回路、１３はエミッタフォロワトラ
ンジスタ、１４は抵抗値Ｒ７のエミッタフォロワ回路用
抵抗である。
路図である。同図において、ｌａ、ｌｂは入力信号Ｖ
ｉｌｌ＋ Ｖｉａが入力される入力端子、２ａ、２ｂは
出力信号Ｖ。□、■＝が出力される出力端子、３はＶＣ
Ｃの電位が入力される高電位電源端子、４はｖＥ！の電
位が入力される低電位電源端子、５は第１の差動対トラ
ンジスタとしての入力差動対トランジスタ、６は第２の
差動対トランジスタとしての出力差動対トランジスタ、
７，８は抵抗値ＲＬＩ＋ ＲＬＩの負荷抵抗、９は容量
値ＣＬの負荷容量、１０．１１は電流値１．、Ｉｔの第
１゜第２の定電流源回路、１３はエミッタフォロワトラ
ンジスタ、１４は抵抗値Ｒ７のエミッタフォロワ回路用
抵抗である。
本実施例は、第４図の従来回路においてエミッタフォロ
ワトランジスタ１３および抵抗１４から成るエミッタフ
ォロワ回路を新たに付加し、そのバッファ効果により従
来回路よりも広帯域な動作を可能としている。
ワトランジスタ１３および抵抗１４から成るエミッタフ
ォロワ回路を新たに付加し、そのバッファ効果により従
来回路よりも広帯域な動作を可能としている。
第１図の回路の電圧利得Ａｖは、トランジスタ５．６の
相互コンダクタンスをｇｍｌ、ｇｍ２、ベース抵抗をｒ
ｂｌ、ｒｂ２、入力容量をＣπＩＣπ２、トランジスタ
１３の電流利得をβ、角周波数をωとすると、次式で与
えられる。
相互コンダクタンスをｇｍｌ、ｇｍ２、ベース抵抗をｒ
ｂｌ、ｒｂ２、入力容量をＣπＩＣπ２、トランジスタ
１３の電流利得をβ、角周波数をωとすると、次式で与
えられる。
ここで、ａはトランジスタ５のベースでの時定数、ｂは
トランジスタ６のベースでの時定数、Ｃはトランジスタ
６のコレクタでの時定数であり、次式により表わされる
。
トランジスタ６のベースでの時定数、Ｃはトランジスタ
６のコレクタでの時定数であり、次式により表わされる
。
ａＷＣπ１・ｒｂｌ・・・・・ａ〔
ｂ−ｃπ２ ・（ＲＬ＋＋Ｒｔｔ＋ｒｂ２） ／ （β
（１＋ｇｍ２ ・Ｒｔｚ）（（１＋ｊωＣＬ ’ Ｒ
ｔ、ｚ） ／ （１＋ｊωｃ））・・・・・Ｑｌ） Ｃ” ＣＬ −Ｒｔｔ／ （１＋ｇｍ２・Ｒｔｇ）
・ ・ ・ ・ ・（２）本回路の低周波時の利得は
従来回路と同様に（９）式よりｇｍｌ・ＲＬＩであたえ
られる。高周波動作時の利得は、ａ、ｂ、ｃの時定数に
より周波数の増加とともに減少していくが、（ＩＩ）、
０式から分かるように、トランジスタ６のベースおよび
コレクタの時定数が帰還効果により１ ＋ｇｍ２・ＲＬ
Ｉ分の１に低減できることから、広帯域な動作が可能で
ある。
（１＋ｇｍ２ ・Ｒｔｚ）（（１＋ｊωＣＬ ’ Ｒ
ｔ、ｚ） ／ （１＋ｊωｃ））・・・・・Ｑｌ） Ｃ” ＣＬ −Ｒｔｔ／ （１＋ｇｍ２・Ｒｔｇ）
・ ・ ・ ・ ・（２）本回路の低周波時の利得は
従来回路と同様に（９）式よりｇｍｌ・ＲＬＩであたえ
られる。高周波動作時の利得は、ａ、ｂ、ｃの時定数に
より周波数の増加とともに減少していくが、（ＩＩ）、
０式から分かるように、トランジスタ６のベースおよび
コレクタの時定数が帰還効果により１ ＋ｇｍ２・ＲＬ
Ｉ分の１に低減できることから、広帯域な動作が可能で
ある。
また、第４図の従来回路の（３）式と０１）式の比較に
おいて、本回路では時定数がエミッタフォロワ回路の効
果により１／β倍されるため、第４図の従来回路よりも
原理的により広帯域な特性を実現できる。
おいて、本回路では時定数がエミッタフォロワ回路の効
果により１／β倍されるため、第４図の従来回路よりも
原理的により広帯域な特性を実現できる。
第２図は、本回路の周波数特性のシミュジーシッン結果
を示すグラフである。横軸は周波数、縦軸は利得を示す
、特性は付加容量がゼロの場合を示している。従来回路
の周波数特性（第５図）との比較から、本回路では約２
倍帯域が改善されていることが分かる。
を示すグラフである。横軸は周波数、縦軸は利得を示す
、特性は付加容量がゼロの場合を示している。従来回路
の周波数特性（第５図）との比較から、本回路では約２
倍帯域が改善されていることが分かる。
第３図は本発明の第２の実施例を示す回路図である。同
図において、ｌａ、ｌｂは入力信号Ｖｉａ、■πが入力
される入力端子、２ａ、２ｂは出力信号■。１．−−が
出力される出力端子、３はＶＣの電位が入力される高電
位電源端子、４はＶＥｔの電位が入力される低電位電源
端子、５は第１の差動対トランジスタとしての入力差動
対トランジスタ、６は第２の差動対トランジスタとして
の出力差動対トランジスタ、７，８は抵抗値ＲＬ１．
ＲＬｔの負荷抵抗、９．９′は容量値ＣＬｏ ＣＬｏの
負荷容量、１０．１１は電流値１＋、Ｉｇの第１．第２
の定電流源回路、１２は帰還用エミッタフォロワトラン
ジスタ、１３はエミッタフォロワトランジスタ、１４は
抵抗値Ｒ，のエミッタフォロワ回路用抵抗である。
図において、ｌａ、ｌｂは入力信号Ｖｉａ、■πが入力
される入力端子、２ａ、２ｂは出力信号■。１．−−が
出力される出力端子、３はＶＣの電位が入力される高電
位電源端子、４はＶＥｔの電位が入力される低電位電源
端子、５は第１の差動対トランジスタとしての入力差動
対トランジスタ、６は第２の差動対トランジスタとして
の出力差動対トランジスタ、７，８は抵抗値ＲＬ１．
ＲＬｔの負荷抵抗、９．９′は容量値ＣＬｏ ＣＬｏの
負荷容量、１０．１１は電流値１＋、Ｉｇの第１．第２
の定電流源回路、１２は帰還用エミッタフォロワトラン
ジスタ、１３はエミッタフォロワトランジスタ、１４は
抵抗値Ｒ，のエミッタフォロワ回路用抵抗である。
第３図の回路は、第６図の回路においてトランジスタ１
３および抵抗１４から成るエミッタフォロワ回路を新た
に付加し、そのバッファ効果により、従来回路よりも広
帯域な動作を可能としている。その動作原理は第１図の
第１の実施例と同様に説明できる。
３および抵抗１４から成るエミッタフォロワ回路を新た
に付加し、そのバッファ効果により、従来回路よりも広
帯域な動作を可能としている。その動作原理は第１図の
第１の実施例と同様に説明できる。
本発明は、モノリシック増幅回路は勿論、広帯域な特性
を必要とするハイブリッド増幅回路等において、前述の
増幅回路の他に高周波増幅回路を始めとする様々な機能
を有する増幅回路への適用が考えられる。
を必要とするハイブリッド増幅回路等において、前述の
増幅回路の他に高周波増幅回路を始めとする様々な機能
を有する増幅回路への適用が考えられる。
なお、本発明による差動増幅回路では、トランジスタと
して、ＮＰＮ型のバイポーラトランジスタの他、ＰＮＰ
型あるいはＦＥＴ系のトランジスタの適用が可能であり
、また、抵抗の代わりに容量あるいはインダクタンス等
のインピーダンスの使用も可能である。
して、ＮＰＮ型のバイポーラトランジスタの他、ＰＮＰ
型あるいはＦＥＴ系のトランジスタの適用が可能であり
、また、抵抗の代わりに容量あるいはインダクタンス等
のインピーダンスの使用も可能である。
以上説明したように本発明は、エミッタフォロワ回路を
第１と第２０差動対トランジスタ間に付加したことによ
り、エミッタフォロワ回路のバッファ効果により広帯域
な特性を得ることができる効果がある。
第１と第２０差動対トランジスタ間に付加したことによ
り、エミッタフォロワ回路のバッファ効果により広帯域
な特性を得ることができる効果がある。
第１図、第３図は本発明による差動増幅回路の第１の実
施例、第２．の実施例を示す回路図、第２図は第１の実
施例の周波数特性を示すグラフ、第４図、第６図は従来
の差動増幅回路を示す回路図、第５図は第４図の従来回
路の周波数特性を示すグラフである。 ｌａ、ｌｂ・・・入力端子、２ａ、２ｂ・・・出力端子
、３・・・高電位電源端子、４・・・低電位電源端子、
５・・・入力差動対トランジスタ、６・・・出力差動対
トランジスタ、７，８・・・負荷抵抗、９・・・負荷容
量、１０１１・・定電流源回路、１３・・・エミッタフ
ォロワトランジスタ、１４・・・エミッタフォロワ用抵
抗。
施例、第２．の実施例を示す回路図、第２図は第１の実
施例の周波数特性を示すグラフ、第４図、第６図は従来
の差動増幅回路を示す回路図、第５図は第４図の従来回
路の周波数特性を示すグラフである。 ｌａ、ｌｂ・・・入力端子、２ａ、２ｂ・・・出力端子
、３・・・高電位電源端子、４・・・低電位電源端子、
５・・・入力差動対トランジスタ、６・・・出力差動対
トランジスタ、７，８・・・負荷抵抗、９・・・負荷容
量、１０１１・・定電流源回路、１３・・・エミッタフ
ォロワトランジスタ、１４・・・エミッタフォロワ用抵
抗。
Claims (1)
- ベースが入力端子に接続され、エミッタが第１の定電流
源回路に接続された第１の差動対トランジスタから成る
第１の差動増幅器と、エミッタが第２の定電流源回路に
接続され、コレクタが出力端子に接続された第２の差動
対トランジスタから成る第２の差動増幅器とを有する差
動増幅回路において、ベースが第１の差動対トランジス
タのコレクタに接続され、エミッタが第２の差動対トラ
ンジスタのベースに接続されるとともに抵抗を介して低
電位電源に接続され、コレクタが高電位電源に接続され
た第３の差動対トランジスタから成る帰還手段を備えた
ことを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296555A JPH02142210A (ja) | 1988-11-24 | 1988-11-24 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296555A JPH02142210A (ja) | 1988-11-24 | 1988-11-24 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02142210A true JPH02142210A (ja) | 1990-05-31 |
Family
ID=17835055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296555A Pending JPH02142210A (ja) | 1988-11-24 | 1988-11-24 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02142210A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114909A (en) * | 1996-05-31 | 2000-09-05 | Sanyo Electric Co., Ltd. | Differential amplifier for correcting offsets at inputs using low capacitance capacitor |
-
1988
- 1988-11-24 JP JP63296555A patent/JPH02142210A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114909A (en) * | 1996-05-31 | 2000-09-05 | Sanyo Electric Co., Ltd. | Differential amplifier for correcting offsets at inputs using low capacitance capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0143486B2 (ja) | ||
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS59103174A (ja) | 電圧加算回路 | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JP3390093B2 (ja) | 差動増幅器 | |
| KR100293901B1 (ko) | 광범위주파수증폭장치 | |
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| US4267521A (en) | Compound transistor circuitry | |
| JP3833530B2 (ja) | 差動増幅器 | |
| JPS5840370B2 (ja) | ゾウフクカイロ | |
| JPS60239108A (ja) | 改良形相互コンダクタンス増幅器 | |
| JPS631768B2 (ja) | ||
| JP3093687B2 (ja) | 利得可変増幅回路 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH06232654A (ja) | 演算増幅回路 | |
| JPS5916404A (ja) | 増幅回路 | |
| JPH0227807A (ja) | 電子回路 | |
| JPH0527282B2 (ja) | ||
| JPS6145314A (ja) | 絶対値電圧電流変換回路 | |
| JPS6123852Y2 (ja) | ||
| JPH05175754A (ja) | 差動増幅器 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPH0821820B2 (ja) | 平衡変換回路 | |
| JP2741103B2 (ja) | フィルタ回路 |