JPS63191979A - 伝送路パラメ−タ測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、測定用入力信号と反射信号をサンプリングし
、デジタル化した後信号処理を行い、伝送路パラメータ
を高精度で求めうるようにした伝送路パラメータ測定装
置に関する。

〔従来技術とその問題点〕

多数の端子を有する集積回路の試験等において１、多数
の信号を既知の位相差（時間差）でそれらの端子に入力
せしめることが非常に重要である。そのため、従来より
信号源と被測定集積回路の端子間に遅延回路を設け、そ
れらを調整することにより各端子における信号の位相を
調整している。

各端子における信号の位相の絶対値よりも、それら信号
間の位相差（遅延差）がより重要である。

まず時間領域反射率計を構成して信号源と各端子間の遅
延を測定し、それらの遅延差を最小にするように調整す
る。そのため、従来は第２図に示すような伝搬遅延時間
測定装置により遅延を求めていた。

抵抗５を介して時間間隔カウンタ１０のストップ入イッ
チ６を介して伝送路６７、被測定素子（集積回路）のソ
ケット端子７に伝達される。端子１にステップが印加さ
れる時刻より一定時間前に、端子２よりカウンタ１０の
スタート入力端子にパルスを印加しその時刻計〇にカウ
ンタの計数を開始する。

第２図の（ｂ）と（Ｃ１は、それぞれスイッチ６がオフ
及びオンの場合におけるストップ入力端子８における電
圧の時間変化を示したものである。

第２図の（ｂ）では、時刻ｔｌ＋近傍においてステップ
信号が立ち上り、時刻１．□近傍でスイッチ６からの反
射信号が立ち上っている。従って時間間隔１、□−ｔ１
１はスイッチ６とサンプリング点（抵抗５とスイッチ６
への伝送路の接続点）　ｓｐ間の伝搬遅延時間の２倍と
なる。

第２図の（Ｃ）では時間間隔ｔ２□−ｔ２１が伝送路６
７の伝搬遅延時間の２倍だけ第２図のｆｂ）の場合より
伸びている。

前述のように１．、−１゜＝ｔＺｌ　　ｔ。と選れてい
るので、伝送路６７の伝搬遅延時間ｔ６７は次式で求ま
る。

２　も　６？　＝　　（ｔＺ　□−ｔ　　ｚ＋）　　　
　　　（ｊ　　＋ｚ　　　　ｊ　　ｚ）＝（ｔ２□−ｔ
２１＋（ｔＺ１　　ｔ。））＝（ｔ１□−１，、＋　（
１，、−１゜））＝（ｔ２□−ｔｏ）−（ｔ＋□−ｔｏ
）従って、カウンタ１０の計数を時刻ｔｏ（任意）に開
始し、反射信号の開始時刻ｔ２゜及びｔ＋ｚでそれぞれ
終了することによりｔ２□−ｔｏとｔ１２　　ｔｏが求
まり、従って、ｔ６？が求まる。

この方法ではいろいろな欠点を生ずる。

上述の装置では高速ステップを使用するため、伝送路の
不整合による波形のなまりやリンギングを生じ、カウン
タ１０のトリガレベル（第２図の（ｂ）。

（Ｃ）におけるｖ、□やＶ２□）の設定が困難である。

即ち、波形の不要成分（リンギングやなまりなど）によ
り同一ステップ入力同一トリガレベルでもカウンタ１０
の指示値が変化する。また、ステップの大きさを変えた
ときはトリガレベルをどこに設定するかを決めるために
トリガ可能範囲を詳細にしらべであるレベル（例えばト
リガ可能範囲の中点）を選択する。この作業は非常にわ
ずられしく数分を要することもある。

また、ソケット端子のストレー容量の違いによる波形な
まりの補正などは不可能である。

〔発明の目的〕

本発明の目的は、伝送路のステップ応答波形をサンプリ
ングした後デジタル化してメモリし、それを信号処理し
て上述の欠点を解消することである。

〔発明の概要〕

本発明の一実施例においては、伝送路に入力されたステ
ップ信号とその反射信号は、＋←−←テ←サンプリング
されデジタル化された後信号処理される。サンプリング
された波形（デジタルデータ）は信号波形を時間軸拡大
により表示したものとなる。

デジタルデータを処理することによりリンギングの影響
を消去して、ステップ波形の開始時刻をステップ高さの
相対位置から決定している。反射波の開始時刻も反射信
号と入力ステップ信号との相対関係から定められる。

さらに、信号の立ち上り波形から、端子容量の推定と伝
搬遅延時間測定に対するその影響の補正をおこなってい
る。

〔発明の実施例〕

第１図は本発明の一実施例の伝送路パラメータ測定装置
のブロック図と観測される信号波形図を示す。第１図の
（ａｌにおいて第２図の（ａｌにおけると同一の機能性
能を有する部分には同一の参照番号を付しである。第１
図の（ａｌにおいて、第２図の（ａ）と異る部分につい
て以下に説明する。

サンプラ１１は抵抗５から入力した信号をサンプリング
しデジタイザ１２に入力する。デジタル化された信号波
形データはメモリ１３に一定期間連続的に蓄積される。

計算／制御部１４は、メモリ１３にある信号波形データ
から後述するように伝送路パラメータを計算する。計算
／制御部１４はまた、サンプラ１１．デジタイザ１２．
メモ１月３およびその他の周辺装置を制御して周知のデ
ータ収集と計算をおこなわせる。なお、端子２から入力
されたパルスは、サンプラＩＩのサンプリング操作の同
期をとるとともに、その他の装置の同期をとっている。

本発明の一実施例では、端子１に入力されるステップ信
号はくり返し周波数１０ＭＨ２の短形波であり、時間分
解能Ｌｏｐｓでメモ１月３に蓄積される波形データは１
０，０００点であるが、これはこの発明を限定するもの
ではない。

なお、第１図の（ａｌではサンプリング点ｓｐとスイッ
チ６の間に伝送路４６が挿入されているが、測定される
べきソケット端子７１．〜，７５とサンプリング点ｓｐ
までの伝送路に共通に入るので、遅延時間の差分を調整
する用途では無視される。スイッチ６は計算／制御部１
４の指令により、ソケット端子７１、〜，７５をスイン
チロに結ぶ伝送路６７１．〜，６７５を順次切り換えて
伝搬遅延時間を求める。

第１図の（ｂｌは、伝送路６７１．〜，６７５の−っを
測定しているときのサンプラ入力波形（およびメモリさ
れた波形データ）を示している。

メモリに蓄積された波形データから伝送路パラメータを
求める計算方法についてつぎに述べる。

（イ）伝搬遅延時間の測定 １、　ステップ信号の立ち上り前の１０点の波形データ
から、平均電圧としてＶ。を求め信号波形の基底値とす
る。

２、　ステップ信号の立ち上り部のリンギングにおける
最初の極大・極小点の電圧Ｖ、、、Ｖｂを３、電圧Ｖ０
とｖ３の間の足止で分割する電圧ｖ　＋　（例えばｖ、
＝χＶ３　＋（１−χ）Ｖ、；０くχく＝１）を選び、
信号の立ち上りにステップ印加後はじめて■１を切る時
刻１．を最大値Ｖ、を求める。

５、ＶｔとＶ３を足止で分ける電圧ｖ２を求め、波形が
はじめて反射信号でＶ２を切る時刻１Ｚを求める。（例
えばＶｚ”ＹＶｔ”（１３’）Ｖ３；Ｏ＜ｙ＜＝１） ６、ｔ２−ｔ、からサンプリング点ｓｐと選択されたソ
ケット端子間の往復の伝搬遅延時間が求められる。

（ロ）ソケット端子の負荷容量の効果 第１図の（Ｃ）は反射信号の立ち上りをより緩慢に誇張
して表わしである。図においてＲで示した部分は約２０
０データ点を含む程度であり、次の式によって波形が近
似される。信号波形は時間ｔの関数Ｖ（ｔ）であり、 Ｖ（ｔ）＝Ｖｔ（１２ｅｘｐ（（ｔ　　ｔｓ）／ＲＣ）
））。

ここで、■、は入力ステップ電圧振幅、　Ｖ　（ｔ）は
反射信号波形、Ｃは伝送路の遠端負荷容量、Ｒは伝送路
の特性インピーダンス（抵抗５０Ω）。

ｔ、は定数である。

上式から、 ｊ２ｎ　（（Ｉ　　Ｖ（ｔ）／Ｖｔ）／２）　＝　ｊ　
ｓ／（ＲＣ）−ｔ　／（ＲＣ）。

ここで、各データ点を時刻ｈ＝（ｉ＝Ｌ２．・・・ｎ）
とし、又各ｈ、に対する一１ｎ　（（１−ｖ（ｈｉ）／
Ｖ　ｔ）／　２　’］をｙ、とし、ｔ　Ｓ／ＣＲＣ＞を
ｋとし、Ｗ＝１／ＲＣとおくと、 Ｙｔ＝−に＋ｗｈｚ となる。但しり、の原点は適当に選んでよい。

最小自乗法によって、Ｗを推定すると となる。このＷからＣ＝１／（ＷＲ）としてＣが求まる
。

（ハ）　伝搬遅延時間測定の精密化 伝搬遅延時間測定において、前記容量Ｃがソケット端子
における波形のなまりにどの程度影響しているかがわか
っているときは補正により測定精度を高めることもでき
る。

伝搬遅延時間ｔｃとして表ねきれるが、ｔ　％　　ｚｔ
　％　＋　ｔ　６２ である。

従って、Ｃによる影響（ＣＲ）がもともとの波形の立ち
時間の数倍であれば、伝搬遅延時間を定めるｔ２をｔ２
−　（ＣＲ）として精度向上が可能となる。

なお、ソケット端子に負荷されたインピーダンスが容量
で／ないときも同じような考え方を適用できる。インダ
クタンス負荷におけるインダクタンスや不整合抵抗終端
なども、そのインダクタンス値と抵抗値が求められ、同
様に伝搬遅延時間の補正にも用いられる。

〔発明の効果〕

本発明の一実施例について前述したことから、本発明の
実施により、伝送線路の伝搬遅延時間の測定や負荷され
る端子インピーダンスの測定が容易に、自動的におこな
える。また、測定される負荷端子容量により伝搬時間の
精密化も行えるので、実用に供して有益である。

【図面の簡単な説明】

第１図は本発明の一実施例の伝送パラメータ測定装置の
ブロック図と観測される信号波形図。第２図は従来例の
伝搬遅延時間測定装置のブロック図と観測される波形図
。 １ニステップ信号入力端子；２：パルス入力端子；３：
入力高速バッファ；４，５：抵抗；６：スイツチ；４６
．４７．６７１．〜，６７５：伝送路；７．７１゜〜、
７５：ソケソト端子；８ニストップ入力端子；９：スト
ンブ入力端子；１０：時間間隔カウンタ；１１：サンブ
ラ；１２：デジタイザ；１３：メモリ；１４：計算／制
御部；ｓｐ：サンプリング点。

Claims (1)

1. 【特許請求の範囲】 １、測定用入力ステップ信号とその反射信号をサンプリ
   ングしてデジタル化した後前記信号の少なくとも３点か
   ら前記信号の伝送路パラメータを決定するようにした伝
   送路パラメータ測定装置。 ２、前記伝送路パラメータが伝送路の伝搬遅延時間であ
   ることを特徴とする特許請求の範囲第１項記載の伝送路
   パラメータ測定装置。 ３、前記伝搬遅延時間が、伝送路遠端負荷容量の影響を
   補正したものであることを特徴とする特許請求の範囲第
   ２項記載の伝送路パラメータ測定装置。