JPH066677Y2 - 無効電力補償装置 - Google Patents
無効電力補償装置Info
- Publication number
- JPH066677Y2 JPH066677Y2 JP2591286U JP2591286U JPH066677Y2 JP H066677 Y2 JPH066677 Y2 JP H066677Y2 JP 2591286 U JP2591286 U JP 2591286U JP 2591286 U JP2591286 U JP 2591286U JP H066677 Y2 JPH066677 Y2 JP H066677Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reactive power
- phase
- output
- unbalanced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
【考案の詳細な説明】 〔考案の技術分野〕 本考案は系統電圧を安定化するための無効電力補償装置
に関するものである。
に関するものである。
無効電力補償装置（以下、ＳＶＣと称す）は、電気炉や
圧延機負荷などのように変動の大きな負荷に対して、回
路電圧（系統電圧）を一定にするように無効電力を高速
で補償する装置である。第３図はこの種の従来のＳＶＣ
の要部の構成を示す回路図である。なお、図において、
３相の系統電圧の内、いずれか１つの系統電圧に係る回
路のみが示され、他は記載が省略されている。系統電圧
はサイリスタ１及びリアクトル２の直列回路に供給され
るとともに、変換器（ＰＴ）３によって検出されたＲ，
Ｓ，Ｔ各相の電圧信号がサイリスタ１の制御回路４に加
えられている。サイリスタ制御回路４の出力はサイリス
タ１のゲートに加えられ、サイリスタ１の点弧角制御を
行なうものである。
圧延機負荷などのように変動の大きな負荷に対して、回
路電圧（系統電圧）を一定にするように無効電力を高速
で補償する装置である。第３図はこの種の従来のＳＶＣ
の要部の構成を示す回路図である。なお、図において、
３相の系統電圧の内、いずれか１つの系統電圧に係る回
路のみが示され、他は記載が省略されている。系統電圧
はサイリスタ１及びリアクトル２の直列回路に供給され
るとともに、変換器（ＰＴ）３によって検出されたＲ，
Ｓ，Ｔ各相の電圧信号がサイリスタ１の制御回路４に加
えられている。サイリスタ制御回路４の出力はサイリス
タ１のゲートに加えられ、サイリスタ１の点弧角制御を
行なうものである。
以下、添付図面第４図及び第５図を参照して、従来のＳ
ＶＣに用いられる制御回路について説明する。第４図は
従来のＳＶＣに用いられている制御回路の構成を示すブ
ロック図である。変換器（ＰＴ）（第３図符号３）の電
圧信号ＶＲ，ＶＳ，ＶＴは各相についての電圧検出回路
５１，５２，５３に入力する。電圧検出回路５１，５
２，５３は、各相の電圧を検出した電圧検出信号ＶＲ，
ＶＳ，ＶＴを減算器７１，７２，７３の被減算入力端子
に加えられる。一方、基準電圧を設定する基準電圧設定
器６は、基準電圧（ＶRef)を減算器７１，７２，７３の
減算入力端子に供給する。その結果、減算器７１，７
２，７３は、基準電圧（ＶRef)と各相についての電圧検
出信号ＶＲ，ＶＳ，ＶＴとの差、即ち、誤差電圧Δ
ＶＲ，ΔＶＳ，ΔＶＴを出力し、それぞれの相について
の無効電力決定回路（ΔＶ／Ｑ）８１，８２，８３に加
える。無効電力決定回路（ΔＶ／Ｑ）８１，８２，８３
は入力した誤差電圧ΔＶＲ，ΔＶＳ，ΔＶＴに対応し
て、ＳＶＣが発生するべき無効電力ＱＲ，ＱＳ，ＱＴを
決定し、無効電力決定信号ｑＲ，ｑＳ，ｑＴをゲートパ
ルス発生器（ＰＧ）９１，９２，９３に加える。ここ
で、無効電力決定回路（ΔＶ／Ｑ）には、一例として積
分回路が用いられている。ゲートパルス発生器（ＰＧ）
９１，９２，９３はそれぞれのＲ，Ｓ，Ｔ相についてＳ
ＶＣが発生するべき無効電力ＱＲ，ＱＳ，ＱＴを得るた
めのサイリスタ点弧角を決定し、各相のサイリスタ（第
３図符号１）のゲートにゲートパルスを供給する。この
結果、ＳＶＣは、Ｒ，Ｓ，Ｔ各相の系統電圧を検知した
変換器ＰＴの電圧信号ＶＲ，ＶＳ，ＶＴを入力した制御
回路の出力するゲートパルスに応じて各相のサイリスタ
の点弧角を制御し、ＳＶＣが発生しうる無効電力の限界
（以下、限界無効電力ＱＬと言う）以内での無効電力Ｑ
Ｒ，ＱＳ，ＱＴを発生して各相の系統電圧を基準電圧に
維持するものである。
ＶＣに用いられる制御回路について説明する。第４図は
従来のＳＶＣに用いられている制御回路の構成を示すブ
ロック図である。変換器（ＰＴ）（第３図符号３）の電
圧信号ＶＲ，ＶＳ，ＶＴは各相についての電圧検出回路
５１，５２，５３に入力する。電圧検出回路５１，５
２，５３は、各相の電圧を検出した電圧検出信号ＶＲ，
ＶＳ，ＶＴを減算器７１，７２，７３の被減算入力端子
に加えられる。一方、基準電圧を設定する基準電圧設定
器６は、基準電圧（ＶRef)を減算器７１，７２，７３の
減算入力端子に供給する。その結果、減算器７１，７
２，７３は、基準電圧（ＶRef)と各相についての電圧検
出信号ＶＲ，ＶＳ，ＶＴとの差、即ち、誤差電圧Δ
ＶＲ，ΔＶＳ，ΔＶＴを出力し、それぞれの相について
の無効電力決定回路（ΔＶ／Ｑ）８１，８２，８３に加
える。無効電力決定回路（ΔＶ／Ｑ）８１，８２，８３
は入力した誤差電圧ΔＶＲ，ΔＶＳ，ΔＶＴに対応し
て、ＳＶＣが発生するべき無効電力ＱＲ，ＱＳ，ＱＴを
決定し、無効電力決定信号ｑＲ，ｑＳ，ｑＴをゲートパ
ルス発生器（ＰＧ）９１，９２，９３に加える。ここ
で、無効電力決定回路（ΔＶ／Ｑ）には、一例として積
分回路が用いられている。ゲートパルス発生器（ＰＧ）
９１，９２，９３はそれぞれのＲ，Ｓ，Ｔ相についてＳ
ＶＣが発生するべき無効電力ＱＲ，ＱＳ，ＱＴを得るた
めのサイリスタ点弧角を決定し、各相のサイリスタ（第
３図符号１）のゲートにゲートパルスを供給する。この
結果、ＳＶＣは、Ｒ，Ｓ，Ｔ各相の系統電圧を検知した
変換器ＰＴの電圧信号ＶＲ，ＶＳ，ＶＴを入力した制御
回路の出力するゲートパルスに応じて各相のサイリスタ
の点弧角を制御し、ＳＶＣが発生しうる無効電力の限界
（以下、限界無効電力ＱＬと言う）以内での無効電力Ｑ
Ｒ，ＱＳ，ＱＴを発生して各相の系統電圧を基準電圧に
維持するものである。
しかしながら、従来のＳＶＣは、発生すべき無効電力Ｑ
Ｒ，ＱＳ，ＱＴが限界無効電力（ＱＬ）を越えた場合に
ついては、下記の如き問題を有している。
Ｒ，ＱＳ，ＱＴが限界無効電力（ＱＬ）を越えた場合に
ついては、下記の如き問題を有している。
以下、第５図を参照してその問題点を説明する。第５図
は、横軸をＲ，Ｓ，Ｔの各相とし、縦軸をＳＶＣが発生
する無効電力Ｑとして示した説明図である。図におい
て、ＳＶＣのＲ相が発生すべき無効電力ＱＲが限界無効
電力（ＱＬ）を越え、他のＳ相、Ｔ相についてのＳＶＣ
が発生すべき無効電力ＱＳ，ＱＴはＱＬを越えていない
場合を示したものである。更に、ＱＲとＱＬとの差をΔ
Ｑより小として示したものである。Ｓ相とＴ相とでは無
効電力ＱＳとＱＴは未だＱＬに達していないので、Ｓ相
とＴ相との系統電圧は基準電圧に維持できる。しかし、
Ｒ相については、無効電力ＱＲはＱＬを越えているの
で、Ｒ相の系統電圧は基準電圧に維持できず、その結
果、Ｒ相の系統電圧と、Ｓ相、Ｔ相の系統電圧との間に
不平衡を生じてしまうという問題を生じていた。
は、横軸をＲ，Ｓ，Ｔの各相とし、縦軸をＳＶＣが発生
する無効電力Ｑとして示した説明図である。図におい
て、ＳＶＣのＲ相が発生すべき無効電力ＱＲが限界無効
電力（ＱＬ）を越え、他のＳ相、Ｔ相についてのＳＶＣ
が発生すべき無効電力ＱＳ，ＱＴはＱＬを越えていない
場合を示したものである。更に、ＱＲとＱＬとの差をΔ
Ｑより小として示したものである。Ｓ相とＴ相とでは無
効電力ＱＳとＱＴは未だＱＬに達していないので、Ｓ相
とＴ相との系統電圧は基準電圧に維持できる。しかし、
Ｒ相については、無効電力ＱＲはＱＬを越えているの
で、Ｒ相の系統電圧は基準電圧に維持できず、その結
果、Ｒ相の系統電圧と、Ｓ相、Ｔ相の系統電圧との間に
不平衡を生じてしまうという問題を生じていた。
本考案は上記の問題点を解決するためになされたもの
で、無効電力発生容量を増加させずに、各相の系統電圧
について平衡のとれる系統電圧補償領域を拡大すること
ができ、しかも、平衡のとれた系統電圧と設定された基
準電圧との差を大きくしないようにすることのできる無
効電力補償装置を提供することを目的とする。
で、無効電力発生容量を増加させずに、各相の系統電圧
について平衡のとれる系統電圧補償領域を拡大すること
ができ、しかも、平衡のとれた系統電圧と設定された基
準電圧との差を大きくしないようにすることのできる無
効電力補償装置を提供することを目的とする。
本考案は、系統電圧の代表電圧を検出し、該代表電圧と
各相の系統電圧との差を不平衡電圧として検出するとと
もに、代表電圧と基準電圧との差を誤差電圧として検出
し、該誤差電圧を不感帯要素を介して不感帯を有する誤
差電圧とし、該不感帯を有する誤差電圧と前記不平衡電
圧とを加算して制御信号を得て、発生する無効電力を制
御するようにし、各相の系統電圧についての系統電圧補
償領域を拡大するとともに平衡のとれた系統電圧と基準
電圧との差を大きくしないようにするものである。
各相の系統電圧との差を不平衡電圧として検出するとと
もに、代表電圧と基準電圧との差を誤差電圧として検出
し、該誤差電圧を不感帯要素を介して不感帯を有する誤
差電圧とし、該不感帯を有する誤差電圧と前記不平衡電
圧とを加算して制御信号を得て、発生する無効電力を制
御するようにし、各相の系統電圧についての系統電圧補
償領域を拡大するとともに平衡のとれた系統電圧と基準
電圧との差を大きくしないようにするものである。
以下、本考案の一実施例を添付図面第１図及び第２図を
参照して説明する。第１図は本考案の一実施例の構成を
示すブロック図である。Ｒ，Ｓ，Ｔ各相の系統電圧を検
出する変換器ＰＴ（第３図符号３）の出力した電圧信号
ＶＲ，ＶＳ，ＶＴは、各相の電圧検出回路５１，５２，
５３に入力されるとともに平均電圧検出回路１０に入力
される。電圧検出回路５１，５２，５３の出力ＶＲ，Ｖ
Ｓ，ＶＴは減算器７４，７５，７６の被減算入力端に加
えられる。一方、平均電圧検出回路１０の出力Ｖａは、
減算器７４，７５，７６の減算入力端子に供給されると
ともに、基準信号発生器６の基準信号（ＶRef)を減算入
力端子に入力する減算器７７の被減算入力端子に入力す
る。減算器７４，７５，７６は各相について不平衡電圧
ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴを算出し加算器１２１，
１２２，１２３に供給する。一方、減算器７７の出力で
ある誤差電圧ΔＶａは不感帯素子１１を介して不感帯を
有する誤差電圧ΔＶａ′となり、加算器１２１，１２
２，１２３に供給される。加算器１２１，１２２，１２
３の出力は無効電力決定回路（ΔＶ／Ｑ）８１，８２，
８３を介して無効電力決定信号ｑＲ，ｑＳ，ｑＴとな
り、ゲートパルス発生器（ＰＧ）９１，９２，９３に入
力する。ゲートパルス発生器（ＰＧ）９１，９２，９３
はＲ，Ｓ，Ｔの各相についてゲートパルスをＳＶＣの各
相サリイスタ（第３図符号１）のゲートに供給する。こ
こで、不感帯要素１１は一定入力電圧範囲については出
力電圧を発生しない入出力電圧特性を有するものであ
る。第２図は不感帯要素の入出力電圧特性図である。即
ち、不感帯要素は、入力電圧ΔＶａが一定電圧ΔＶ＋よ
り大の場合は、入力電圧ΔＶａから一定電圧ΔＶ＋差引
いた値に比例する出力電圧ΔＶａ′を出力する。又、入
力電圧ΔＶａが一定電圧ΔＶ＋より小で一定電圧ΔＶ−
より大の場合には、出力電圧ΔＶａ′を出力しない。更
に入力電圧ΔＶａが一定電圧ΔＶ−より小のときは、入
力電圧から一定電圧ΔＶ−を差引いた値に比例する出力
電圧ΔＶａ′を出力する。この関係を下式に示す。
参照して説明する。第１図は本考案の一実施例の構成を
示すブロック図である。Ｒ，Ｓ，Ｔ各相の系統電圧を検
出する変換器ＰＴ（第３図符号３）の出力した電圧信号
ＶＲ，ＶＳ，ＶＴは、各相の電圧検出回路５１，５２，
５３に入力されるとともに平均電圧検出回路１０に入力
される。電圧検出回路５１，５２，５３の出力ＶＲ，Ｖ
Ｓ，ＶＴは減算器７４，７５，７６の被減算入力端に加
えられる。一方、平均電圧検出回路１０の出力Ｖａは、
減算器７４，７５，７６の減算入力端子に供給されると
ともに、基準信号発生器６の基準信号（ＶRef)を減算入
力端子に入力する減算器７７の被減算入力端子に入力す
る。減算器７４，７５，７６は各相について不平衡電圧
ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴを算出し加算器１２１，
１２２，１２３に供給する。一方、減算器７７の出力で
ある誤差電圧ΔＶａは不感帯素子１１を介して不感帯を
有する誤差電圧ΔＶａ′となり、加算器１２１，１２
２，１２３に供給される。加算器１２１，１２２，１２
３の出力は無効電力決定回路（ΔＶ／Ｑ）８１，８２，
８３を介して無効電力決定信号ｑＲ，ｑＳ，ｑＴとな
り、ゲートパルス発生器（ＰＧ）９１，９２，９３に入
力する。ゲートパルス発生器（ＰＧ）９１，９２，９３
はＲ，Ｓ，Ｔの各相についてゲートパルスをＳＶＣの各
相サリイスタ（第３図符号１）のゲートに供給する。こ
こで、不感帯要素１１は一定入力電圧範囲については出
力電圧を発生しない入出力電圧特性を有するものであ
る。第２図は不感帯要素の入出力電圧特性図である。即
ち、不感帯要素は、入力電圧ΔＶａが一定電圧ΔＶ＋よ
り大の場合は、入力電圧ΔＶａから一定電圧ΔＶ＋差引
いた値に比例する出力電圧ΔＶａ′を出力する。又、入
力電圧ΔＶａが一定電圧ΔＶ＋より小で一定電圧ΔＶ−
より大の場合には、出力電圧ΔＶａ′を出力しない。更
に入力電圧ΔＶａが一定電圧ΔＶ−より小のときは、入
力電圧から一定電圧ΔＶ−を差引いた値に比例する出力
電圧ΔＶａ′を出力する。この関係を下式に示す。
ΔＶａ＞ΔＶ＋のとき、 ΔＶａ′＝Ｋ＋（ΔＶａ−ΔＶ＋） ΔＶ−＜ΔＶａ＜ΔＶ＋のとき、ΔＶａ′＝０ ΔＶａ＜ΔＶ−のとき、 ΔＶａ′＝Ｋ−（ΔＶａ−ΔＶ−） ここでＫ＋，Ｋ−は比例定数である。
以下、上記実施例の動作を第１図乃至第３図を参照して
説明する。Ｒ，Ｓ，Ｔ各相の電圧信号ＶＲ，ＶＳ，ＶＴ
は変換器（第２図符号３）から制御回路に供給される。
電圧信号ＶＲ，ＶＳ，ＶＴはそれぞれの相の電圧検出回
路５１，５２，５３に入力し、各相電圧ＶＲ，ＶＳ，Ｖ
Ｔが検出される。また、平均電圧検出回路１０は、入力
した電圧信号ＶＲ，ＶＳ，ＶＴから平均電圧Ｖａを求
め、減算器７４，７５，７６は各相電圧ＶＲ，ＶＳ，Ｖ
Ｔと平均電圧Ｖａとの差を各相について求めて不平衡電
圧ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴを検出する。また、減
算器７７は平均電圧Ｖａと基準電圧（ＶRef)との差を求
め誤差電圧ΔＶａを不感帯要素１０に入力する。
説明する。Ｒ，Ｓ，Ｔ各相の電圧信号ＶＲ，ＶＳ，ＶＴ
は変換器（第２図符号３）から制御回路に供給される。
電圧信号ＶＲ，ＶＳ，ＶＴはそれぞれの相の電圧検出回
路５１，５２，５３に入力し、各相電圧ＶＲ，ＶＳ，Ｖ
Ｔが検出される。また、平均電圧検出回路１０は、入力
した電圧信号ＶＲ，ＶＳ，ＶＴから平均電圧Ｖａを求
め、減算器７４，７５，７６は各相電圧ＶＲ，ＶＳ，Ｖ
Ｔと平均電圧Ｖａとの差を各相について求めて不平衡電
圧ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴを検出する。また、減
算器７７は平均電圧Ｖａと基準電圧（ＶRef)との差を求
め誤差電圧ΔＶａを不感帯要素１０に入力する。
ここで、各相Ｒ，Ｓ，Ｔの系統電圧が基準電圧ＶRefの
近傍にある場合、即ち、ΔＶ−＜ΔＶａ＜ΔＶＴの場合
について説明する。このとき、減算器７７の出力である
誤差電圧ΔＶａを入力した不感帯要素１１の出力Δ
Ｖａ′は零である。従って、各相の不平衡電圧Δ
ＶＵＲ，ΔＶＵＳ，ΔＶＵＴと不感帯要素出力ΔＶａ′
とを加算する加算器１２１，１２２，１２３の出力は、
不平衡電圧ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴとなる。
近傍にある場合、即ち、ΔＶ−＜ΔＶａ＜ΔＶＴの場合
について説明する。このとき、減算器７７の出力である
誤差電圧ΔＶａを入力した不感帯要素１１の出力Δ
Ｖａ′は零である。従って、各相の不平衡電圧Δ
ＶＵＲ，ΔＶＵＳ，ΔＶＵＴと不感帯要素出力ΔＶａ′
とを加算する加算器１２１，１２２，１２３の出力は、
不平衡電圧ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴとなる。
無効電力決定回路（ΔＶ／Ｑ）８１，８２，８３は、入
力する不平衡電圧ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴを補償
するための無効電力決定信号ｑＲ，ｑＳ，ｑＴをゲート
パルス発生器（ＰＧ）９１，９２，９３に供給するの
で、ゲートパルス発生回路９１，９２，９３は、Ｒ，
Ｓ，Ｔ各相のサイリスタの点弧角を設定するゲートパル
スをＳＶＣのサイリスタ（第２図符号１）のゲートに与
え、ＳＶＣは無効電力ＱＲ，ＱＳ，ＱＴを出力して無効
電力の補償を行なうことができる。しかして、Ｒ，Ｓ，
Ｔ各相の系統電圧が、基準電圧の近傍にあるときには、
ＳＶＣは各相電圧の不平衡を補償するように制御をし、
系統電圧を基準電圧に維持する制御は特別には行なわな
い。
力する不平衡電圧ΔＶＵＲ，ΔＶＵＳ，ΔＶＵＴを補償
するための無効電力決定信号ｑＲ，ｑＳ，ｑＴをゲート
パルス発生器（ＰＧ）９１，９２，９３に供給するの
で、ゲートパルス発生回路９１，９２，９３は、Ｒ，
Ｓ，Ｔ各相のサイリスタの点弧角を設定するゲートパル
スをＳＶＣのサイリスタ（第２図符号１）のゲートに与
え、ＳＶＣは無効電力ＱＲ，ＱＳ，ＱＴを出力して無効
電力の補償を行なうことができる。しかして、Ｒ，Ｓ，
Ｔ各相の系統電圧が、基準電圧の近傍にあるときには、
ＳＶＣは各相電圧の不平衡を補償するように制御をし、
系統電圧を基準電圧に維持する制御は特別には行なわな
い。
次に、各相Ｒ，Ｓ，Ｔの系統電圧が基準電圧ＶRefの近
傍になく、系統電圧が上昇して誤差電圧ΔＶａが不感帯
要素の一定電圧ΔＶ＋より大となった場合について説明
する。
傍になく、系統電圧が上昇して誤差電圧ΔＶａが不感帯
要素の一定電圧ΔＶ＋より大となった場合について説明
する。
減算器７７の出力である誤差電圧ΔＶａは、不感帯要素
の一定電圧ΔＶ＋より大であるので、不感帯要素１１か
らの出力ΔＶａ′は ΔＶａ′＝Ｋ＋（ΔＶａ−ΔＶ＋） となる。その結果、加算器１２１，１２２，１２３の出
力はＲ，Ｓ，Ｔ各相についてそれぞれΔＶＵＲ＋Δ
Ｖａ′，ΔＶＵＳ＋ΔＶａ′，ΔＶＵＴ＋ΔＶａ′とな
り無効電力決定回路（ΔＶ／Ｑ）８１，８２，８３に入
力する。無効電力決定回路８１，８２，８３は積分回路
によって構成されているので、まず不平衡電圧Δ
ＶＵＲ，ΔＶＵＳ，ΔＶＵＴを補償するための無効電力
決定信号を決定する。同時に、無効電力決定回路８１，
８２，８３は、各相についての電圧信号の平均値から平
均電圧Ｖａを基準電圧ＶRefの近傍に維持するための無
効電力を決定する。即ち、平均電圧Ｖａと基準電圧Ｖ
Refとの差である誤差電圧ΔＶａを、不感帯要素の有す
る一定電圧ΔＶ−とΔＶ＋との間（ΔＶ−＜ΔＶａ＜Δ
Ｖ＋）に維持するための、三相とも同一の無効電力を決
定する。その結果、無効電力決定回路（ΔＶ／Ｑ）８
１，８２，８３は、不平衡電圧を直すために必要な各相
個別の無効電力と、平均電圧を基準電圧近傍に維持する
ために必要な無効電力との両方の性格をもった無効電力
決定信号ｑＲ，ｑＳ，ｑＴをゲートパルス発生器（Ｐ
Ｇ）９１，９２，９３に供給する。しかして、ＳＶＣ
は、ゲートパルス発生器（ＰＧ）９１，９２，９３の出
力するゲートパルスに応じてサイリスタ（第３図符号
１）を点弧制御し、各相に最適な無効電力ＱＲ，ＱＳ，
ＱＴを発生することができる。
の一定電圧ΔＶ＋より大であるので、不感帯要素１１か
らの出力ΔＶａ′は ΔＶａ′＝Ｋ＋（ΔＶａ−ΔＶ＋） となる。その結果、加算器１２１，１２２，１２３の出
力はＲ，Ｓ，Ｔ各相についてそれぞれΔＶＵＲ＋Δ
Ｖａ′，ΔＶＵＳ＋ΔＶａ′，ΔＶＵＴ＋ΔＶａ′とな
り無効電力決定回路（ΔＶ／Ｑ）８１，８２，８３に入
力する。無効電力決定回路８１，８２，８３は積分回路
によって構成されているので、まず不平衡電圧Δ
ＶＵＲ，ΔＶＵＳ，ΔＶＵＴを補償するための無効電力
決定信号を決定する。同時に、無効電力決定回路８１，
８２，８３は、各相についての電圧信号の平均値から平
均電圧Ｖａを基準電圧ＶRefの近傍に維持するための無
効電力を決定する。即ち、平均電圧Ｖａと基準電圧Ｖ
Refとの差である誤差電圧ΔＶａを、不感帯要素の有す
る一定電圧ΔＶ−とΔＶ＋との間（ΔＶ−＜ΔＶａ＜Δ
Ｖ＋）に維持するための、三相とも同一の無効電力を決
定する。その結果、無効電力決定回路（ΔＶ／Ｑ）８
１，８２，８３は、不平衡電圧を直すために必要な各相
個別の無効電力と、平均電圧を基準電圧近傍に維持する
ために必要な無効電力との両方の性格をもった無効電力
決定信号ｑＲ，ｑＳ，ｑＴをゲートパルス発生器（Ｐ
Ｇ）９１，９２，９３に供給する。しかして、ＳＶＣ
は、ゲートパルス発生器（ＰＧ）９１，９２，９３の出
力するゲートパルスに応じてサイリスタ（第３図符号
１）を点弧制御し、各相に最適な無効電力ＱＲ，ＱＳ，
ＱＴを発生することができる。
なお、上記説明では、誤差電圧ΔＶａが不感帯要素の一
定電圧ΔＶ＋より大の場合を例として実施例の動作を説
明したが、誤差電圧ΔＶａが不感帯要素の一定電圧ΔＶ
−より小の場合もその動作は同様である。
定電圧ΔＶ＋より大の場合を例として実施例の動作を説
明したが、誤差電圧ΔＶａが不感帯要素の一定電圧ΔＶ
−より小の場合もその動作は同様である。
上記実施例を第５図を参照して従来装置と比較するに、
従来装置におけるＳＶＣの制御回路では系統電圧が基準
電圧より大きく離れた場合には、ＳＶＣは第５図に示す
無効電力ＱＲ，ＱＳ，ＱＴを出力し、系統電圧をＲ，
Ｓ，Ｔの三相ともに基準電圧に維持しようとする。その
結果、ＱＲはＳＶＣの限界無効電力ＱＬを越えているの
で、Ｒ相の電圧を基準電圧に維持できなくなり、Ｒ相
と、Ｓ，Ｔ相との間で電圧に不平衡を生じることとな
る。一方、本実施例によれば、第５図におけるΔＱに相
当する無効電力分は、不感帯要素の有する入力電圧の不
感特性によって減じられ、ＳＶＣはＱＲ−ΔＱ，ＱＳ−
ΔＱ，ＱＴ−ΔＱの無効電力を出力するので、各相の系
統電圧は不平衡となることがない。また、平衡化された
電圧は、基準電圧には維持できないけれども、不感帯要
素によって規定される基準電圧の近傍の値には維持する
ことができる。即ち、本実施例によれば、従来の制御回
路による場合と比較して、第２図に示したΔＶ＋，ΔＶ
−に相当する分だけ系統電圧を平衡にできる領域を拡大
できることとなる。
従来装置におけるＳＶＣの制御回路では系統電圧が基準
電圧より大きく離れた場合には、ＳＶＣは第５図に示す
無効電力ＱＲ，ＱＳ，ＱＴを出力し、系統電圧をＲ，
Ｓ，Ｔの三相ともに基準電圧に維持しようとする。その
結果、ＱＲはＳＶＣの限界無効電力ＱＬを越えているの
で、Ｒ相の電圧を基準電圧に維持できなくなり、Ｒ相
と、Ｓ，Ｔ相との間で電圧に不平衡を生じることとな
る。一方、本実施例によれば、第５図におけるΔＱに相
当する無効電力分は、不感帯要素の有する入力電圧の不
感特性によって減じられ、ＳＶＣはＱＲ−ΔＱ，ＱＳ−
ΔＱ，ＱＴ−ΔＱの無効電力を出力するので、各相の系
統電圧は不平衡となることがない。また、平衡化された
電圧は、基準電圧には維持できないけれども、不感帯要
素によって規定される基準電圧の近傍の値には維持する
ことができる。即ち、本実施例によれば、従来の制御回
路による場合と比較して、第２図に示したΔＶ＋，ΔＶ
−に相当する分だけ系統電圧を平衡にできる領域を拡大
できることとなる。
なお、上記実施例の説明では、Ｒ，Ｓ，Ｔ各相の系統電
圧を平衡化する場合について記したが、各線間の線間電
圧の平衡化についても同様に行なうことができる。即
ち、電圧信号を線問電圧から得る様にすることにより同
様の方法で無効電力の補償を行なうことができる。
圧を平衡化する場合について記したが、各線間の線間電
圧の平衡化についても同様に行なうことができる。即
ち、電圧信号を線問電圧から得る様にすることにより同
様の方法で無効電力の補償を行なうことができる。
更に、三相電圧の代表電圧として平均電圧を用いる例に
ついて示したが、最大電圧、最小電圧を用いてもよいこ
とは勿論である。
ついて示したが、最大電圧、最小電圧を用いてもよいこ
とは勿論である。
以上の如く本考案では、三相電圧の代表電圧を検出し、
各相の系統電圧との差から不平衡電圧を得るとともに、
代表電圧と基準電圧との差である誤差電圧を不感帯要素
に供給し、不感帯要素の出力信号と、前記不平衡電圧と
を加算して制御信号を得、ＳＶＣの発生する無効電力を
制御するようにしたので、ＳＶＣの無効電力発生容量を
増加することなく系統電圧の平衡をとることのできる電
圧領域を拡張でき、平衡のとれた系統電圧と基準電圧と
の差を大きくしないようにできる無効電力補償装置を提
供することができる。
各相の系統電圧との差から不平衡電圧を得るとともに、
代表電圧と基準電圧との差である誤差電圧を不感帯要素
に供給し、不感帯要素の出力信号と、前記不平衡電圧と
を加算して制御信号を得、ＳＶＣの発生する無効電力を
制御するようにしたので、ＳＶＣの無効電力発生容量を
増加することなく系統電圧の平衡をとることのできる電
圧領域を拡張でき、平衡のとれた系統電圧と基準電圧と
の差を大きくしないようにできる無効電力補償装置を提
供することができる。
第１図は本考案の一実施例の構成を示すブロック図、第
２図は同実施例に用いられる不感帯要素の入出力電圧特
性図、第３図は従来の無効電力補償装置の要部の構成を
示すブロック図、第４図は従来の無効電力補償装置の制
御回路の構成を示すブロック図、第５図は同装置が発生
する各相の無効電力と限界無効電力との関係を示す説明
図である。 １０……平均電圧検出回路、１１……不感帯要素、５
１，５２，５２……電圧検出回路、７４，７５，７６，
７７……減算器、８１，８２，８３……無効電力決定回
路、９１，９２，９３……ゲートパルス発生器、１２
１，１２２，１２３……加算器。
２図は同実施例に用いられる不感帯要素の入出力電圧特
性図、第３図は従来の無効電力補償装置の要部の構成を
示すブロック図、第４図は従来の無効電力補償装置の制
御回路の構成を示すブロック図、第５図は同装置が発生
する各相の無効電力と限界無効電力との関係を示す説明
図である。 １０……平均電圧検出回路、１１……不感帯要素、５
１，５２，５２……電圧検出回路、７４，７５，７６，
７７……減算器、８１，８２，８３……無効電力決定回
路、９１，９２，９３……ゲートパルス発生器、１２
１，１２２，１２３……加算器。
Claims (3)
- 【請求項１】三相電圧から得られる代表電圧を検出する
代表電圧検出手段と、前記代表電圧と基準電圧との差で
ある誤差電圧を検出する誤差電圧検出手段と、前記誤差
電圧を入力する不感帯手段と、前記三相電圧から不平衡
電圧を検出する不平衡電圧検出手段と、前記不感帯手段
の出力と前記不平衡電圧とを加算する加算手段と、前記
加算手段の加算出力によって発生する無効電力を決定す
る無効電力決定手段とを備えたことを特徴とする無効電
力補償装置。 - 【請求項２】前記代表電圧は前記三相電圧の平均値、最
大値又は最小値のいずれかである実用新案登録請求の範
囲第１項記載の無効電力補償装置。 - 【請求項３】前記不平衡電圧は前記代表電圧と前記三相
電圧の各相電圧または各線間電圧との差電圧である実用
新案登録請求の範囲第１項記載の無効電力補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2591286U JPH066677Y2 (ja) | 1986-02-25 | 1986-02-25 | 無効電力補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2591286U JPH066677Y2 (ja) | 1986-02-25 | 1986-02-25 | 無効電力補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62140848U JPS62140848U (ja) | 1987-09-05 |
| JPH066677Y2 true JPH066677Y2 (ja) | 1994-02-16 |
Family
ID=30826506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2591286U Expired - Lifetime JPH066677Y2 (ja) | 1986-02-25 | 1986-02-25 | 無効電力補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066677Y2 (ja) |
-
1986
- 1986-02-25 JP JP2591286U patent/JPH066677Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62140848U (ja) | 1987-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5253155A (en) | Circuit and method for controlling output current balance between parallel driven PWM-type power inverting units | |
| US5160878A (en) | Induction motor controller providing temperature compensation | |
| EP0310050B1 (en) | Control apparatus for induction machine | |
| US4698581A (en) | Reactive power compensation apparatus | |
| CA2208330C (en) | Controller for power transducers | |
| US4748340A (en) | Load share system | |
| JPH0779530B2 (ja) | 電力系統用無効電力補償装置 | |
| JP2933640B2 (ja) | 交流電力変換器制御装置 | |
| JPH01270791A (ja) | 誘導電動機の速度制御装置 | |
| JP3343711B2 (ja) | 静止型無効電力補償装置 | |
| JPH05297030A (ja) | 電圧低下検出方法 | |
| JP3135600B2 (ja) | 不平衡補償装置 | |
| JP3229898B2 (ja) | 電圧形インバータ装置 | |
| KR0132447Y1 (ko) | 펄스폭 변조 컨버터 제어장치 | |
| JPS62222166A (ja) | 交流信号検出装置 | |
| JP2931023B2 (ja) | 電力系統に接続される電圧形インバータの制御装置 | |
| JPH03135389A (ja) | 電圧形インバータの制御方法及びその装置 | |
| JPH07257238A (ja) | 交流電気鉄道の電圧補償装置 | |
| JP2888605B2 (ja) | 無効電力補償装置 | |
| JPS5963930A (ja) | 静止形無効電力補償装置 | |
| JPH03122705A (ja) | 静止形無効電力補償装置 | |
| JP2624837B2 (ja) | 静止形無効電力補償装置 | |
| JPH0731301Y2 (ja) | 無効電力補償装置の制御装置 | |
| JPH0833784B2 (ja) | 無効電力補償装置の制御方式 | |
| JPH0618460B2 (ja) | 無効電力補償装置の制御装置 |