JPH0667099B2 - 静止形反限時継電器 - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は電力系統の保護を行なう保護継電器に係り、特
にアナログ量である電力系統からの入力電気量をこれに
対応したデジタル量に変換し、このデジタル量を用いて
反限時特性を得るようにした静止形反限時継電器に関す
る。

［発明の技術的背景とその問題点］ 一般にこの種の反限時継電器には、入力電流に関してタ
ップ値の約２０〜２５倍の広いダイナミックレンジが要
求され、かつ下記（ａ）〜（ｃ）を実現する必要があ
る。

（ａ）タップ値誤差を許容範囲内とする。

（ｂ）入力電流の大きさに対応して変化する動作時間を
忠実に実現する。

（ｃ）動作時間誤差を許容範囲とする。

この様な要求を満たすために、従来のデジタル形反限時
継電器では入力量を１０ビット以上のデジタル量で取扱
うことが必要であり、かつ入力データの更新と演算を高
速で実施する必要があり、ハードおよびソフトの模様が
大きくなっている。

以下、これらの点に関して詳しく述べる。

まず、タップ値誤差は通常±５％以内で規定されてお
り、２倍のマージンをとって±２．５％の量子化誤差で
タップ値を実現することを考えてみる。いま、フルスケ
ールＦＳを２５倍、入力電流フルスケールに対応するデ
ジタル量をＤとするとＤ／ＦＳ＝Ｄ／２５がタップ値相
当の入力電流に対応するデジタル量である。この値が、
１デジットずれが時の誤差が±２．５％とすると、 より、Ｄ＝1000となり、入力を1000分割する必要があ
る。従って、２進数で実現するとすれば、少なくとも１
０ビット（２¹⁰＝1024）が必要となる。

次に第８図に示すように入力電流に対応して変化する時
間特性、すなわち反限時特性を忠実に実現するために
は、入力電流を表現するデジタル量を可能な限り大きく
しなければ滑らかな特性が得られない。このことは、電
力系統に複数台設置され、かつ過電流継電方式にて電力
系統を保護する反限時過電流継電器の時間協調をとる上
で重要である。つまり、第９図に示す電力系統におい
て、電源Ｐに最も近い端子Ｂ１に設置されたリレーＲＹ
１と、これよりも遠い端子Ｂ２に設置されたリレーＲＹ
２の各々の反限時特性Ｔ_１とＴ_２は、全ての入力電流範
囲でＴ_１＞Ｔ_２となる必要がある。

しかし、第１０図に示す動作時間特性の場合には、図示
Ａ部の特性の肩のところで時間関係が逆転しており時間
協調がとれていない。この時間協調をとるためにはＴ_１
とＴ_２の整定差を広げることも考えられるが、第９図に
示すリレーＲＹ１〜ＲＹ４のような多くの反限時過電流
継電器を用いて時間協調を考える場合は無闇に整定差を
広げられない。そこで、入力電流を細かく分割し時間特
性を滑らかにする方法がとられる。この場合、入力電流
の分割数を決定する要因は入力電流の変化（ΔＩ）に対
する動作時間の変化（ΔＴ）の割合であり、（ΔＴ／Δ
Ｉ）が大きくなるにつれて必要な分割数がふえる。特
に、（ΔＴ／ΔＩ）が大きな超反限時特性を実用に供す
る形で実現するには、入力を１０ビット以上のデジタル
値で実現する必要がある。

一方、動作時間の許容誤差は大電流入力時が厳しい。つ
まり、入力電流の大きさが大きくなると共に動作時間が
速くなる反限時特性にあっては、動作時間に対する動作
時間の許容誤差の割合が一定であっても、大電流入力時
即ち動作時間が速い場合が許容される時間誤差の絶対値
は小さくなる。さらに反限時継電器は、適用される過電
流継電方式の必要性より、小電流域の低速動作領域に対
してはかなり大きな動作時間誤差が許容されるのに対
し、大電流域の高速動作領域に対しては厳しい動作時間
誤差しか許容できないのが一般的である。

そこで、高速動作領域での動作時間許容誤差を少なくす
るためには、入力データの更新および処理を高速で実施
する必要がある。具体的な数字で説明すると、１０ｍｓ
毎の入力データ更新および処理では１０ｍｓの動作時間
のばらつきは避けられなず、２０ｍｓ毎では２０ｍｓの
動作時間のばらつきは避けられない。従って、例えば５
０ｍｓ±５％の許容誤差内に納めるためには、２倍程度
のマージンをとって２．５ｍｓのデータ更新および処理
が必要である。

［発明の目的］ 本発明は上記のような事情を考慮して成されたもので、
その目的は入力データを表現するデジタル量のビット長
を短くし、かつ当該データの更新パターンを入力電気量
の大きさにより決定することにより、ハード，ソフト規
模を大きくすることなくタップ値誤差が少なくかつ滑ら
かでばらつきの少ない反限時特性を実現することが可能
な静止形反限時継電器を提供することにある。

［発明の概要］ 上記の目的を達成するために本発明の静止形反限時継電
器は、電力系統の電気量に対応した電気量を入力し、こ
の入力電気量に大きさの互いに異なった係数を乗じて夫
々出力する複数の係数手段と、複数の係数手段からの夫
々の出力を時分割にて入力し、これを基に動作判定を行
なって所定の反限時特性を得る動作判定手段とを備えて
成り、複数の係数手段から動作判定手段への入力である
時分割パターン（入力パターン）を、複数の係数手段の
うちの所定の係数手段の出力により切り替えるようにし
ている。

ここで、特に上記複数の係数手段としては、大きさの互
いに異なった増幅率または減衰率を有する増幅回路また
は減衰回路から成る。

また、上記複数の係数手段から動作判定手段への入力で
ある時分割パターンを、増幅率の最も小さいまたは減衰
率の最も大きい係数手段の出力により切り替えるように
している。

さらに、上記複数の係数手段から動作判定手段への入力
である時分割パターンを、所定の係数手段の出力が切替
判定点以上では増幅率の最も小さいまたは減衰率の最も
大きい係数手段の出力のみとし、切替判定点未満では増
幅率の最も小さいまたは減衰率の最も大きい係数手段の
出力と当該係数手段以外の少なくとも一つの係数手段の
出力とを混ぜたパターンとしている。

［発明の実施例］ 以下、本発明の一実施例を図面を参照して説明する。第
１図は、本発明による静止形反限時継電器の構成例をブ
ロック図で示したものである。第１図において、ｉは図
示しない補助変流器を介して得られる電力系統の入力電
流の大きさに対応した電気量、１はこの電気量ｉを入力
とする整流回路、２はこの整流回路１の出力を入力しこ
れを平滑する平滑回路である。また、31はこの平滑回路
２の出力を入力しこれをｎ_１倍（または１／ｎ_１倍）し
た大きさの電気量Ｈ（ｉ）を出力する係数手段としての
第１の増幅（減衰）回路、３２は同様に平滑回路２の出
力を入力しこれをｎ_２倍（または１／ｎ_２倍）した大き
さの電気量Ｌ（ｉ）を出力する係数手段としての第２の
増幅（減衰）回路である。さらに、４は上記第１および
第２の増幅（減衰）回路３１および３２の夫々の出力を
入力とし、そのいずれか一方を後述するＣＰＵからの選
択信号により選択して出力するマルチプレクサ、５は後
述するＣＰＵからの指令によりマルチプレクサ４のアナ
ログ出力Ｈ（ｉ）またはＬ（ｉ）を、これに各々対応し
たデジタル出力Ｄ｛Ｈ（ｉ）｝またはＤ｛Ｌ（ｉ）｝に
変換するＡ／Ｄコンバータ、６はＡ／Ｄコンバータ５の
出力を入力とし上記指令信号を送出して反限時特性を実
現するＣＰＵであり、このＣＰＵ６には必要とするソフ
ト用およびデータ用のメモリを夫々備えている。なお、
ここでマルチプレクサ４、Ａ／Ｄコンバータ５、ＣＰＵ
６から動作判定手段を構成している。

第２図は、上記ＣＰＵ６における処理機能の一例をフロ
ーチャートにて示したものである。

図において、まずステップ１０１ではＣＰＵ６の周辺ハ
ードおよびＣＰＵ６の内部を初期化し、α＝1,Y＝0,D
｛Ｈ（ｉ）｝＝0,D｛Ｌ（ｉ）｝＝０とおく。次にステ
ップ１０２ではｔ＝０としてＣＰＵ６内蔵のタイマに起
動をかける。ステップ１０３では、Ａ／Ｄコンバータ５
の出力をＣＰＵ６で読み込む。ＣＰＵ６では、この読み
込み内容がＤ｛Ｌ（ｉ）｝ならばＤ｛Ｌ（ｉ）｝のメモ
リ内容のみ更新し、Ｄ｛Ｈ（ｉ）｝のメモリ内容は更新
しないで保持する。一方、読み込み内容がＤ｛Ｈ
（ｉ）｝ならばＤ｛Ｈ（ｉ）｝のメモリ内容のみ更新
し、Ｄ｛Ｌ（ｉ）｝のメモリ内容は更新しないで保持す
る。なお、最初はステップ１０１の初期化でＡ／Ｄコン
バータ５の出力は零とされるので、Ｄ｛Ｌ（ｉ）｝＝Ｄ
｛Ｌ（ｉ）｝＝０となる。

次に、ステップ１０４ではαが１か否かを判定し、α＝
１の時はステップ１０５へ進。ステップ１０５では、Ｃ
ＰＵ６からマルチプレクサ４へ第１の増幅（減衰）回路
３１の出力Ｈ（ｉ）を選択出力する指令を出す。ステッ
プ１０６ではβ＝０とおく。ステップ１０７では、ＣＰ
Ｕ６からＡ／Ｄコンバータ５へ変換開始指令を与える。
Ａ／Ｄコンバータ５はこの変換開始指令を受け、ＣＰＵ
６の処理と独立にかつ並列にＡ／Ｄ変換を実施する。

次に、ステップ１０８ではＡ／Ｄコンバータ５の出力の
中で第１の増幅（減衰）回路３１の出力Ｈ（ｉ）に対応
したデジタル量Ｄ（｛Ｈ（ｉ）｝が切替判定点Ｄ_ｃ以上
か否かを判定し、以上の場合はステップ１０９へ進む。
ステップ１０９では、各々のタＤ（｛Ｈ（ｉ）｝の大き
さに各々対応した加算値Ｙ_(H)をデータテーブル等を介
して導出しＹへ加算するステップであり、反限時特性を
実現するためにＤ（｛Ｈ（ｉ）｝が大きい程対応するＹ
_(H)も大きくなる。ステップ１１０ではα＝１と置く。
ステップ１１１ではＹがＹ_０以上か否かを判定し、以上
の場合のみステップ１１２へ進んで動作出力を発生し、
第１図に図示していないがＣＰＵ６より外部へ動作出力
を選出してしゃ断器トリップ等の保護動作を行なう。ス
テップ１１３では、ステップ１０２でタイマが起動して
からｔ_０時間以上経過したか否かを判定する。ここで、
ｔ_０はステップ１０２からステップ１１３に到着するま
での処理時間の最長のパスと、Ａ／Ｄコンバータ５の変
換時間の長い方にマージンを持って決められる。ステッ
プ１１３での処理が完了したらステップ１０２へ戻り、
再びステップ１０２からの処理を開始する。

次に、かかる静止形反限時継電器の作用について述べ
る。なお第３図に、入力電流ｉ対Ａ／Ｄコンバータ５の
出力特性を示す。

まず、入力電流ｉが切替判定点Ｄ_ｃ以上の場合、第１図
では第２図に示したフローチャートの上述したステップ
を繰り返すので、例えば、Ｙ_０＝３００，Ｙ_Ｈ＝１０，
ｔ_０＝２ｍｓとすると、約６０ｍｓ でステップ１１２にて動作出力を送出する。なお、デー
タ更新のタイムチャートを第４図に示す。

次に、入力電流がタップ値Ｉtap未満の場合について第
２図のフローチャートにより説明する。まず、起動して
からステップ１０１よりステップ１０７までは先述した
通りであり、ステップ１０８でデジタル量Ｄ｛Ｈ
（ｉ）｝が切替判定点Ｄ_ｃ未満であることを判定しステ
ップ１２３へ進む。ステップ１２３では、β＝１か否か
を判定する。この場合β＝０であるのでステップ１２４
へ進んでαを１から０に置き替える。ステップ１２６で
は、デジタル量Ｄ｛Ｌ（ｉ）｝がタップ値Ｉtap以上か
否かを判定する。この場合、Ｄ｛Ｌ（ｉ）｝はステップ
１０１で０に初期化されているのでタップ値未満と判定
し、ステップ１２８へ進んでＹを０と置きステップ１１
３へ進む。そして、ステップ１１３でステップ１０２か
らの経過時間がｔ_０時間経過したことを待ってステップ
１０２へ戻る。ここで、以上の処理を終了した時点での
αとβの値について整理すると下記の通りになる。

α＝０，β＝０…(1) 再度ステップ１０２，１０３の処理を行ない、ステップ
１０４でα＝１でないことを判定して、ステップ１２１
へ進む。ステップ１０５では、ＣＰＵ６からマルチプレ
クサ４へ増幅（減衰）回路出力Ｌ（ｉ）を選択出力する
指令を出す。ステップ１２２では、βを０から１に置き
替える。ステップ１０７ではＡ／Ｄコンバータ５に変換
開始指令を与え、ステップ１０８でデジタル量Ｄ｛Ｈ
（ｉ）｝がＤ_ｃ未満であることを半地してステップ１２
３へ進む。ステップ１２３では、β＝１であることを判
定してステップ１２５へ進みαを０から１へ置き替え
る。ステップ１２６では、デジタル量Ｄ｛Ｌ（ｉ）｝が
タップ値Ｉtap未満であることを判定してステップ１２
８へ進みＹ＝０とおいてステップ１１３へ進み、ｔ_０時
間の経過を確認してステップ１０２へ戻る。ここで、再
度α，βについて整理すると下記の通りになる。

α＝１，β＝１…(2) 次に、再度ステップ１０２からステップ１１３の処理を
実施するとα＝０，β＝０となり、(1)式と同一となっ
て(1)式以後を繰り返して実施することになる。よっ
て、この場合のように入力がタップ値未満のときはデジ
タル量Ｄ｛Ｌ（ｉ）｝とＤ｛Ｈ（ｉ）｝を時間ｔ_０毎に
交互に読み込み更新することになる。従って、例えばｔ
_０＝２ｍｓとすとＤ｛Ｌ（ｉ）｝とＤ｛Ｈ（ｉ）｝は各
々４ｍｓ毎に更新されることになる。この様子を第５図
に示す。

次に、Ｉtap入力電流ｉ＜Ｄ_ｃの場合について説明す
る。この場合、前述のタップ値Ｉtap＞入力電流ｉと異
なるのは、ステップ１２６のデジタル量Ｄ｛Ｌ（ｉ）｝
がタップ幅Ｉtap以上であることを判定してステップ１
２７へ進み、ステップ１２７でデジタル量Ｄ｛Ｌ
（ｉ）｝に対応した加算値Ｙ_ＬをＹへ加算し、Ｙ_Ｌを所
定回数加えてＹがＹ_０以上になった場合ステップ１１２
で動作出力を送出することである。

以上の説明から判るように、この場合にも入力電流がタ
ップ値以下の場合と同じく、第５図に示すようにデジタ
ル量Ｄ｛Ｌ（ｉ）｝とＤ｛Ｈ（ｉ）｝を時間ｔ_０毎に交
互に時分割で読み込み更新することになる。

上述したように本実施例によれば、入力が切替判定点Ｄ
_ｃ未満の場合はデジタル量Ｄ｛Ｌ（ｉ）｝とＤ｛Ｈ
（ｉ）｝を時間ｔ_０毎に交互に時分割で読み込み、ＣＰ
Ｕ６内のデータを各々２ｔ_０毎に更新してＤ｛Ｌ
（ｉ）｝により反限時特性を実現する。一方、入力が切
替判定点Ｄ_ｃ以上の場合はデジタル量Ｄ｛Ｈ（ｉ）｝の
みをｔ_０毎に読み込み、ＣＰＵ６内のデータをｔ_０毎に
更新してＤ｛Ｈ（ｉ）｝により反限時特性を実現する。
従って、第３図に示した切替判定点Ｄ_ｃの入力電流ｉに
対応する増幅（減衰）回路３２の出力Ｌ（ｉ）に対応す
るＡ／Ｄコンバータ５の出力Ｄ｛Ｌ（ｉ）｝をフルスケ
ールつまりオール“１”に割り当てておけば、下記のＤ
tapがタップ値電流Ｉtapに対応するデジタル量となる。

Ｄ_ｃ′を５として、上記のＤtapが１デジットずれた時
の誤差を±２．５％とするためには、 となって入力を２００分割することで足りることにな
り、従来技術で述べた同一誤差に納めるための１０００
分割からすると、分割数を大幅に削減することができる
という効果が得られる。ちなみに、２００は２進数８ビ
ットで表現できるので、従来１０ビット必要であったデ
ータ長が８ビットになる。

また本実施例では、切替判定点Ｄ_ｃ未満では切替判定点
Ｄ_ｃ相当の入力電流の時Ａ／Ｄコンバータ５がフルスケ
ール出力となるデジタル量Ｄ｛Ｌ（ｉ）｝を用い、Ｄ_ｃ
以上では入力電流ｉがフルスケールＦＳの時ＡＤコンバ
ータ５もフルスケール出力となるデジタル量Ｄ｛Ｈ
（ｉ）｝を用いているので、入力電流ｉが小さい程入力
電流ｉの変化に対する動作時間の変化する割合が大きい
第８図の如き反限時特性を、容易にかつ滑らかに実現す
ることができる。

さらに本実施例では、切替判定点Ｄ_ｃ以上の場合は反限
時特性実現のためのデジタル量Ｄ｛Ｈ（ｉ）｝を第４図
に示すようにｔ_０時間毎に更新するので、動作時間のば
らつきはｔ_０と少なくなり、反限時特性実現の際に問題
となる大電流域の動作時間誤差を少なくすることができ
るという効果が得られる。

さらにまた、デジタル量Ｄ｛Ｌ（ｉ）｝とＤ｛Ｈ
（ｉ）｝の切替を一方の信号で実施、つまりこの場合に
はＤ｛Ｈ（ｉ）｝側のみで実施しかつ全ての入力電流範
囲で必ず当該信号Ｄ｛Ｈ（ｉ）｝を更新しているので、
信号の切替が極めて容易である。すなわち、入力電流ｉ
がＤ_ｃ未満からＤ_ｃ以上となった時、反限時特性実現の
ために使用するデジタル量をＤ｛Ｌ（ｉ）｝からＤ｛Ｈ
（ｉ）｝へ円滑に切替えられるしその逆も容易である。
また、切替判定点Ｄ_ｃ付近の入力に対しても滑らかな反
限時特性を実現することができる。

尚、上記実施例においては係数手段としての増幅（減
衰）回路を２個用いた場合を説明したが、本発明はこれ
に限定されるものではない。つまり、例えば３個以上の
複数個の増幅（減衰）回路を用いるようにしても何んら
差し支えなく、第６図に３個使用した場合の構成例を示
す。なお、第６図において、第１図と同一部分には同一
符号を付して示している。

図において、３３は前記平滑回路２の出力を入力しこれ
をｎ_３倍（または１／ｎ_３倍）した電気量を出力する第
３の増幅（減衰）回路、４′は各増幅（減衰）回路３
１，３２，３３の夫々の出力を入力とし、ＣＰＵ６から
の選択信号により任意の一つを選択した出力するマルチ
プレクサである。また第７図は、第６図の実施例の入力
電流ｉ対ＡＤコンバータ５出力特性を示すものであり、
夫々の増幅（減衰）回路31,32,33の出力に対応したＡＤ
コンバータ５の出力を各々Ｄ｛Ｌ（ｉ）｝，Ｄ｛Ｍ
（ｉ）｝，Ｄ｛Ｈ（ｉ）｝で示している。

また、上記実施例では入力として電流を取り込む場合を
説明したが、本発明はこれに限定されるものではなく電
圧入力でもよいことは明らかである。さらに、電圧およ
び電流を入力とし、これらを用いてインピーダンスを演
算し、このインピーダンスに応じて動作時間が変化する
構成のものにも同様に適用することができる。

さらに、上記実施例では切替判定点Ｄ_ｃに相当する入力
のとき、増幅（減衰）回路３１の主力Ｌ｛（ｉ）｝に対
応したＡＤコンバータ５の出力ＤＬ｛（ｉ）｝はフルス
ケールとなるような構成を述べたが、多少のマージンを
持たせてフルスケールより多少下ったデジタル量を出力
する構成としてもよい。

さらにまた、上記実施例において第１または第２の増幅
（減衰）回路３１または３２の増幅率は１であってもよ
い。この場合には、第１または第２の増幅回路そのもの
を省略することができより一層簡単な構成とすることが
可能となる。

［発明の効果］ 以上説明したように本発明によれば、電圧系統の電力量
に対応した電気量を入力し、この入力電気量に大きさの
互いに異なった係数を乗じて夫々出力する複数の係数手
段と、複数の係数手段からの夫々の出力を時分割にて入
力し、これを基に動作判定を行なって所定の反限時特性
を得る動作判定手段とを備えて構成し、上記動作判定手
段に入力する複数の係数手段からの出力の時分割パター
ン（入力パターン）を、入力電気量の全範囲で適用する
係数手段の出力により切り替える（区分けする）ように
するようにしたので、入力データを表現するデジタル量
のビット長を短かくし、かつ当該データの更新パターン
を入力電気量の大きさにより決定することにより、ハー
ド，ソフト規模を大きくすることなくタップ値誤差が少
なくかつ滑らかでばらつきの少ない反限時特性を実現す
ることが可能な静止形反限時継電器が提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
同実施例におけるＣＰＵの処理機能の一例を示すフロー
チャート図、第３図は同実施例における入力電流ｉ対Ａ
／Ｄ出力の特性を示す図、第４図は切替判定点以上での
データ更新を示すタイムチャート図、第５図は切替判定
点未満のデータ更新を示すタイムチャート図、第６図は
本発明の他の実施例を示すブロック図、第７図は他の実
施例における入力電流ｉ対Ａ／Ｄ出力特性を示す図、第
８図は反限時特性を示す図、第９図は反限時継電器によ
る保護方式の一例を示す系統図、第１０図は従来の反限
時継電器の反限時特性を示す図である。 １…整流回路、２…平滑回路、３１〜３３…増幅（減
衰）回路、４，４′…マルチプレクサ、５…Ａ／Ｄコン
バータ、６…ＣＰＵ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】電力系統の電気量に対応した電気量を入力
   し、この入力電気量に大きさの互いに異なった係数を乗
   じて夫々出力する複数の係数手段と、 前記複数の係数手段からの夫々の出力を時分割にて入力
   し、これを基に動作判定を行なって所定の反限時特性を
   得る動作判定手段とを備えて成り、 前記複数の係数手段から前記動作判定手段への入力であ
   る時分割パターン（入力パターン）を、前記複数の係数
   手段のうちの所定の係数手段の出力により切り替えるよ
   うにしたことを特徴とする静止形反限時継電器。
2. 【請求項２】前記複数の係数手段としては、大きさの互
   いに異なった増幅率または減衰率を有する増幅回路また
   は減衰回路から成るものであることを特徴とする特許請
   求の範囲第（１）項記載の静止形反限時継電器。
3. 【請求項３】前記複数の係数手段から前記動作判定手段
   への入力である時分割パターンを、増幅率の最も小さい
   または減衰率の最も大きい係数手段の出力により切り替
   えるようにしたことを特徴とする特許請求の範囲第
   （１）項または第（２）項記載の静止形反限時継電器。
4. 【請求項４】前記複数の係数手段から前記動作判定手段
   への入力である時分割パターンを、前記所定の係数手段
   の出力が切替判定点以上では増幅率の最も小さいまたは
   減衰率の最も大きい係数手段の出力のみとし、切替判定
   点未満では増幅率の最も小さいまたは減衰率の最も大き
   い係数手段の出力と当該係数手段以外の少なくとも一つ
   の係数手段の出力とを混ぜたパターンとしたことを特徴
   とする特許請求の範囲第（１）項または第（２）項記載
   の静止形反限時継電器。