JPH066720A

JPH066720A - 画像信号処理装置

Info

Publication number: JPH066720A
Application number: JP4156989A
Authority: JP
Inventors: Masahiro Yamada; 雅弘山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-06-16
Filing date: 1992-06-16
Publication date: 1994-01-14

Abstract

(57)【要約】【目的】この発明は、各種の放送メディアの画像信号処
理を簡易な構成で実現することができ、経済的にも有利
である画像信号処理装置を提供することを目的としてい
る。【構成】アナログ伝送される画像データと、可変長符号
化処理されてデジタル伝送される画像データとを入力し
てデコード処理する画像信号処理装置において、デジタ
ル伝送された画像データのビットストリームのデータレ
ートを一定期間に一定データ量を持つデータに変換する
レート変換手段と、アナログ伝送された画像データをデ
ジタル化データに変換するＡＤ変換手段と、レート変換
手段の出力データとＡＤ変換手段の出力データとを選択
的に取り出す選択手段と、この選択手段で取り出された
データをデコード処理するデコード手段とを備えてい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＤＳＰ（デジタル・
シグナル・プロセッサ）を用いて画像信号を再生処理す
る画像信号処理装置の改良に関する。

【０００２】

【従来の技術】周知のように、近年、デジタル技術の進
歩とともに放送メディアの多様化が進んでおり、現在で
は、地上波のＶＨＦやＵＨＦ帯域を用いたＮＴＳＣフォ
ーマットのテレビジョン放送だけでなく、ＢＳ（放送衛
星）を用いたＮＴＳＣ放送やハイビジョン放送が実現さ
れている。

【０００３】また、将来的には、現行の地上波を使って
画面のアスペクト比が１６：９という現行放送よりも横
長の画面に対応した信号を伝送することや、限られた衛
星をより有効に使うという観点から、１個当たりの衛星
でできるかぎり多くの放送を伝送するために、画像をデ
ジタル化し情報圧縮を行なうことによって、より少ない
帯域で伝送しようとするデジタル放送も計画されてい
る。

【０００４】このように放送メディアが多様化してくる
と、テレビジョン受信機としては、当然のことながら各
々のメディアの放送を受信することができる機能を持つ
ことが要求され、ひいては、複数の放送メディアを同時
に受信して一斉にマルチ画面表示することができる機能
等も望まれることになる。

【０００５】しかしながら、このように多様化した放送
メディアに対応することができるテレビジョン受信機を
製作する場合、単純にそれぞれの放送メディアに対応す
る受信回路を個々に備えるような構成では、機器の大型
化を招くとともに経済的に非常に不利になるという問題
が生じる。

【０００６】

【発明が解決しようとする課題】以上のように、各種の
放送メディアを受信可能なテレビジョン受信機を製作す
る場合、各放送メディア毎に信号処理する回路をそれぞ
れ備える構成では、機器が大型化し経済的に不利になる
という問題を有している。

【０００７】そこで、この発明は上記事情を考慮してな
されたもので、各種の放送メディアの画像信号処理を簡
易な構成で実現することができ、経済的にも有利である
極めて良好な画像信号処理装置を提供することを目的と
する。

【０００８】

【課題を解決するための手段】この発明に係る画像信号
処理装置は、アナログ伝送される画像データと、可変長
符号化処理されてデジタル伝送される画像データとを入
力してデコード処理するものを対象としている。そし
て、デジタル伝送された画像データのビットストリーム
のデータレートを一定期間に一定データ量を持つデータ
に変換するレート変換手段と、アナログ伝送された画像
データをデジタル化データに変換するＡＤ変換手段と、
レート変換手段の出力データとＡＤ変換手段の出力デー
タとを選択的に取り出す選択手段と、この選択手段で取
り出されたデータをデコード処理するデコード手段とを
備えるようにしたものである。

【０００９】

【作用】上記のような構成によれば、デジタル伝送され
た画像データのビットストリームのデータレートを一定
期間に一定データ量を持つデータに変換するようにした
ので、デコード手段をデジタル伝送された画像データの
デコード処理とアナログ伝送された画像データのデコー
ド処理とに共用することができるため、各種の放送メデ
ィアの画像信号処理を簡易な構成で実現することがで
き、経済的にも有利とすることができる。

【００１０】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、地上波のＶＨＦ
やＵＨＦ帯域を用いたＮＴＳＣフォーマットのテレビジ
ョン放送信号は、アンテナ１１にて受信され、チューナ
ＩＦ（中間周波）増幅器１２を介してＶＳＢ／ＦＭ復調
器１３で復調されてアナログベースバンド信号に変換さ
れた後、スイッチ回路１４に出力される。この場合、チ
ューナＩＦ増幅器１２及びＶＳＢ／ＦＭ復調器１３は、
複数系統設けられており、同じ方式または異なる方式の
複数のテレビジョン放送を同時に受信して復調すること
ができるようになっている。

【００１１】また、デジタル放送信号は、アンテナ１１
にて受信され、チューナＩＦ（中間周波）増幅器１２を
介した後、ＱＡＭ（直交する２つのキャリアを用いた振
幅変調）復調器１５で復調されることにより１，０情報
からなるピット列（デジタル画像データ）に変換され
て、スイッチ回路１４に出力される。

【００１２】ここで、上記スイッチ回路１４には、入力
端子１６，１７を介して、外部からアナログベースバン
ド信号及びデジタル画像データがそれぞれ入力されるよ
うになっている。そして、スイッチ回路１４は、上述し
た４種類の入力信号のうち使用者の選択した信号を出力
する。

【００１３】このうち、アナログ音声信号は、出力線１
８を介してＡ／Ｄ（アナログ／デジタル）変換器１９で
デジタル音声データに変換され、音声ＤＳＰ２０で所定
のデータ処理が施された後、出力端子２１から取り出さ
れて音声再生に供される。

【００１４】また、アナログベースバンド画像信号は、
出力線２２を介して映像デコーダＤＳＰ２３に入力され
ている。この場合、出力線２２も、先に述べた同時に受
信して復調可能な複数のテレビジョン放送数だけ設けら
れている。そして、映像デコーダＤＳＰ２３は、詳細は
後述するが、入力された数のアナログベースバンド画像
信号をそれぞれデコード処理することができる。

【００１５】さらに、デジタル画像データは、エラー訂
正回路２４に供給されて、エラー訂正処理及び音声画像
分離処理が行なわれる。そして、デジタル音声成分は、
上記音声ＤＳＰ２０で所定のデータ処理が施された後、
出力端子２１から取り出されて音声再生に供される。ま
た、デジタル画像成分は、可変長符号デコード回路２５
にてビットストリームのデータレートを一定期間に一定
データ量を持つように変換され復号化された後、上記映
像デコーダＤＳＰ２３に供給されデコード処理される。

【００１６】ここで、上記映像デコーダＤＳＰ２３は、
入力されたアナログベースバンド画像信号をデジタル化
しており、そのデジタル化された画像信号が出力線２６
を介して同期ＤＳＰ２７に供給されている。この同期Ｄ
ＳＰ１７は、画像信号中から同期信号部分を抽出し、そ
の位相情報から画像信号の水平同期信号やそれに同期し
たサンプルクロック信号を生成し、出力線２８を介して
映像デコーダＤＳＰ２３に出力するとともに、垂直同期
信号やＮＴＳＣ等のカラーサブキャリアを用いた伝送方
式の場合にはカラーサブキャリア信号を再生し、出力線
２９を介して映像デコーダＤＳＰ２３に出力している。
また、同期ＤＳＰ２７は、映像デコーダＤＳＰ２３に入
力されたアナログベースバンド画像信号が適正なレベル
でデジタル変換されるようにするためのクランプ制御信
号も生成し、出力線３０を介して映像デコーダＤＳＰ２
３に出力している。

【００１７】そして、映像デコーダＤＳＰ２３では、例
えばＮＴＳＣ信号の場合には、輝度信号と色信号との分
離を行ない、色信号の復調や色の濃さ，色調の調整を行
なって３原色を復元している。他の伝送方式の場合に
は、それぞれの伝送方式に応じた信号処理を実行して３
原色を復元している。これらの信号処理内容の切り替え
は、映像デコーダＤＳＰ２３が実行するプログラムの内
容を変化させることによって実現されるが、その詳細は
後述する。

【００１８】その後、映像デコーダＤＳＰ２３でデコー
ド処理された画像信号は、表示ＤＳＰ３１にてフレーム
の同期処理，画面縮小・拡大処理及びはめ込み処理等が
行なわれて１画面に組み立てられ、出力端子３２から例
えば図示しないＣＲＴ（カソード・レィ・チューブ）や
液晶ディスプレイ等による画像表示に供される。

【００１９】また、前述した映像デコーダＤＳＰ２３に
与えられる各種のプログラムは、プログラムメモリ３３
に格納されており、このプログラムメモリ３３からプロ
グラムローダ３４により所望のプログラムが読み出され
て映像デコーダＤＳＰ２３に供給される。そして、プロ
グラムローダ３４は、ＣＰＵ（中央演算処理装置）３５
によりポート３６を介して制御されている。また、ＣＰ
Ｕ３５は、ポート３７を介してスイッチ回路１４の切り
替えを制御している。

【００２０】このＣＰＵ３５は、ＲＯＭ（リード・オン
リー・メモリ）３８に格納されたプログラムに基づい
て、ＲＡＭ（ランダム・アクセス・メモリ）３９を使用
して演算処理を行なうことにより、この画像信号処理シ
ステム全体の動作を制御している。この場合、ＣＰＵ３
５には、入力端子４０からポート４１を介して使用者か
らの操作情報が供給されるようになっており、ＣＰＵ３
５は、この入力された操作情報に基づいて、プログラム
ローダ３４及びスイッチ回路１４の制御を行なってい
る。

【００２１】ここで、図２は、上記映像デコーダＤＳＰ
２３の内部構造を示している。すなわち、図中４２１，
４２２，……，４２ｎはそれぞれ入力端子で、前記出力
線２２を介して伝送される複数のアナログベースバンド
画像信号が供給されている。この複数の入力端子４２
１，４２２，……，４２ｎに供給された各アナログベー
スバンド画像信号は、それぞれクランプ回路４３１，４
３２，……，４３ｎによってレベル制御された後、Ａ／
Ｄ変換器４４１，４４２，……，４４ｎによってデジタ
ル化されて、スイッチマトリクス回路４５に供給され
る。

【００２２】この場合、各クランプ回路４３１，４３
２，……，４３ｎは、上記同期ＤＳＰ２７から出力され
るクランプ制御信号が入力端子４６を介して供給される
ことにより、入力されたアナログベースバンド画像信号
が次段のＡ／Ｄ変換器４４１，４４２，……，４４ｎの
ダイナミックレンジに収まるようにレベル制御する。ま
た、各Ａ／Ｄ変換器４４１，４４２，……，４４ｎは、
上記同期ＤＳＰ２７から出力され入力端子４７を介して
供給されたサンプルクロック信号に基づいて、アナログ
ベースバンド画像信号のＡ／Ｄ変換処理を実行する。

【００２３】さらに、前記可変長符号デコード回路２５
にて復号化されたデジタル画像データは、入力端子４８
を介して上記スイッチマトリクス回路４５に供給され
る。また、各Ａ／Ｄ変換器４４１，４４２，……，４４
ｎから出力されたデジタル画像データ及び入力端子４８
に供給されたデジタル画像データは、出力端子４９を介
して同期ＤＳＰ２７に送出され、前述した水平同期信
号，垂直同期信号，クランプ制御信号，カラーサブキャ
リア信号及びサンプルクロック信号の生成に供される。
そして、同期ＤＳＰ２７で生成された垂直同期信号及び
カラーサブキャリア信号は、入力端子５０を介してスイ
ッチマトリクス回路４５に供給される。

【００２４】また、スイッチマトリクス回路４５には、
詳細を後述するｍ個（ｍ＜ｎ）の出力用ＲＡＭ５１１，
……，５１ｍから出力されるデジタル画像データが供給
されている。そして、このスイッチマトリクス回路４５
は、入力端子５０を介して供給される垂直同期信号及び
カラーサブキャリア信号，各Ａ／Ｄ変換器４４１，４４
２，……，４４ｎから出力されるデジタル画像データ，
入力端子４８に供給されたデジタル画像データ及び出力
用ＲＡＭ５１１，……，５１ｍから出力されるデジタル
画像データの内から、ｍ個のデータを選択してｍ個のシ
フトレジスタ５２１，５２２，……，５２ｍにそれぞれ
供給している。

【００２５】これらシフトレジスタ５２１，５２２，…
…，５２ｍは、それぞれ上記同期ＤＳＰ２７から出力さ
れ入力端子４７を介して供給されるサンプルクロック信
号及び水平同期信号に基づいて、１Ｈ（水平走査）期間
分のデータをシフト入力することができる。すなわち、
スイッチマトリクス回路４５から図３（ａ）に示すよう
な１Ｈ期間分の波形に対応するデジタル画像データが出
力されると、シフトレジスタ５２１，５２２，……，５
２ｍには、図３（ｂ）に示す波形の向きで対応するデジ
タル画像データが図中左側から右側に順次シフト入力さ
れる。

【００２６】ここで、シフトレジスタ５２１，５２２，
……，５２ｍには、それぞれラッチ回路が内蔵されてお
り、１Ｈ期間分のデジタル画像データが蓄積されると、
そのデータが水平同期信号に基づくタイミングで、図３
（ｃ）に示すようにラッチ回路に転送される。そして、
各シフトレジスタ５２１，５２２，……，５２ｍのラッ
チ回路に保持された１Ｈ期間分のデジタル画像データ
は、図２及び図３（ｄ）に示すように、複数のＡＬＵ
（アリスメティック・ロジック・ユニット）５３１，５
３２，５３３，……，５３ｐよりなる演算部５３に時分
割的に供給されて、そのデジタル画像データをデコード
処理するための演算が行なわれる。

【００２７】すなわち、演算部５３は、各シフトレジス
タ５２１，５２２，……，５２ｍのラッチ回路に保持さ
れた１Ｈ分のデジタル画像データを時分割的に取り込
み、この取り込んだ１Ｈ分のデジタル画像データを複数
のＡＬＵ５３１，５３２，５３３，……，５３ｐで分担
し合って１Ｈ期間内に信号処理を実行する。このため、
もし、１つのＡＬＵで１つの画素のみの演算しかしない
のであれば、ＡＬＵの総数はＮＴＳＣの場合水平方向画
素数である９１０個必要となる。また、１つのＡＬＵで
複数の画素データの演算を行なうことができれば、ＡＬ
Ｕの数はそれに応じて少なくすることができる。

【００２８】ここで、演算部５３の各ＡＬＵ５３１，５
３２，５３３，……，５３ｐは、図２に示すように、プ
ログラムメモリ５４に格納されたプログラムに基づいて
演算処理を実行している。このプログラムメモリ５４に
は、前述したプログラムメモリ３３に格納されている各
種のプログラムの中から、必要なプログラムが選択的に
プログラムローダ３４で読み出され入力端子５５を介し
てロードされる。この場合、プログラムメモリ５４に
は、各シフトレジスタ５２１，５２２，……，５２ｍの
ラッチ回路に保持されたｍ個のデジタル画像データをそ
れぞれデコード処理するために、最大でｍ個のプログラ
ムがロード可能となされており、これらのプログラムが
時分割的に各ＡＬＵ５３１，５３２，５３３，……，５
３ｐに供給されることによって、各デジタル画像データ
が順次デコード処理される。

【００２９】なお、各ＡＬＵ５３１，５３２，５３３，
……，５３ｐには、それぞれメモリ５５１，５５２，５
５３，……，５５ｐが接続されており、各ＡＬＵ５３
１，５３２，５３３，……，５３ｐは、このメモリ５５
１，５５２，５５３，……，５５ｐを用いて演算結果を
保持している。

【００３０】そして、上記演算部５３の出力データは、
ｍ個のシフトレジスタ５６１，……，５６ｍに選択的に
供給される。すなわち、シフトレジスタ５２１にラッチ
されたデジタル画像データを演算部５３でデコード処理
したデータは、シフトレジスタ５６１に供給され、シフ
トレジスタ５２２にラッチされたデジタル画像データを
演算部５３でデコード処理したデータは、シフトレジス
タ５６２に供給されるというように配分される。

【００３１】このシフトレジスタ５６１，……，５６ｍ
には、それぞれラッチ回路が内蔵されており、図３
（ｅ）に示すように演算部５３からの出力データが供給
されると、そのデータがラッチ回路にラッチされ、水平
同期信号に基づくタイミングで、図３（ｆ）に示すよう
にシフトレジスタ５６１，……，５６ｍに転送される。
そして、シフトレジスタ５６１，……，５６ｍに転送さ
れたデータは、入力端子４７を介して供給されたサンプ
ルクロック信号に基づいて、シリアルに前記出力ＲＡＭ
５１１，……，５１ｍに出力される。

【００３２】このシフトレジスタ５６１，……，５６ｍ
は、それぞれ画像データ用とアドレス用との２種類を有
し、出力ＲＡＭ５１１，……，５１ｍには、アドレス用
シフトレジスタから出力されたアドレスに、画像データ
用シフトレジスタから出力されたデータが順次書き込ま
れる。そして、出力ＲＡＭ５１１，……，５１ｍには、
１から連続して順次変化するアドレスが供給されること
によりデータが読み出される。この読み出されたデータ
は、デマルチプレクサ５７に加えられて必要なデータが
選択され、出力端子５８１，５８２，……，５８ｍから
取り出される。また、デマルチプレクサ５７は、色信号
のようにマルチプレクスされた信号の場合には、それを
必要に応じてデマルチプレクスして出力端子５８１，５
８２，……，５８ｍに出力する。

【００３３】なお、出力ＲＡＭ５１１，……，５１ｍの
データ読み出しアドレスは、プログラミングによって１
から単調に増加する値だけでなく、任意の順列にて与え
られる。これは、１から単調に増加する値を出力するカ
ウンタの出力にＲＯＭやＲＡＭ等を用いてアドレス値を
変換することによって可能となる。このようにすれば、
画像の水平方向の時間軸伸長を容易にこなすことができ
る。また、ＡＬＵ５３１，５３２，５３３，……，５３
ｐは、通信バス５９によって相互間でデータのやり取り
が可能となされている。

【００３４】また、プログラムメモリ５４に与える読み
出しアドレスは、プログラムカウンタ６０から発生され
る。そして、プログラムメモリ５４から読み出すプログ
ラムの切り替えは、分岐制御回路６１が割り込みベクト
ル発生回路６２の出力と水平同期信号とに基づいて、プ
ログラムカウンタ６０を操作することにより実現され
る。この場合、プログラムカウンタ６０からの出力アド
レスを一時保留処理するために、スタックレジスタ６３
が設けられている。

【００３５】ここで、図４は、上記ＡＬＵ５３１の内部
構造を示している。なお、他のＡＬＵ５３２，５３３，
……，５３ｐについては、ＡＬＵ５３１と同様な構成で
あるので、その説明は省略する。すなわち、図中５３１
ａは、前記プログラムメモリ５４から読み出されたプロ
グラムデータが供給される入力端子である。この入力端
子５３１ａに供給されたプログラムデータは、命令デコ
ーダ５３１ｂに入力されて解読されることにより、アド
レスレジスタ５３１ｃ，論理演算器５３１ｄ，Ａレジス
タ５３１ｅ，Ｂレジスタ５３１ｆ及びスイッチ５３１ｇ
が制御されて、所望の演算処理つまりデコード処理が行
なわれる。

【００３６】また、入力端子５３１ｈには、前記シフト
レジスタ５２１，５２２，……，５２ｍのラッチ回路に
保持されたデジタル画像データが入力され、入力端子５
３１ｉは、通信バス５９に接続されている。さらに、論
理演算器５３１ｄの演算結果は、Ｄレジスタ５３１ｊに
取り込まれた後、出力端子５３１ｋを介してシフトレジ
スタ５６１，……，５６ｍに出力されるとともに、出力
端子５３１ｌを介してメモリ５５１に出力される。な
お、論理演算器５３１ｄが演算中は、演算中であること
を示す信号が出力端子５３１ｍを介して前記分岐制御回
路６１に供給される。

【００３７】そして、メモリ５５１内は、図５に示すよ
うに、００００（１６進）〜００ＦＦ（１６進）番地ま
でがシフトレジスタ５２１，５２２，……，５２ｍから
入力されるデータの書き込まれる領域であり、０１００
（１６進）〜０１ＦＦ（１６進）番地までがシフトレジ
スタ５６１，……，５６ｍに出力するデータの書き込ま
れる領域であり、０２００（１６進）〜０２ＦＦ（１６
進）番地までが右隣及び左隣のＡＬＵとの転送データの
書き込まれる領域であり、０３００（１６進）〜ＦＦＦ
Ｆ（１６進）番地までが演算結果の書き込まれる領域と
なっている。

【００３８】ここで、上記のような構成のＡＬＵ５３１
に対して、与えるプログラムを切り替えることで、種々
の演算や信号処理が行なえることについて説明する。す
なわち、図６は、加算，減算及び乗算処理を行なうため
のフローチャートを示している。まず、開始（ステップ
Ｓ１）されると、命令デコーダ５３１ｂは、ステップＳ
２で、メモリ５５１のシフトレジスタ５２１，５２２，
……，５２ｍから入力されるデータの書き込み領域から
演算処理の対象となる２つのデータを読み出させて、Ａ
及びＢレジスタ５３１ｅ，５３１ｆに格納させる。

【００３９】その後、命令デコーダ５３１ｂは、ステッ
プＳ３で、Ａ及びＢレジスタ５３１ｅ，５３１ｆに格納
されたデータ同志を、加算，減算または乗算処理させる
ように論理演算器５３１ｄを制御し、その演算結果をＤ
レジスタ５３１ｊに格納させる。そして、命令デコーダ
５３１ｂは、ステップＳ４で、Ｄレジスタ５３１ｊに格
納されたデータをメモリ５５１の演算結果の書き込み領
域に書き込ませ、ここに演算処理が終了（ステップＳ
５）される。

【００４０】また、図７は、１画素遅延処理を行なうた
めのフローチャートを示している。まず、開始（ステッ
プＳ６）されると、命令デコーダ５３１ｂは、ステップ
Ｓ７で、メモリ５５１から遅延される前のデータを読み
出させて、Ｄレジスタ５３１ｊに格納させる。その後、
命令デコーダ５３１ｂは、ステップＳ８で、通信バス５
９を介して隣接する他のＡＬＵ内のＤレジスタに格納さ
れたデータを読み出させ、Ａレジスタ５３１ｅに格納さ
せる。そして、命令デコーダ５３１ｂは、ステップＳ９
で、Ａレジスタ５３１ｅに格納されたデータをメモリ５
５１に書き込ませ、ここに１画素遅延処理が終了（ステ
ップＳ１０）される。

【００４１】さらに、図８は、１Ｈ遅延処理を行なうた
めのフローチャートを示している。まず、開始（ステッ
プＳ１１）されると、命令デコーダ５３１ｂは、ステッ
プＳ１２で、メモリ５５１内の１Ｈ遅延用として確保し
た番地からデータを読み出させて、メモリ５５１に格納
させる。その後、命令デコーダ５３１ｂは、ステップＳ
１３で、１Ｈ遅延すべきデータをメモリ５５１から読み
出させ、メモリ５５１の１Ｈ遅延用として確保した番地
に書き込ませ、ここに１Ｈ遅延処理が終了（ステップＳ
１４）される。

【００４２】以上のように、ＡＬＵ５３１〜５３ｐに与
えるプログラムを切り替えることにより、種々の演算や
信号処理が行なえることをふまえて、ＡＬＵ５３１〜５
３ｐにＮＴＳＣのデコード処理を行なわせることについ
て説明する。すなわち、図９は、ＡＬＵ５３１〜５３ｐ
を用いてＮＴＳＣフォーマットに基づいてエンコードさ
れた信号をデコードするための処理手段を、機能的に表
現したものである。

【００４３】図１０に示すフローチャートとともに説明
すれば、まず、開始（ステップＳ１５）されると、ＡＬ
Ｕ５３１〜５３ｐは、ステップＳ１６で、シフトレジス
タ５２１，５２２，……，５２ｍに１Ｈ分のデジタル画
像データが蓄積されるまで待った後、ステップＳ１７
で、シフトレジスタ５２１，５２２，……，５２ｍから
入力端子６４ａを介して１Ｈ分のデジタル画像データを
入力する。そして、ＡＬＵ５３１〜５３ｐは、ステップ
Ｓ１８で、入力されたデジタル画像データをＢＰＦ（バ
ンド・パス・フィルタ）６４ｂに通して高域成分を抽出
する。

【００４４】その後、ＡＬＵ５３１〜５３ｐは、ステッ
プＳ１９で、シフトレジスタ５２１，５２２，……，５
２ｍから入力端子６４ｃを介してカラーサブキャリア信
号を入力し、ステップＳ２０で、ＢＰＦ６４ｂから出力
される高域成分とカラーサブキャリア信号とを乗算回路
６４ｄで乗算して、色信号１を得る。また、ＡＬＵ５３
１〜５３ｐは、ステップＳ２１で、カラーサブキャリア
信号を移相器６４ｅで９０°移相した信号と上記高域成
分とを乗算回路６４ｆで乗算して、色信号２を得る。

【００４５】そして、ＡＬＵ５３１〜５３ｐは、ステッ
プＳ２２で、２つの色信号１，２に対しマトリクス回路
６４ｇによりマトリクス演算を行なって、２つの色差信
号Ｒ−Ｙ，Ｂ−Ｙを生成し、ステップＳ２３で、出力端
子６４ｈ，６４ｉを介してシフトレジスタ５６１，…
…，５６ｍに出力する。次に、ＡＬＵ５３１〜５３ｐ
は、ステップＳ２４で、入力端子６４ａに供給されたデ
ジタル画像データからＢＰＦ６４ｂの出力を減算回路６
４ｊで減算することにより輝度信号Ｙを生成し、ステッ
プＳ２５で、出力端子６４ｋを介してシフトレジスタ５
６１，……，５６ｍに出力した後、ステップＳ１６の処
理に戻され、ここにＮＴＳＣ信号のデコード処理が行な
われる。

【００４６】なお、近年では、受信画像の高画質化を図
るために、例えば非線形演算処理や画像の遅延処理等の
ように、テレビジョン受信機の内部での信号処理が複雑
化してきている。そこで、こうした複雑な信号処理を実
現するために、映像デコーダＤＳＰ２３には、上述した
四則演算や画素移動演算以外に、ＡＬＵ５３１〜５３ｐ
の演算結果を出力端子５３１ｍを介して前記分岐制御回
路６１に与えることによって、演算結果がどのようにな
ったかという条件でプログラムを切り替える条件分岐処
理機能や、演算結果がどのようになったかという条件で
ＡＬＵ５３１〜５３ｐが処理の実行をするかしないかを
制御できる機能等を備えている。

【００４７】次に、クリアビジョンの規格では、画像信
号の垂直帰線期間にＧＣＲ（ゴースト基準信号波形）信
号を多重し、受信側でこのＧＣＲ信号を参照してゴース
ト除去を行なうことになっている。図１１は、このよう
にＧＣＲ信号を参照したゴースト除去処理を、ＡＬＵ５
３１〜５３ｐを用いて行なった場合の処理手段を機能的
に表現したもので、回路的には、トランスバーサルフィ
ルタを構成したことになる。

【００４８】すなわち、これは、入力端子ＩＮに供給さ
れたデジタル画像データを、直列接続されたタップ付き
の複数の遅延線Ｔ１，Ｔ２，Ｔ３，Ｔ４，……，Ｔｎに
よって遅延するとともに、各遅延線Ｔ１〜Ｔｎのタップ
出力にそれぞれ係数器Ｍ０，Ｍ１，Ｍ２，Ｍ３，Ｍ４，
……，Ｍｎ−１，Ｍｎでタップ係数ｋ０，ｋ１，ｋ２，
ｋ３，ｋ４，……，ｋｎ−１，ｋｎを乗算し、各係数器
Ｍ０〜Ｍｎの出力を加算器Ａ１，Ａ２，Ａ３，Ａ４，…
…，Ａｎ−１，Ａｎにより畳み込むことで、ゴーストに
よる歪成分が除去されたデジタル画像データが出力端子
ＯＵＴから取り出される。

【００４９】このため、例えばＮＴＳＣ信号の受信時に
おいては、画像信号の表示期間に、ＡＬＵ５３１〜５３
ｐに図９に示したＮＴＳＣ信号のデコード処理機能を行
なわせるプログラムを与え、画像信号の非表示期間に、
ＡＬＵ５３１〜５３ｐに図１１に示したゴースト除去処
理機能を行なわせるプログラムを与えることにより、同
一の映像デコーダＤＳＰ２３を用いてＮＴＳＣ信号のデ
コード処理とゴースト除去処理とを実行させることがで
きる。

【００５０】次に、ＮＴＳＣ方式とは異なるテレビジョ
ン方式として、ＭＵＳＥ方式について説明する。すなわ
ち、ＭＵＳＥ方式の場合は、図１２に示すように、フレ
ーム毎に図中白丸で示す画素と黒丸で示す画素とが交互
に伝送されており、静止画の場合には、この２つのフレ
ームを組み合わせて信号を復元し、動画の場合には、各
々のフレームの画素データのみを用いて欠落した画素を
補間するようにしている。つまり、ＭＵＳＥ方式の場合
は、動画か静止画かを判定しながら、それぞれに対応し
た信号処理を行なう必要があるため、信号処理は非常に
複雑なものとなる。

【００５１】そこで、テレビジョン受信機のコストを下
げるために、動画の信号処理のみで画像を再生し、構成
を簡易化することが考えられている。図１３は、このよ
うな簡易型のＭＵＳＥ信号処理を、ＡＬＵ５３１〜５３
ｐを用いて行なった場合の処理手段を機能的に表現した
ものである。

【００５２】すなわち、入力端子６５ａに供給されたＭ
ＵＳＥ方式画像信号をデジタル化したデータは、直列接
続された１Ｈ遅延線６５ｂ，６５ｃに入力されて、１Ｈ
遅延及び２Ｈ遅延される。このうち、入力データと２Ｈ
遅延されたデータとは、それぞれ１画素遅延線６５ｄ，
６５ｅに供給されて１画素遅延された後、係数器６５
ｆ，６５ｇにて重み付けされる。また、１Ｈ遅延された
データは、係数器６５ｈにて重み付けされるとともに、
１画素遅延線６５ｉ，６５ｊに供給されて２画素遅延さ
れた後、係数器６５ｋにて重み付けされる。そして、各
係数器６５ｆ，６５ｇ，６５ｈ，６５ｋの出力が、加算
回路６５ｌで加算されることにより、図１２に矢印で示
したような画素の補間処理が行なわれ、出力端子６５ｍ
から取り出される。

【００５３】このため、ＡＬＵ５３１〜５３ｐに、図９
に示したＮＴＳＣ信号のデコード処理機能を行なわせる
プログラムと、図１３に示したＭＵＳＥ信号のデコード
処理機能を行なわせるプログラムとを時分割的に与える
ことにより、同一の映像デコーダＤＳＰ２３を用いてＮ
ＴＳＣ信号のデコード処理とＭＵＳＥ信号のデコード処
理とを選択的に実行させることができる。

【００５４】次に、再び図２を参照して、同一の映像デ
コーダＤＳＰ２３を用いて、複数の入力画像信号を時分
割的にデコード処理することについて説明する。この場
合、特に問題となることは、複数の入力画像信号同志は
同期がとれていないという点である。すなわち、入力端
子４２１，４２２，……，４２ｎに供給された画像信号
は、それぞれクランプ回路４３１，４３２，……，４３
ｎによるレベル調整処理及びＡ／Ｄ変換器４４１，４４
２，……，４４ｎによるデジタル化処理が施された後、
スイッチマトリクス回路５４で選択されてシフトレジス
タ５２１，５２２，……，５２ｍに導かれる。

【００５５】このとき、Ａ／Ｄ変換器４４１，４４２，
……，４４ｎでは、各々独立したサンプルクロック信号
によりＡ／Ｄ変換処理が行なわれ、シフトレジスタ５２
１，５２２，……，５２ｍでは、それぞれに入力される
デジタル画像データに同期した独立のサンプルクロック
信号に基づいてシフト動作を行なうとともに、それぞれ
に入力されるデジタル画像データに同期した独立の水平
同期信号に基づいてラッチ回路へのデータ転送を行なっ
ている。また、出力側となるシフトレジスタ５６１，…
…，５６ｍも、同様の動作を行なっている。

【００５６】そして、ＡＬＵ５３１，５３２，５３３，
……，５３ｐは、プログラムメモリ５４に格納された複
数のプログラムが選択的に与えられることにより、各シ
フトレジスタ５２１，５２２，……，５２ｍに入力され
たデータを時分割的にデコード処理する。例えば入力端
子４２１，４２２，４２３に、ＭＵＳＥ信号，ＮＴＳＣ
信号，他のＮＴＳＣ信号がそれぞれ供給されている場
合、つまり、チューナＩＦ増幅器１２で１つのＭＵＳＥ
放送と２つのＮＴＳＣ放送とを受信した場合、プログラ
ムメモリ５４には、図１４に示すように、００００（１
６進）番地から入力端子４２１に供給されたＭＵＳＥ信
号をデコード処理するためのプログラムが格納され、１
０００（１６進）番地から入力端子４２２に供給された
ＮＴＳＣ信号をデコード処理するためのプログラムが格
納され、２０００（１６進）番地から入力端子４２３に
供給されたＮＴＳＣ信号をデコード処理するためのプロ
グラムが格納されるように、プログラムメモリ３３から
プログラムローダ３４を介して３種類のプログラムが転
送されて書き込まれ、選択的にＡＬＵ５３１，５３２，
５３３，……，５３ｐに供給されることになる。

【００５７】プログラムメモリ３３からどのプログラム
をプログラムメモリ５４のどの番地に転送するかの制御
は、使用者が選択したテレビジョン放送と、その放送受
信信号が映像デコーダＤＳＰ２３のどの入力端子４２
１，４２２，……，４２ｎに供給されたかとを、ＣＰＵ
３５が判断しプログラムローダ３４を制御することによ
って行なわれる。上記の場合、ＮＴＳＣ信号のデコード
処理のためのプログラムを受信数つまり２つ設けるの
は、２つのＮＴＳＣ放送をデコード処理するのに際して
使用する入出力レジスタや使用するメモリの番地等が異
なるからである。つまり、同じテレビジョン方式の複数
の放送を受信する場合でも、各放送をデコード処理する
ためのプログラムが、それぞれプログラムメモリ５４に
転送される必要がある。

【００５８】ところで、シフトレジスタ５２１，５２
２，……，５２ｍに入力された１Ｈ分のデジタル画像デ
ータは、選択的に演算部５３に供給されて１Ｈ期間内に
全て演算処理される必要がある。今、入力端子４２１，
４２２，４２３に、図１５（ａ），（ｂ），（ｃ）に示
すように、ＭＵＳＥ方式の画像信号１，ＮＴＳＣ方式の
画像信号２，３が、それぞれ図示の如く任意のタイミン
グで入力されているものとする。この場合、前述したよ
うに各画像信号１，２，３は、同期ＤＳＰ２７に供給さ
れてその水平同期信号が抽出され、分岐制御回路６１に
供給されている。なお、画像信号２，３の１Ｈ期間は共
に等しく、画像信号１の１Ｈ期間は画像信号２，３の１
Ｈ期間の略１／２となっている。

【００５９】まず、図１５中時刻ｔ１で画像信号１の水
平同期信号が分岐制御回路６１に加えられると、分岐制
御回路６１には、割込ベクトル発生回路６２からプログ
ラムメモリ５４の中のＭＵＳＥ信号のデコード処理プロ
グラムの格納されている先頭番地（図１４では００００
番地）が与えられる。すると、分岐制御回路６１は、こ
の先頭番地をプログラムカウンタ６０にセットし、プロ
グラムカウンタ６０がこの先頭番地からカウント動作を
開始することにより、プログラムメモリ５４からＭＵＳ
Ｅ信号デコード処理プログラムが読み出されてＡＬＵ５
３１，５３２，５３３，……，５３ｐに供給され、ここ
に図１５（ｄ）に示すように画像信号１のデコード処理
が実行される。

【００６０】そして、画像信号１のデコード処理が終了
される時刻ｔ２より前に、画像信号２の水平同期信号が
分岐制御回路６１に加えられると、分岐制御回路６１に
は、割込ベクトル発生回路６２からプログラムメモリ５
４の中のＮＴＳＣ信号のデコード処理プログラムの格納
されている先頭番地（図１４では１０００番地）が与え
られる。この場合、分岐制御回路６１には、演算部５３
からＡＬＵ５３１，５３２，５３３，……，５３ｐが演
算中であることを示す信号が供給されているので、分岐
制御回路６１は、この先頭番地をプログラムカウンタ６
０にセットすることを保留する。

【００６１】その後、画像信号１のデコード処理が時刻
ｔ２で終了されると、分岐制御回路６１は、ＡＬＵ５３
１，５３２，５３３，……，５３ｐが演算中であること
を示す信号が供給されなくなるので、割込ベクトル発生
回路６２から与えられた先頭番地をプログラムカウンタ
６０にセットし、プログラムカウンタ６０がこの先頭番
地からカウント動作を開始することにより、プログラム
メモリ５４からＮＴＳＣ信号デコード処理プログラムが
読み出されてＡＬＵ５３１，５３２，５３３，……，５
３ｐに供給され、ここに図１５（ｄ）に示すように画像
信号２のデコード処理が実行される。

【００６２】また、画像信号２のデコード処理が終了さ
れる時刻ｔ３より前に、画像信号３の水平同期信号が分
岐制御回路６１に加えられた場合にも、上記と同様に、
分岐制御回路６１には、割込ベクトル発生回路６２から
プログラムメモリ５４の中のＮＴＳＣ信号のデコード処
理プログラムの格納されている先頭番地（図１４では２
０００番地）が与えられるが、分岐制御回路６１には、
演算部５３からＡＬＵ５３１，５３２，５３３，……，
５３ｐが演算中であることを示す信号が供給されている
ので、分岐制御回路６１は、この先頭番地をプログラム
カウンタ６０にセットすることを保留する。

【００６３】そして、画像信号２のデコード処理が時刻
ｔ３で終了されると、分岐制御回路６１は、ＡＬＵ５３
１，５３２，５３３，……，５３ｐが演算中であること
を示す信号が供給されなくなるので、割込ベクトル発生
回路６２から与えられた先頭番地をプログラムカウンタ
６０にセットし、プログラムカウンタ６０がこの先頭番
地からカウント動作を開始することにより、プログラム
メモリ５４からＮＴＳＣ信号デコード処理プログラムが
読み出されてＡＬＵ５３１，５３２，５３３，……，５
３ｐに供給され、ここに図１５（ｄ）に示すように画像
信号３のデコード処理が実行される。

【００６４】そして、以上のように、ＡＬＵ５３１，５
３２，５３３，……，５３ｐに与えるプログラムを順次
切り替えていくことにより、複数の画像信号１，２，３
をそれぞれの１Ｈ期間中にとぎれることなくデコード処
理することができる。

【００６５】ここで、図１６は、受信したテレビジョン
放送に応じて、プログラムメモリ３３から所望のプログ
ラムを映像デコーダＤＳＰ２３のプログラムメモリ５４
にロードする動作を示すフローチャートである。まず、
開始（ステップＳ２６）されると、ＣＰＵ３５は、ステ
ップＳ２７で、入力端子４０からポート４１を介して供
給される使用者からの操作情報を取り込み、ステップＳ
２８で、映像デコーダＤＳＰ２３の入力端子４２１を含
む信号処理系統が未使用か否かを判別する。

【００６６】そして、未使用であれば（ＹＥＳ）、ＣＰ
Ｕ３５は、ステップＳ２９で、複数系統のチューナＩＦ
増幅器１２のうち未使用のものを使用して希望のテレビ
ジョン放送を受信する。その後、ＣＰＵ３５は、ステッ
プＳ３０で、スイッチ回路１４を制御して、受信したテ
レビジョン信号を復調するＶＳＢ／ＦＭ復調器１３の出
力を、映像デコーダＤＳＰ２３の入力端子４２１に供給
する。そして、ＣＰＵ３５は、ステップＳ３１で、プロ
グラムローダ３４を制御して、プログラムメモリ３３か
ら、受信したテレビジョン放送の方式に対応したデコー
ド処理プログラムを読み出し、プログラムメモリ５４に
００００（１６進）番地を先頭番地として書き込み、ス
テップＳ２７の処理に戻される。

【００６７】また、ステップＳ２８で、映像デコーダＤ
ＳＰ２３の入力端子４２１を含む信号処理系統が未使用
である（ＮＯ）と判定された場合、ＣＰＵ３５は、ステ
ップＳ３２で、映像デコーダＤＳＰ２３の入力端子４２
２を含む信号処理系統が未使用か否かを判別する。そし
て、未使用であれば（ＹＥＳ）、ＣＰＵ３５は、ステッ
プＳ３３で、複数系統のチューナＩＦ増幅器１２のうち
未使用のものを使用して希望のテレビジョン放送を受信
する。その後、ＣＰＵ３５は、ステップＳ３４で、スイ
ッチ回路１４を制御して、受信したテレビジョン信号を
復調するＶＳＢ／ＦＭ復調器１３の出力を、映像デコー
ダＤＳＰ２３の入力端子４２２に供給する。そして、Ｃ
ＰＵ３５は、ステップＳ３５で、プログラムローダ３４
を制御して、プログラムメモリ３３から、受信したテレ
ビジョン放送の方式に対応したデコード処理プログラム
を読み出し、プログラムメモリ５４に１０００（１６
進）番地を先頭番地として書き込み、ステップＳ２７の
処理に戻される。

【００６８】さらに、ステップＳ３２で、映像デコーダ
ＤＳＰ２３の入力端子４２１を含む信号処理系統が未使
用である（ＮＯ）と判定された場合、ＣＰＵ３５は、ス
テップＳ３６で、映像デコーダＤＳＰ２３の入力端子４
２３を含む信号処理系統が未使用か否かを判別する。そ
して、未使用であれば（ＹＥＳ）、ＣＰＵ３５は、ステ
ップＳ３７で、複数系統のチューナＩＦ増幅器１２のう
ち未使用のものを使用して希望のテレビジョン放送を受
信する。その後、ＣＰＵ３５は、ステップＳ３８で、ス
イッチ回路１４を制御して、受信したテレビジョン信号
を復調するＶＳＢ／ＦＭ復調器１３の出力を、映像デコ
ーダＤＳＰ２３の入力端子４２３に供給する。そして、
ＣＰＵ３５は、ステップＳ３９で、プログラムローダ３
４を制御して、プログラムメモリ３３から、受信したテ
レビジョン放送の方式に対応したデコード処理プログラ
ムを読み出し、プログラムメモリ５４に２０００（１６
進）番地を先頭番地として書き込み、ステップＳ２７の
処理に戻される。

【００６９】以上のような処理が繰り返されることによ
り、複数のテレビジョン放送の受信と、受信した各テレ
ビジョン放送に応じたデコード処理プログラムの映像デ
コーダＤＳＰ２３のプログラムメモリ５４へのロードが
行なわれ、複数の画像信号を１つの映像デコーダＤＳＰ
２３でデコード処理することができる。

【００７０】次に、デジタル放送を受信する場合につい
て説明するに先立ち、デジタル放送の概要について簡単
に説明しておくことにする。デジタル放送においては、
画像の符号化を行ない、情報量の圧縮を行なってデータ
を伝送している。図１７は、このような画像符号化圧縮
を行なうためのエンコーダシステムを示している。すな
わち、図中６６ａは入力端子で、例えばカメラで撮影し
た被写体の光学象をＣＣＤ（チャージ・カップルド・デ
バイス）で画像信号に変換し、この画像信号をＡ／Ｄ変
換してなるデジタル画像データが供給されている。

【００７１】この入力端子６６ａに供給されたデジタル
画像データは、ＤＣＴ（離散コサイン変換）回路６６ｂ
に供給されて、通常、横方向８画素，縦方向８画素の２
次元の画素ブロック単位で、直交コサイン関数列を用い
た直交変換が行なわれる。そして、直交変換後のデータ
は、量子化回路６６ｃで量子化されビット精度を落とさ
れる。この場合、デジタル画像データのビット精度を直
に落とすのではなく、劣化の目立ちにくい高周波成分の
ビット精度を落とすことにより、画質の劣化が目立ちに
くいようにしている。

【００７２】このように高周波成分のビット精度を落と
すことにより、画素データの下位ビットに０の出現する
確率が非常に高くなる。この性質を利用して、可変長符
号化回路６６ｄにてハフマン符号化が行なわれる。この
ハフマン符号化では、出現確率の高いパターンに短い符
号を割り当てるので、ビット数の削減を実現することが
できる。ただし、ハフマン符号化は、ビット数は減るが
何ビットになるかわからない可変長の符号化方式である
から、伝送路での伝送ビットレートを一定にするため
に、ハフマン符号化後の出力ビットの量に応じて量子化
回路６６ｃの量子化精度が制御され、ハフマン符号化後
に一定量の符号が出力されるように制御されている。つ
まり、可変長符号化回路６６ｄの内部は、ハフマン符号
化回路と、ＦＩＦＯ（ファースト・イン・ファースト・
アウト）によるビットレート変換回路とから構成されて
いる。

【００７３】ここで、符号のレートについて、図１８を
用いて具体的に説明すると、デジタル化された画像信号
の符号のレートが図１８（ａ）に示すようになってお
り、これにＤＣＴ演算を施すと、演算後のデータのレー
トは、図１８（ｂ）に示すようになり、この時点で、Ｄ
ＣＴ回路６６ｂの入力データレートと出力データレート
とは同一である。そして、このＤＣＴ回路６６ｂの出力
データにハフマン符号化を施すと、図１８（ｃ）に示す
ようにＤＣＴ後にｍ個であったデータの数がｎ個に減少
する。その後、この減少したデータを、ＦＩＦＯを用い
て図１８（ｄ）に示すように元のｍ個の画像の期間と同
程度の時間に時間伸長して伝送することにより、データ
のレートを下げるようにしている。

【００７４】そして、可変長符号化回路６６ｄの出力
と、入力端子６６ｅに供給されたデジタル音声データと
が、エラー訂正符号付加回路６６ｆに供給されてエラー
訂正符号が付加された後、直交キャリアを用いた振幅変
調ＱＡＭ変調回路６６ｇにてＱＡＭ変調されて、出力端
子６６ｈから取り出される。

【００７５】次に、図１９は、デジタル放送を受信する
システム、つまり、画像符号化圧縮のデコーダシステム
を示している。すなわち、入力端子６７ａに供給された
ＱＡＭ変調信号は、ＱＡＭ復調回路６７ｂで復調され、
得られたビット列は、エラー訂正回路６７ｃでエラー訂
正処理が施された後、デジタル音声データとデジタル画
像データとに分離される。このうち、デジタル音声デー
タは、出力端子６７ｄを介して、例えば図１に示した音
声ＤＳＰ２０に供給されてデータ処理される。また、デ
ジタル画像データは、可変長符号デコード回路６７ｅに
供給されてエンコーダ側の可変長符号化回路６６ｄによ
る処理と逆の処理が施される。

【００７６】この場合、可変長符号デコード回路６７ｅ
の出力データは、エンコーダ側の入力端子６６ａに供給
されたデジタル画像データと、同一のクロックレートに
なっている。そして、可変長符号デコード回路６７ｅの
出力データは、逆ＤＣＴ回路６７ｆで逆ＤＣＴ演算が行
なわれることにより元のデジタル画像データに復元さ
れ、出力端子６７ｇから取り出される。

【００７７】ここで、上述したＤＣＴ演算及び逆ＤＣＴ
演算処理は、乗算回路及び累積加算回路を組み合わせる
ことにより構成することができ、しかも、入出力クロッ
クレートが同一であるためＮＴＳＣ信号の処理における
フィルタ等の演算と処理が似ているため、ハードウェア
を共通化しやすい。すなわち、上記映像デコードＤＳＰ
２３のＡＬＵ５３１，５３２，５３３，……，５３ｐに
よって、逆ＤＣＴ演算を行なうことが可能になる。

【００７８】図２０は、逆ＤＣＴ演算をＡＬＵ５３１〜
５３ｐを用いて行なった場合の処理手段を機能的に表現
したものである。すなわち、入力端子６８ａに供給され
た可変長符号デコード処理後のデータを、直列接続され
た７つの１Ｈ遅延線６９１，……，６９７によって順次
遅延するとともに、各１Ｈ遅延線６９１〜６９７のタッ
プ出力にそれぞれ累積加算器７０１，７０２，……，７
０８で係数を累積加算し、各累積加算器７０１〜７０８
の出力を加算器７１１，……，７１７により畳み込むこ
とで、出力端子６８ｂから逆ＤＣＴ演算結果を取り出す
ものである。

【００７９】また、累積加算器７０１は、入力データ
を、直列接続された７つの１画素遅延線７２１，……，
７２１によって順次遅延するとともに、各１画素遅延線
７２１〜７２１のタップ出力にそれぞれ乗算器７３１，
……，７３８で係数ｋ0v，……，ｋ7vを乗算し、各乗算
器７３１〜７３８の出力を加算器７４１，……，７４７
により畳み込むことで累積加算を行なっている。なお、
他の累積加算器７０２，……，７０８については、累積
加算器７０１と同様な構成であるので、その説明を省略
する。

【００８０】逆ＤＣＴ演算は、ＤＣＴ演算における横方
向８画素，縦方向８画素の２次元の画素ブロック内のｉ
列ｊ行の各画素毎に行なわれる。係数ｋ0v，……，ｋ7v
については、ブロック内のｉ列ｊ行目のデータの演算に
おいて、ｋuv＝[cos{(2i+1)uπ／16}]・[cos{(2j+1)vπ／16}]・Cu・Cv ｕ＝０： Cu＝２^-1/2 ｖ＝０： Cv＝２^-1/2 ｕ＞０： Cu＝１ｖ＞０： Cv＝１の値を用いる。

【００８１】図２１に示すフローチャートを用いて、Ａ
ＬＵ５３１〜５３ｐによる逆ＤＣＴ演算処理動作を説明
する。まず、開始（ステップＳ４０）されると、ＡＬＵ
５３１〜５３ｐは、ステップＳ４１で、シフトレジスタ
５２１，５２２，……，５２ｍに蓄積された可変長符号
デコード処理後の８×８画素ブロックのデータを取り込
み、ステップＳ４２で、Ｄレジスタ５３１ｊの内容を０
にした後、ステップＳ４３，Ｓ４４で、ｖ＝０，ｕ＝０
に設定する。

【００８２】そして、ＡＬＵ５３１〜５３ｐは、ステッ
プＳ４５で、ＤＣＴ演算された８×８画素ブロックのデ
ータのうちのｕ列ｖ行目の画素データＦ（ｕ，ｖ）を、
Ａレジスタ５３１ｅに入力し、ステップＳ４６で、ＤＣ
Ｔ逆変換式である Cu・Cv・[cos{(2i+1)uπ／16}]・[cos{(2j+1)vπ／16}] を、Ｂレジスタ５３１ｆに入力する。その後、ＡＬＵ５
３１〜５３ｐは、ステップＳ４７で、Ａレジスタ５３１
ｅの内容とＢレジスタ５３１ｆの内容とを乗算した結果
に、Ｄレジスタ５３１ｊの内容を加算して、その加算結
果をＤレジスタ５３１ｊに入力するという演算を実行す
る。

【００８３】次に、ＡＬＵ５３１〜５３ｐは、ステップ
Ｓ４８で、ｕを＋１し、ステップＳ４９で、ｕ＝８か否
かを判別し、ｕ＝８でなければ（ＮＯ）、ステップＳ４
５の処理に戻される。また、ｕ＝８であれば（ＹＥ
Ｓ）、ＡＬＵ５３１〜５３ｐは、ステップＳ５０で、ｖ
を＋１し、ステップＳ５１で、ｖ＝８か否かを判別し、
ｖ＝８でなければ（ＮＯ）、ステップＳ４４の処理に戻
される。さらに、ｖ＝８であれば（ＹＥＳ）、ＡＬＵ５
３１〜５３ｐは、ステップＳ５２で、ｉ＝０〜７，ｊ＝
０〜７の各画素データについて全て逆ＤＣＴ演算が終了
したか否かを判別し、終了していなければ（ＮＯ）、ス
テップＳ４３の処理に戻され、終了していれば（ＹＥ
Ｓ）、ステップＳ４１の処理に戻されて、ここに、８×
８画素ブロック毎の逆ＤＣＴ演算処理が行なわれる。

【００８４】次に、現在、地上波を使ったＮＴＳＣ放送
では、前述したようにクリアビジョン放送が行なわれて
いる。そして、クリアビジョン放送受信機の信号処理ア
イテムとしては、３次元信号処理とゴースト除去処理と
の２つがある。

【００８５】図２２は、ＡＬＵ５３１〜５３ｐを用いて
３次元信号処理を行なう手段を、機能的に表現したもの
で、図９と同一部分には同一符号を付して示している。
すなわち、図中７５ａは入力端子で、ＮＴＳＣフォーマ
ットの画像信号をデジタル化したデータが供給されてい
る。この入力端子７５ａに供給されたデジタル画像デー
タと、フレームメモリ７５ｂによって１フレーム遅延さ
れたデータとの差分を減算器７５ｃで演算し、その演算
結果からＬＰＦ（ロー・パス・フィルタ）７５ｄで色信
号成分を除去することによって、動き検出信号を得てい
る。

【００８６】また、入力端子７５ａに供給されたデジタ
ル画像データと、フレームメモリ７５ｂによって１フレ
ーム遅延されたデータとは、加算器７５ｅによって加算
される。このため、静止画の場合には、加算器７５ｅの
出力データには色信号が含まれておらず、かつ、静止画
なので２つのフレームの画像は完全に重なる。この画像
は、水平や垂直方向のフィルタがかかっていないので、
解像度は非常に高いものとなる。

【００８７】さらに、入力端子７５ａに供給されたデジ
タル画像データは、ＬＰＦ７５ｆに供給される。このた
め、動画の場合には、色信号が除去されて輝度信号Ｙが
得られる。そして、加算器７５ｅの出力データとＬＰＦ
７５ｆの出力データとを、スイッチ７５ｇによりＬＰＦ
７５ｄの出力に基づいて、つまり、静止画か動画かに応
じて切り替え、それぞれに応じたデータを選択して出力
端子７５ｈから取り出し、ここに、３次元信号処理が行
なわれる。また、入力端子７５ａに供給されたデジタル
画像データとスイッチ７５ｇで導かれたデータとの差分
を減算器７５ｉで演算し、その演算結果を乗算回路６４
ｄ，６４ｆに供給することによって、色差信号Ｒ−Ｙ，
Ｂ−Ｙの生成に供される。

【００８８】この３次元信号処理に関しては、放送局側
がクリアビジョン放送を行なっていない場合でも、受信
機側が上記の演算を実行することによって画質を向上さ
せることができる。すなわち、受信機が３次元信号処理
を実行する能力を十分に持っているならば、先に説明し
たＮＴＳＣの基本処理に比べると演算量は増加すること
になるが、常にこの３次元信号処理を行なったほうがよ
いといえる。なお、図２３は、プログラムメモリ５４に
ＮＴＳＣ信号の基本デコード処理プログラムと３次元デ
コード処理プログラムとが格納されている様子を示して
いる。

【００８９】次に、図２４は、映像デコーダＤＳＰ２３
の処理能力を２８ＧＯＰＳ（GigaOperation Per Secon
d）とした場合の、各種の信号デコード処理で必要とさ
れる処理量の関係を模式的に表わしたものである。今、
ＮＴＳＣ放送が受信され、映像デコーダＤＳＰ２３が３
次元デコード処理を行なっているとする。すると、図２
４のＡに示すように、３次元デコード処理では映像デコ
ーダＤＳＰ２３に２３ＧＯＰＳの処理能力を強いること
になり、この時点で、映像デコーダＤＳＰ２３の処理能
力の８２％を使っていることになる。

【００９０】このような状態で、新たに他のＮＴＳＣ放
送が受信されると、ＣＰＵ３５は、新たに受信されたＮ
ＴＳＣ放送に対しても３次元デコード処理を行なわせよ
うとする。ところが、２つのＮＴＳＣ放送に対して共に
３次元デコード処理を行なおうとすると、処理量の合計
は４６ＧＯＰＳとなり映像デコーダＤＳＰ２３の最大処
理量である２８ＧＯＰＳを越えてしまうことになる。そ
こで、ＣＰＵ３５は、図２４のＢに示すように、新たに
受信されたＮＴＳＣ放送に対しては、３次元デコード処
理でなく通常のＮＴＳＣ基本デコード処理で、つまり、
処理量の少ないプログラムで対処しようとする。

【００９１】しかしながら、ＮＴＳＣ基本デコード処理
の処理量は９ＧＯＰＳあるため、３次元デコード処理の
処理量２３ＧＯＰＳと合せると、処理量の合計は３２Ｇ
ＯＰＳとなり、映像デコーダＤＳＰ２３の最大処理量で
ある２８ＧＯＰＳを越えてしまうことになる。そこで、
ＣＰＵ３５は、図２４のＣに示すように、最初に受信し
ていたＮＴＳＣ放送に対しても、３次元デコード処理で
なく通常のＮＴＳＣ基本デコード処理で、つまり、処理
量の少ないもので対処するようにプログラムを切り替え
る。この場合、処理量の合計は１８ＧＯＰＳとなり、映
像デコーダＤＳＰ２３の最大処理量である２８ＧＯＰＳ
の範囲内に収まるので、２つのＮＴＳＣ放送を受信でき
るようになる。

【００９２】すなわち、ＣＰＵ３５は、映像デコーダＤ
ＳＰ２３の処理量がその最大処理量を越えるまでは、受
信しているテレビジョン放送を処理量が多くても高画質
にデコード処理することができるデコード処理プログラ
ムを選択する。そして、受信するテレビジョン放送が追
加された場合には、まず、その追加されたテレビジョン
放送を高画質にデコード処理させた場合の映像デコーダ
ＤＳＰ２３の全処理量を計算し、最大処理量を越えた場
合には、追加されたテレビジョン放送に対して処理量の
少ないデコード処理で対処させるようにする。そして、
それでも、映像デコーダＤＳＰ２３の全処理量が最大処
理量を越える場合には、既に受信しているテレビジョン
放送に対するデコード処理を処理量の少ないプログラム
に切り替えて、複数のテレビジョン放送を受信できるよ
うにしている。

【００９３】図２５は、上記のようなデコード処理プロ
グラムの切り替え動作をまとめたフローチャートを示し
ている。まず、ＣＰＵ３５は、ステップＳ５３で、入力
端子４０からポート４１を介して供給される使用者から
の操作情報を取り込み、ステップＳ５４で、受信チャン
ネルの追加か削除かを判別する。そして、追加であれ
ば、ＣＰＵ３５は、ステップＳ５５で、現在の映像デコ
ーダＤＳＰ２３の処理量と、追加されたチャンネルのデ
コード処理に要する処理量とを加算し、映像デコーダＤ
ＳＰ２３の全処理量を算出し、ステップＳ５６で、全処
理量が映像デコーダＤＳＰ２３の最大処理量を越えるか
否かを判別する。

【００９４】そして、越えない（ＮＯ）と判断された場
合、ＣＰＵ３５は、ステップＳ５７で、追加されたチャ
ンネルのデコード処理に要する新プログラムをプログラ
ムメモリ５４に追加し、ステップＳ５３の処理に戻され
る。また、ステップＳ５６で全処理量が映像デコーダＤ
ＳＰ２３の最大処理量を越える（ＹＥＳ）と判断された
場合、ＣＰＵ３５は、ステップＳ５８で、追加されたチ
ャンネルのデコード処理に要するプログラムの中で、も
っと処理量の少ないものがあるか否かを判別し、ある場
合（ＹＥＳ）、ステップＳ５５の処理に戻される。

【００９５】さらに、ステップＳ５８で処理量の少ない
ものがない（ＮＯ）と判断された場合、ＣＰＵ３５は、
ステップＳ５９で、現在処理中のプログラムのなかでも
っと処理量の少ないプログラムがあるか否かを判別し、
ない場合（ＮＯ）、エラーとしてステップＳ５３の処理
に戻される。また、処理量の少ないプログラムがある場
合（ＹＥＳ）、ＣＰＵ３５は、ステップＳ６０で、その
プログラムを使用した場合全処理量が映像デコーダＤＳ
Ｐ２３の最大処理量を越えるか否かを判別し、越える場
合（ＹＥＳ）、エラーとしてステップＳ５３の処理に戻
される。

【００９６】そして、ステップＳ６０で全処理量が映像
デコーダＤＳＰ２３の最大処理量を越えない（ＮＯ）と
判定された場合、ＣＰＵ３５は、ステップＳ６１で、現
在処理中のプログラムを処理量の少ないプログラムに変
更して、ステップＳ５３の処理に戻される。

【００９７】また、ステップＳ５４で受信チャンネルの
削除が要求されている場合には、ＣＰＵ３５は、ステッ
プＳ６２で、削除が要求された受信チャンネルのデコー
ド用プログラムをプログラムメモリ５４から削除する。
その後、ＣＰＵ３５は、ステップＳ６３で、残った受信
チャンネルのデコード処理の中で処理量が多くても高画
質なデコード処理を行なえるプログラムを検索し、ステ
ップＳ６４で、その検索されたプログラムを用いた全処
理量が映像デコーダＤＳＰ２３の最大処理量を越えるか
否かを判別し、越える場合（ＹＥＳ）、ステップＳ５３
の処理に戻される。また、越えない場合（ＮＯ）には、
ＣＰＵ３５は、ステップＳ６５で、現在処理中のプログ
ラムを高画質デコード処理用プログラムに変更して、ス
テップＳ５３の処理に戻される。

【００９８】このため、受信チャンネルを削除した場合
には、残った受信チャンネルを高画質で画像表示するこ
とが可能となる。なお、図２５に示したフローチャート
の動作は、基本的にはＣＰＵ３５によって制御される
が、例えばステップＳ５６，Ｓ５８，Ｓ５９，Ｓ６０，
Ｓ６４等の判定動作は、プログラムローダ３４が行なう
ようにしてもよい。

【００９９】以上の説明では、３次元デコード処理とＮ
ＴＳＣ基本デコード処理とを例にしたが、これに限ら
ず、例えばＭＵＳＥデコード処理とＭＵＳＥダウンコン
バート処理とでも同様のことが可能である。また、処理
量の異なるデコード処理プログラムとしては、入力画像
データを全て処理する場合と、入力画像データの一部分
つまり画面の空間的な一部分を処理したり、数フィール
ドのうちの１つを処理する場合とが考えられるが、これ
らの組み合わせによって実現してもよい。なお、入力画
像データの一部のみを処理する手段としては、画像デー
タをメモリに保存した後、順次読み出して処理してゆけ
ば、映像デコーダＤＳＰ２３における処理量を非常に下
げることができる。

【０１００】また、上述の説明では、デコード処理の切
り替えは、プログラムメモリ５４にプログラムをロード
することによって行なったが、例えば図２６に示すよう
な手段によってもデコード処理の切り替えを行なうこと
ができる。まず、プログラムメモリ５４には、図２７に
示すように、ＮＴＳＣ信号の基本デコード処理プログラ
ムと３次元デコード処理プログラムとが格納されてい
る。そして、例えば１つのＮＴＳＣ放送のみを受信して
いる場合には、制御回路７６ａの制御により分岐制御回
路６１を介して、プログラムカウンタ６０からプログラ
ムメモリ５４の３次元デコード処理プログラムの格納領
域のアドレスが発生される。このため、プログラムメモ
リ５４からは、３次元デコード処理プログラムが読み出
されて出力端子７６ｂを介してＡＬＵ５３１，５３２，
５３３，……，５３ｐに供給され、高画質のデコード処
理が行なわれる。

【０１０１】このような状態で、使用者が、今受信して
いる放送はそのまま受信を継続し、新たに他のテレビジ
ョン放送を受信せんとして操作を行なうと、その操作情
報が入力端子７６ｃを介して制御回路７６ａに供給さ
れ、制御回路７６ａが図２５に示したような処理量の判
定動作を行なう。そして、新たに受信するテレビジョン
放送をデコード処理するために要する処理量と、既に受
信しているテレビジョン放送をデコード処理するために
要する処理量との合計が、映像デコーダＤＳＰ２３の最
大処理量を越えると判断した場合、制御回路７６ａは、
分岐制御回路６１を介して、プログラムカウンタ６０か
らプログラムメモリ５４のＮＴＳＣ基本デコード処理プ
ログラムの格納領域のアドレスが発生させる。

【０１０２】このため、プログラムメモリ５４からは、
ＮＴＳＣ基本デコード処理プログラムが読み出されて出
力端子７６ｂを介してＡＬＵ５３１，５３２，５３３，
……，５３ｐに供給され、ここに、デコード処理の切り
替えが行なわれる。

【０１０３】次に、図２８は、図１に示した実施例を一
部変形した例を示している。すなわち、これは、スイッ
チ回路１４から出力された画像信号を映像デコーダＤＳ
Ｐ２３に供給するとともに、ゴーストの大きさを判定す
る信号判定回路７７に導き、この信号判定回路７７の出
力に応じてプログラムローダ３４を制御することによっ
て、プログラムメモリ３３から映像デコーダＤＳＰ２３
にロードするプログラムを選択するようにしたものであ
る。

【０１０４】図２９は、この信号判定回路７７の詳細な
構成を示している。すなわち、図中７７ａは入力端子
で、スイッチ回路１４から出力される画像信号が供給さ
れている。この入力端子７７ａに供給された画像信号
は、ＧＣＲタイミングパルス発生回路７７ｂでＧＣＲ信
号が重疂されているタイミングが検出される。このＧＣ
Ｒタイミングパルス発生回路７７ｂは、ＧＣＲ信号が入
力されると、１Ｈ期間に渡ってランプ波形データを生成
し、ＲＯＭ７７ｃに出力する。ＲＯＭ７７ｃには、ＧＣ
Ｒの規格によって定まった波形データが記録されてお
り、この波形データがランプ波形データが入力されるこ
とによってＲＯＭ７７ｃから読み出される。

【０１０５】そして、ＲＯＭ７７ｃから読み出された波
形データと、入力端子７７ａに供給された画像信号と
が、減算器７７ｄによって減算され、その差分データが
絶対値回路７７ｅを介した後、加算器７７ｆ及びラッチ
回路７７ｇよりなる累積加算器７７ｈに供給されて１Ｈ
期間累積される。この場合、上記ＧＣＲタイミングパル
ス発生回路７７ｂは、ＧＣＲ信号が重疂されるラインの
開始タイミングでパルスを生成し、このパルスによって
累積加算器７７ｈのラッチ回路７７ｇがリセットされ
る。その後、累積加算器７７ｈの出力が、比較回路７７
ｉによって定数発生回路７７ｊから出力される定数と比
較されることにより、ゴーストが所定の量以上ついてい
るか否かを示すゴースト判定信号が生成され、出力端子
７７ｋから取り出される。

【０１０６】また、上記プログラムメモリ３３には、図
３０に示すように、ＮＴＳＣ信号の基本デコード処理プ
ログラムと、３次元デコード処理プログラムと、４５２
タップ用（図１１に示した遅延線Ｔ１，Ｔ２，Ｔ３，Ｔ
４，……，Ｔｎのタップ数）のゴースト除去処理プログ
ラムと、このゴースト除去処理プログラムよりも処理量
の少ない１００タップ用のゴースト除去処理プログラム
とが格納されているものとする。

【０１０７】ここで、上記プログラムローダ３４は、図
３１に示すフローチャートに基づいて、プログラムメモ
リ３３からプログラムを読み出して、映像デコーダＤＳ
Ｐ２３のプログラムメモリ５４にロードさせる。まず、
プログラムローダ３４は、ステップＳ６６で、使用者に
よって受信チャンネルが変更されること、つまり、プロ
グラムメモリ５４に格納されたプログラムの変更が要求
されるのを待ち、受信チャンネルが変更されると、ステ
ップＳ６７で、信号判定回路７７の出力に基づいて、ゴ
ーストの量が多いか少ないかを判別する。

【０１０８】そして、ゴーストの量が多い（ＹＥＳ）場
合には、ゴースト除去処理に重点をおくために、プログ
ラムローダ３４は、ステップＳ６８で、プログラムメモ
リ３３からＮＴＳＣ信号の基本デコード処理プログラム
と４５２タップ用のゴースト除去処理プログラムとを読
み出してプログラムメモリ５４にロードし、ステップＳ
６６の処理に戻される。この場合、基本デコード処理の
処理量が９ＧＯＰＳで、４５２タップ用のゴースト除去
処理の処理量が１９ＧＯＰＳであるため、処理量の合計
は２８ＧＯＰＳとなり、映像デコーダＤＳＰ２３の最大
処理量２８ＧＯＰＳを越えることはない。

【０１０９】また、ゴーストの量が少ない（ＮＯ）場合
には、高画質化に重点をおくために、プログラムローダ
３４は、ステップＳ６９で、プログラムメモリ３３から
３次元デコード処理プログラムと１００タップ用のゴー
スト除去処理プログラムとを読み出してプログラムメモ
リ５４にロードし、ステップＳ６６の処理に戻される。
この場合、３次元デコード処理の処理量が２３ＧＯＰＳ
で、１００タップ用のゴースト除去処理の処理量が４．
２ＧＯＰＳであるため、処理量の合計は２７．２ＧＯＰ
Ｓとなり、映像デコーダＤＳＰ２３の最大処理量２８Ｇ
ＯＰＳを越えることはない。

【０１１０】ところで、上述したフローチャートの動作
では、使用者が受信チャンネルを変更したとき、まずゴ
ーストの量を判定してから、必要なプログラムがプログ
ラムメモリ５４にロードされてデコード処理が行なわれ
るため、受信チャンネルが変更されてから画像表示が行
なわれるまでに時間を要することになる。

【０１１１】そこで、図３２に示すフローチャートのよ
うな動作を行なわせてもよい。まず、プログラムローダ
３４は、ステップＳ７０で、使用者によって受信チャン
ネルが変更されること、つまり、プログラムメモリ５４
に格納されたプログラムの変更が要求されるのを待ち、
受信チャンネルが変更されると、ステップＳ７１で、無
条件にプログラムメモリ３３からＮＴＳＣ信号の基本デ
コード処理プログラムをプログラムメモリ５４にロード
し、この基本デコード処理プログラムに基づいて映像デ
コーダＤＳＰ２３にデコード処理を行なわせる。

【０１１２】その後、プログラムローダ３４は、ステッ
プＳ７２で、信号判定回路７７の出力に基づいて、ゴー
ストの量が多いか少ないかを判別し、ゴーストの量が多
い場合（ＹＥＳ）には、ゴースト除去処理に重点をおく
ために、ステップＳ７３で、プログラムメモリ３３から
４５２タップ用のゴースト除去処理プログラムを読み出
してプログラムメモリ５４にロードし、ステップＳ７０
の処理に戻される。また、ゴーストの量が少ない場合
（ＮＯ）には、高画質化に重点をおくために、プログラ
ムローダ３４は、ステップＳ７４で、プログラムメモリ
３３から３次元デコード処理プログラムと１００タップ
用のゴースト除去処理プログラムとを読み出してプログ
ラムメモリ５４にロードし、ステップＳ７０の処理に戻
される。

【０１１３】上記のような動作によれば、受信チャンネ
ルが変更されたとき、無条件にＮＴＳＣ信号の基本デコ
ード処理プログラムをロードし、映像デコーダＤＳＰ２
３にデコード処理を行なわせるようにしたので、ゴース
トの量を判定している期間にも画像表示を行なうことが
できる。なお、この発明は上記実施例に限定されるもの
ではなく、この外その要旨を逸脱しない範囲で種々変形
して実施することができる。

【０１１４】

【発明の効果】以上詳述したようにこの発明によれば、
各種の放送メディアの画像信号処理を簡易な構成で実現
することができ、経済的にも有利である極めて良好な画
像信号処理装置を提供することができる。

【図面の簡単な説明】

【図１】この発明に係る画像信号処理装置の一実施例を
示すブロック構成図。

【図２】同実施例の映像デコーダＤＳＰの詳細を示すブ
ロック構成図。

【図３】同映像デコーダＤＳＰの動作の概略を説明する
ための図。

【図４】同映像デコーダＤＳＰのＡＬＵの詳細を示すブ
ロック構成図。

【図５】同ＡＬＵに付加されたメモリの内部マップを示
す図。

【図６】同ＡＬＵによる四則演算動作を説明するフロー
チャート。

【図７】同ＡＬＵによる１画素遅延動作を説明するフロ
ーチャート。

【図８】同ＡＬＵによる１Ｈ遅延動作を説明するフロー
チャート。

【図９】同ＡＬＵによるＮＴＳＣ信号のデコード手段を
示すブロック構成図。

【図１０】同デコード手段の動作を説明するフローチャ
ート。

【図１１】同ＡＬＵによるゴースト除去手段を示すブロ
ック構成図。

【図１２】ＭＵＳＥ信号を説明するための図。

【図１３】同ＡＬＵによるＭＵＳＥ信号のデコード手段
を示すブロック構成図。

【図１４】同映像デコーダＤＳＰのプログラムメモリの
内部マップを示す図。

【図１５】同映像デコーダＤＳＰのデコード処理順序を
説明するための図。

【図１６】複数のテレビジョン放送を受信する動作を説
明するフローチャート。

【図１７】デジタル放送のエンコーダ側を示すブロック
構成図。

【図１８】同デジタル放送における符号レートを説明す
るための図。

【図１９】同デジタル放送のデコーダ側を示すブロック
構成図。

【図２０】同ＡＬＵによるデジタル放送のデコード手段
を示すブロック構成図。

【図２１】同デコード手段の動作を説明するフローチャ
ート。

【図２２】同ＡＬＵによる３次元デコード処理手段を示
すブロック構成図。

【図２３】同映像デコーダＤＳＰのプログラムメモリの
内部マップを示す図。

【図２４】同映像デコーダＤＳＰの処理能力を説明する
ための図。

【図２５】同処理能力に応じたプログラムの選択動作を
説明するフローチャート。

【図２６】同映像デコーダＤＳＰのプログラムメモリへ
プログラムをロードする手段の他の例を示すブロック構
成図。

【図２７】同映像デコーダＤＳＰのプログラムメモリの
内部マップを示す図。

【図２８】同実施例のゴースト除去手段の他の例を示す
ブロック構成図。

【図２９】同手段におけるゴーストの大きさの判定手段
を示すブロック構成図。

【図３０】同映像デコーダＤＳＰのプログラムメモリの
内部マップを示す図。

【図３１】同ゴースト除去手段の動作を説明するフロー
チャート。

【図３２】同ゴースト除去手段の動作の他の例を説明す
るフローチャート。

【符号の説明】

１１…アンテナ、１２…チューナＩＦ増幅器、１３…Ｖ
ＳＢ／ＦＭ復調器、１４…スイッチ回路、１５…ＱＡＭ
復調器、１６，１７…入力端子、１８…出力線、１９…
Ａ／Ｄ変換器、２０…音声ＤＳＰ、２１…出力端子、２
２…出力線、２３…映像デコーダＤＳＰ、２４…エラー
訂正回路、２５…可変長符号デコード回路、２６…出力
線、２７…同期ＤＳＰ、２８〜３０…出力線、３１…表
示ＤＳＰ、３２…出力端子、３３…プログラムメモリ、
３４…プログラムローダ、３５…ＣＰＵ、３６，３７…
ポート、３８…ＲＯＭ、３９…ＲＡＭ、４０…入力端
子，４１…ポート、４２１〜４２ｎ…入力端子、４３１
〜４３ｎ…クランプ回路、４４１〜４４ｎ…Ａ／Ｄ変換
器、４５…スイッチマトリクス回路、４６〜４８…入力
端子、４９…出力端子、５０…入力端子、５１１〜５１
ｍ…出力用ＲＡＭ、５２１〜５２ｍ…シフトレジスタ、
５３…演算部、５４…プログラムメモリ、５５１〜５５
ｐ…メモリ、５６１〜５６ｍ…シフトレジスタ、５７…
デマルチプレクサ、５８１〜５８ｍ…出力端子、５９…
通信バス、６０…プログラムカウンタ、６１…分岐制御
回路、６２…割込ベクトル発生回路、６３…スタックレ
ジスタ、６９１〜６９７…１Ｈ遅延線、７０１〜７０８
…累積加算器、７１１〜７１７…加算器、７２１〜７２
７…１画素遅延線、７３１〜７３８…乗算器、７４１〜
７４７…加算器、７７…信号判定回路。

Claims

【特許請求の範囲】

【請求項１】アナログ伝送される画像データと、可変
長符号化処理されてデジタル伝送される画像データとを
入力してデコード処理する画像信号処理装置において、
前記デジタル伝送された画像データのビットストリーム
のデータレートを一定期間に一定データ量を持つデータ
に変換するレート変換手段と、前記アナログ伝送された
画像データをデジタル化データに変換するＡＤ変換手段
と、前記レート変換手段の出力データと前記ＡＤ変換手
段の出力データとを選択的に取り出す選択手段と、この
選択手段で取り出されたデータをデコード処理するデコ
ード手段とを具備してなることを特徴とする画像信号処
理装置。