JPH0668015A - アサイン情報保持回路 - Google Patents
アサイン情報保持回路Info
- Publication number
- JPH0668015A JPH0668015A JP9909092A JP9909092A JPH0668015A JP H0668015 A JPH0668015 A JP H0668015A JP 9909092 A JP9909092 A JP 9909092A JP 9909092 A JP9909092 A JP 9909092A JP H0668015 A JPH0668015 A JP H0668015A
- Authority
- JP
- Japan
- Prior art keywords
- assignment information
- circuit
- holding
- signal
- time data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 4
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Abstract
(57)【要約】 （修正有）
【目的】 所定の時間内にアサイン情報がリセットされ
ないときに自動的にリセットを可能にする。 【構成】 アサイン情報セット信号１０１と、アサイン
情報リセット信号１０２及び時間データ保持回路１０の
出力信号の時間データ１１６はタイマ回路３に入力し、
そこからの計時終了信号１０４はアサイン情報リセット
信号１０２と論理和回路２に入力し論理和をとり、それ
をフリップフロップ回路リセット信号１０５として出力
する。フリップフロップ回路１ではアサイン情報セット
信号１０１とによってアサイン情報１０３を出力する。
ないときに自動的にリセットを可能にする。 【構成】 アサイン情報セット信号１０１と、アサイン
情報リセット信号１０２及び時間データ保持回路１０の
出力信号の時間データ１１６はタイマ回路３に入力し、
そこからの計時終了信号１０４はアサイン情報リセット
信号１０２と論理和回路２に入力し論理和をとり、それ
をフリップフロップ回路リセット信号１０５として出力
する。フリップフロップ回路１ではアサイン情報セット
信号１０１とによってアサイン情報１０３を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置におい
て、上位装置が周辺装置の接続を切離した後もなお周辺
装置を制御する権利を維持するため、周辺装置内にアサ
イン情報を保持しておくためのアサイン情報保持回路に
関する。
て、上位装置が周辺装置の接続を切離した後もなお周辺
装置を制御する権利を維持するため、周辺装置内にアサ
イン情報を保持しておくためのアサイン情報保持回路に
関する。
【０００２】
【従来の技術】大中規模構成の情報処理装置では、現
在、処理速度が遅い周辺装置の処理待ちにっおって上位
装置の性能が低下することがないように、次のような手
段によって周辺装置に対する処理を行っている。
在、処理速度が遅い周辺装置の処理待ちにっおって上位
装置の性能が低下することがないように、次のような手
段によって周辺装置に対する処理を行っている。
【０００３】すなわち、まず周辺装置を接続して処理の
指示を行い、一旦周辺装置の接続を切離し、周辺装置が
処理を行っている間は他の処理を実行し、その処理が終
了した後、再度周辺装置を接続して周辺装置に対して次
の処理の指示を行っている。
指示を行い、一旦周辺装置の接続を切離し、周辺装置が
処理を行っている間は他の処理を実行し、その処理が終
了した後、再度周辺装置を接続して周辺装置に対して次
の処理の指示を行っている。
【０００４】しかし、上位装置は、周辺装置の接続を切
離した後、周辺装置の処理の終了を監視していないた
め、その周辺装置を他の上位装置によって使用されてし
まうことがある。
離した後、周辺装置の処理の終了を監視していないた
め、その周辺装置を他の上位装置によって使用されてし
まうことがある。
【０００５】これを回避するためには、周辺装置の接続
を切離した後もその周辺装置を制御する権利を維持する
ための情報を周辺装置内に保持しておく必要がある。こ
の情報をアサイン情報と称し、アサイン情報を保持する
回路をアサイン情報保持回路と称している。
を切離した後もその周辺装置を制御する権利を維持する
ための情報を周辺装置内に保持しておく必要がある。こ
の情報をアサイン情報と称し、アサイン情報を保持する
回路をアサイン情報保持回路と称している。
【０００６】従来のアサイン情報保持回路は、単純にア
サイン情報を保持するのみの回路となっている。
サイン情報を保持するのみの回路となっている。
【０００７】
【発明が解決しようとする課題】上述したように、従来
のアサイン情報保持回路は、単純にアサイン情報を保持
するのみの回路となっているため、当該上位装置の故障
によってアサイン情報の保持が解除されなくなったと
き、他の上位装置は、当該上位装置が実際にその周辺装
置を使用しているのか、当該上位装置の故障によってア
サイン情報の保持が解除されなきなったのかの判断がで
きず、また、アサイン情報保持回路が故障して上位装置
からアサイン情報の保持の解除ができなくなったとき
も、他の上位装置は、当該上位装置が実際にその周辺装
置を使用しているのか、アサイン情報保持回路の故障に
よってアサイン情報の保持が解除されなくなったのかの
判断ができず、いずれの場合も、他の上位装置がいつま
でもアサイン情報の保持が解除されるのを待たければな
らないという欠点を有しており、このため、システム全
体の性能の低下を引起している。
のアサイン情報保持回路は、単純にアサイン情報を保持
するのみの回路となっているため、当該上位装置の故障
によってアサイン情報の保持が解除されなくなったと
き、他の上位装置は、当該上位装置が実際にその周辺装
置を使用しているのか、当該上位装置の故障によってア
サイン情報の保持が解除されなきなったのかの判断がで
きず、また、アサイン情報保持回路が故障して上位装置
からアサイン情報の保持の解除ができなくなったとき
も、他の上位装置は、当該上位装置が実際にその周辺装
置を使用しているのか、アサイン情報保持回路の故障に
よってアサイン情報の保持が解除されなくなったのかの
判断ができず、いずれの場合も、他の上位装置がいつま
でもアサイン情報の保持が解除されるのを待たければな
らないという欠点を有しており、このため、システム全
体の性能の低下を引起している。
【０００８】更に、周辺装置が、複数のシステムによっ
て共用されている磁気ディスク装置である場合は、全て
のシステムが停止してしまうという問題点も有してい
る。
て共用されている磁気ディスク装置である場合は、全て
のシステムが停止してしまうという問題点も有してい
る。
【０００９】
【課題を解決するための手段】本発明のアサイン情報保
持回路は、上位装置から出されたアサイン情報保持命令
によってアサイン情報を保持しアサイン情報解除信号に
よって前記アサイン情報の保持を解除する保持回路と、
あらかじめ設定されている時間データを保持する時間デ
ータ保持回路または上位装置から時間データと時間デー
タ設定信号とを入力して前記時間データ設定信号によっ
て前記時間データを保持する時間データ保持回路と、前
記アサイン情報保持命令によって前記時間データ保持回
路が保持してしている前記時間データを設定して計時を
開始し前記設定した時間が経過したとき計時終了信号を
出力するタイマ回路と、前記上位装置から出されるアサ
イン情報解除命令と前記計時終了信号との論理和によっ
て前記アサイン情報解除信号を出力する論理和回路とを
備えたものである。
持回路は、上位装置から出されたアサイン情報保持命令
によってアサイン情報を保持しアサイン情報解除信号に
よって前記アサイン情報の保持を解除する保持回路と、
あらかじめ設定されている時間データを保持する時間デ
ータ保持回路または上位装置から時間データと時間デー
タ設定信号とを入力して前記時間データ設定信号によっ
て前記時間データを保持する時間データ保持回路と、前
記アサイン情報保持命令によって前記時間データ保持回
路が保持してしている前記時間データを設定して計時を
開始し前記設定した時間が経過したとき計時終了信号を
出力するタイマ回路と、前記上位装置から出されるアサ
イン情報解除命令と前記計時終了信号との論理和によっ
て前記アサイン情報解除信号を出力する論理和回路とを
備えたものである。
【００１０】本発明のアサイン情報保持回路は、また、
上位装置から出されたアサイン情報保持命令によってア
サイン情報を保持しアサイン情報解除信号によって前記
アサイン情報の保持を解除する２個の保持回路と、前記
２個の保持回路の出力信号を入力してそれらの論理積に
よるアサイン情報を出力する論理積回路とを備えたもの
である。
上位装置から出されたアサイン情報保持命令によってア
サイン情報を保持しアサイン情報解除信号によって前記
アサイン情報の保持を解除する２個の保持回路と、前記
２個の保持回路の出力信号を入力してそれらの論理積に
よるアサイン情報を出力する論理積回路とを備えたもの
である。
【００１１】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の第一の実施例を示すブロッ
ク図、図２は図１の実施例のタイマ回路の詳細を示すブ
ロック図、図３は図１の実施例の正常動作時の信号の波
形を示すタイミングチャート、図４は図１の実施例にお
いて上位装置が故障して所定の時間内にアサイン情報の
リセットを行わなかった場合の信号の波形を示すタイミ
ングチャート、図６は図１の実施例の時間データ保持回
路の詳細を示す回路図である。
ク図、図２は図１の実施例のタイマ回路の詳細を示すブ
ロック図、図３は図１の実施例の正常動作時の信号の波
形を示すタイミングチャート、図４は図１の実施例にお
いて上位装置が故障して所定の時間内にアサイン情報の
リセットを行わなかった場合の信号の波形を示すタイミ
ングチャート、図６は図１の実施例の時間データ保持回
路の詳細を示す回路図である。
【００１３】図１において、アサイン情報セット信号１
０１は、フリップフロップ回路（Ｆ／Ｆ）１およびタイ
マ回路３に入力している。アサイン情報リセット信号１
０２は、論理和回路２およびタイマ回路３に入力してい
る。時間データ保持回路４の出力信号の時間データ１０
６も、タイマ回路３に入力している。タイマ回路３から
の計時終了信号１０４は、論理和回路２に入力してい
る。論理和回路２は、アサイン情報リセット信号１０２
と計時終了信号１０４との論理和をとり、それをフリッ
プフロップ回路リセット信号（Ｆ／Ｆリセット信号）１
０５としてフリップフロップ回路（Ｆ／Ｆ）１に対して
出力している。Ｆ／Ｆ１は、アサイン情報セット信号１
０１およびＦ／Ｆリセット信号１０５によってアサイン
情報１０３を出力する。
０１は、フリップフロップ回路（Ｆ／Ｆ）１およびタイ
マ回路３に入力している。アサイン情報リセット信号１
０２は、論理和回路２およびタイマ回路３に入力してい
る。時間データ保持回路４の出力信号の時間データ１０
６も、タイマ回路３に入力している。タイマ回路３から
の計時終了信号１０４は、論理和回路２に入力してい
る。論理和回路２は、アサイン情報リセット信号１０２
と計時終了信号１０４との論理和をとり、それをフリッ
プフロップ回路リセット信号（Ｆ／Ｆリセット信号）１
０５としてフリップフロップ回路（Ｆ／Ｆ）１に対して
出力している。Ｆ／Ｆ１は、アサイン情報セット信号１
０１およびＦ／Ｆリセット信号１０５によってアサイン
情報１０３を出力する。
【００１４】タイマ回路３は、図２に示すような構成を
有している。すなわち、アサイン情報セット信号１０１
は、フリップフロップ回路（Ｆ／Ｆ）５およびカウンタ
回路８に入力している。アサイン情報リセット信号１０
２は、フリップフロップ回路（Ｆ／Ｆ）５および９に入
力している。クロック回路６の出力信号のクロック信号
１１２およびフリップフロップ回路（Ｆ／Ｆ）５の出力
信号のクロック制御信号１１１は、論理積回路７に入力
している。論理積回路７の出力信号のクロック信号１１
３と時間データ保持回路４の出力信号の時間データ１０
６は、カウンタ回路８に入力している。カウンタ回路８
の出力信号のカウント終了信号１１４は、フリップフロ
ップ回路（Ｆ／Ｆ）９に入力している。
有している。すなわち、アサイン情報セット信号１０１
は、フリップフロップ回路（Ｆ／Ｆ）５およびカウンタ
回路８に入力している。アサイン情報リセット信号１０
２は、フリップフロップ回路（Ｆ／Ｆ）５および９に入
力している。クロック回路６の出力信号のクロック信号
１１２およびフリップフロップ回路（Ｆ／Ｆ）５の出力
信号のクロック制御信号１１１は、論理積回路７に入力
している。論理積回路７の出力信号のクロック信号１１
３と時間データ保持回路４の出力信号の時間データ１０
６は、カウンタ回路８に入力している。カウンタ回路８
の出力信号のカウント終了信号１１４は、フリップフロ
ップ回路（Ｆ／Ｆ）９に入力している。
【００１５】時間データ保持回路４は、図６に示すよう
に、８ビットのデータとして固定的に設定されている時
間データ１０６を出力している。
に、８ビットのデータとして固定的に設定されている時
間データ１０６を出力している。
【００１６】次に、上述のように構成したアサイン情報
保持回路の動作について、図１〜図４および図６参照し
て説明する。
保持回路の動作について、図１〜図４および図６参照し
て説明する。
【００１７】上位装置およびアサイン情報保持回路が正
常に動作しているときは、アサイン情報セット信号１０
１がローレベル“Ｌ”（図３の参照符号ａ）になると、
Ｆ／Ｆ１の出力であるアサイン情報１０３はハイレベル
“Ｈ”（参照符号ｂ）となる。このとき、タイマ回路３
は、次のように動作して計時を開始する。
常に動作しているときは、アサイン情報セット信号１０
１がローレベル“Ｌ”（図３の参照符号ａ）になると、
Ｆ／Ｆ１の出力であるアサイン情報１０３はハイレベル
“Ｈ”（参照符号ｂ）となる。このとき、タイマ回路３
は、次のように動作して計時を開始する。
【００１８】まず、クロック制御信号１１１が“Ｌ”
（参照符号ｃ）であるため、クロック信号１１２が
“Ｈ”（参照符号ｄ）になっても、論理積回路７の出力
のクロック信号１１３は常に“Ｌ”（参照符号ｅ）とな
る。ここで、アサイン情報セット信号１０１が“Ｌ”
（参照符号ａ）になると、時間データ保持回路４から出
力されている時間データ１０６がカウンタ回路８にセッ
トされる。またアサイン情報セット信号１０１が“Ｌ”
（参照符号ａ）になると、Ｆ／Ｆ５がセーットされ、ク
ロック制御信号１１１が“Ｈ”（参照符号ｆ）になる。
クロック制御信号１１１が“Ｈ”（参照符号ｆ）の間に
クロック信号１１２が“Ｈ”（参照符号ｇ）になると、
クロック信号１１３も“Ｈ”（参照符号ｈ）になる。こ
れによってカウンタ回路８にクロック信号が供給される
ため、カウンタ回路８は計時を開始する。このとき、カ
ウント終了信号１１４および計時終了信号１０４は、共
に“Ｈ”（参照符号ｉおよびｊ）である。
（参照符号ｃ）であるため、クロック信号１１２が
“Ｈ”（参照符号ｄ）になっても、論理積回路７の出力
のクロック信号１１３は常に“Ｌ”（参照符号ｅ）とな
る。ここで、アサイン情報セット信号１０１が“Ｌ”
（参照符号ａ）になると、時間データ保持回路４から出
力されている時間データ１０６がカウンタ回路８にセッ
トされる。またアサイン情報セット信号１０１が“Ｌ”
（参照符号ａ）になると、Ｆ／Ｆ５がセーットされ、ク
ロック制御信号１１１が“Ｈ”（参照符号ｆ）になる。
クロック制御信号１１１が“Ｈ”（参照符号ｆ）の間に
クロック信号１１２が“Ｈ”（参照符号ｇ）になると、
クロック信号１１３も“Ｈ”（参照符号ｈ）になる。こ
れによってカウンタ回路８にクロック信号が供給される
ため、カウンタ回路８は計時を開始する。このとき、カ
ウント終了信号１１４および計時終了信号１０４は、共
に“Ｈ”（参照符号ｉおよびｊ）である。
【００１９】カウンタ回路８が計時を終了する前にアサ
イン情報リセット信号１０２が“Ｌ”（参照符号ｋ）に
なると、計時終了信号１０４が“Ｈ”（参照符号ｌ）で
あるため、Ｆ／Ｆリセット信号１０５は“Ｌ”（参照符
号ｍ）となり、Ｆ／Ｆ１がリセットされてアサイン情報
１０３は“Ｌ”（参照符号ｎ）となる。これにより、タ
イマ回路３は、次のように動作して計時を停止する。
イン情報リセット信号１０２が“Ｌ”（参照符号ｋ）に
なると、計時終了信号１０４が“Ｈ”（参照符号ｌ）で
あるため、Ｆ／Ｆリセット信号１０５は“Ｌ”（参照符
号ｍ）となり、Ｆ／Ｆ１がリセットされてアサイン情報
１０３は“Ｌ”（参照符号ｎ）となる。これにより、タ
イマ回路３は、次のように動作して計時を停止する。
【００２０】アサイン情報リセット信号１０２が“Ｌ”
（参照符号ｋ）になると、Ｆ／Ｆ５がリセットされてク
ロック制御信号１１１が“Ｌ”（参照符号ｏ）になる。
このとき、クロック信号１１２が“Ｈ”（参照符号ｐ）
になっても、クロック信号１１３は“Ｌ”（参照符号
ｑ）のままである。これによってカウンタ回路８にクロ
ック信号が供給さなくなり、カウンタ回路８は計時を停
止する。
（参照符号ｋ）になると、Ｆ／Ｆ５がリセットされてク
ロック制御信号１１１が“Ｌ”（参照符号ｏ）になる。
このとき、クロック信号１１２が“Ｈ”（参照符号ｐ）
になっても、クロック信号１１３は“Ｌ”（参照符号
ｑ）のままである。これによってカウンタ回路８にクロ
ック信号が供給さなくなり、カウンタ回路８は計時を停
止する。
【００２１】上位装置が故障して所定の時間内にアサイ
ン情報のリセットを行わなかった場合は次のように動作
する。
ン情報のリセットを行わなかった場合は次のように動作
する。
【００２２】アサイン情報セット信号１０１がローレベ
ル“Ｌ”になってタイマ回路３が計時を開始するまでの
動作は、上述の場合と同じである。
ル“Ｌ”になってタイマ回路３が計時を開始するまでの
動作は、上述の場合と同じである。
【００２３】あらかじめ設定してある時間が経過する
と、カウンタ回路８は計時を停止し、カウント終了信号
１１４はローレベル“Ｌ”（図４の参照符号ｒ）にな
る。これによってＦ／Ｆ９がセットされ、計時終了信号
１０４が“Ｌ”（参照符号ｓ）となる。このとき、アサ
イン情報リセット信号１０２が“Ｈ”（参照符号ｔ）で
あるため、Ｆ／Ｆリセット信号１０５は“Ｌ”（参照符
号ｕ）となり、Ｆ／Ｆ１がリセットされてアサイン情報
１０３は“Ｌ”（参照符号ｗ）となる。つまり、あらか
じめ設定してある時間内にアサイン情報がリセットされ
ない場合は、上位装置が故障したものと判断し、自動的
にアサイン情報をリセットする。
と、カウンタ回路８は計時を停止し、カウント終了信号
１１４はローレベル“Ｌ”（図４の参照符号ｒ）にな
る。これによってＦ／Ｆ９がセットされ、計時終了信号
１０４が“Ｌ”（参照符号ｓ）となる。このとき、アサ
イン情報リセット信号１０２が“Ｈ”（参照符号ｔ）で
あるため、Ｆ／Ｆリセット信号１０５は“Ｌ”（参照符
号ｕ）となり、Ｆ／Ｆ１がリセットされてアサイン情報
１０３は“Ｌ”（参照符号ｗ）となる。つまり、あらか
じめ設定してある時間内にアサイン情報がリセットされ
ない場合は、上位装置が故障したものと判断し、自動的
にアサイン情報をリセットする。
【００２４】上位装置が復旧した場合は、アサイン情報
リセット信号１０２を“Ｌ”（参照符号ｗ）にすると、
Ｆ／Ｆ５がリセットされてクロック制御信号１１１が
“Ｌ”（参照符号ｘ）になり、クロック信号１１３は
“Ｌ”（参照符号ｙ）のままである。またＦ／Ｆ９もリ
セットされ、計時終了信号１０４は“Ｈ”（参照符号
ｚ）となる。
リセット信号１０２を“Ｌ”（参照符号ｗ）にすると、
Ｆ／Ｆ５がリセットされてクロック制御信号１１１が
“Ｌ”（参照符号ｘ）になり、クロック信号１１３は
“Ｌ”（参照符号ｙ）のままである。またＦ／Ｆ９もリ
セットされ、計時終了信号１０４は“Ｈ”（参照符号
ｚ）となる。
【００２５】図５は本発明の第二の実施例を示すブロッ
ク図、図７は図５の実施例の時間データ保持回路の詳細
を示す回路図である。
ク図、図７は図５の実施例の時間データ保持回路の詳細
を示す回路図である。
【００２６】本実施例は、図１の実施例の時間データ保
持回路４の代りに時間データ保持回路１０を置換えたも
のであり、その他の部分の構成は図１の実施例と同じで
ある。
持回路４の代りに時間データ保持回路１０を置換えたも
のであり、その他の部分の構成は図１の実施例と同じで
ある。
【００２７】時間データ保持回路１０は、図７に示すよ
うに、時間設定信号１０８が“Ｌ”となったときに時間
データ１０７をの値を時間データ１１６として出力し、
時間設定信号１０８が“Ｈ”となったときに時間データ
１１６の出力を保留するラッチ回路１１を有している。
これにより、タイマ回路３が計時する時間を外部から変
えることができる。時間データ１０７および時間設定信
号１０８をスイッチに接続すると、スイッチの設定によ
ってタイマ回路３の計時時間を変更することだ可能とな
る。上位装置に接続すれば、上位装置から任意の時間を
設定することができる。その他の部分の構成および動作
は、図１の実施例と同じである。
うに、時間設定信号１０８が“Ｌ”となったときに時間
データ１０７をの値を時間データ１１６として出力し、
時間設定信号１０８が“Ｈ”となったときに時間データ
１１６の出力を保留するラッチ回路１１を有している。
これにより、タイマ回路３が計時する時間を外部から変
えることができる。時間データ１０７および時間設定信
号１０８をスイッチに接続すると、スイッチの設定によ
ってタイマ回路３の計時時間を変更することだ可能とな
る。上位装置に接続すれば、上位装置から任意の時間を
設定することができる。その他の部分の構成および動作
は、図１の実施例と同じである。
【００２８】図８は本発明の第三の実施例を示すブロッ
ク図である。
ク図である。
【００２９】図８において、アサイン情報セット信号１
０１は、フリップフロップ回路（Ｆ／Ｆ）２１および２
２に入力している。アサイン情報リセット信号１０２
も、Ｆ／Ｆ２１および２２に入力している。Ｆ／Ｆ２１
からはアサイン情報１２３が、Ｆ／Ｆ２２からはアサイ
ン情報１２４が出力され、いずれも論理積回路２３に入
力している。論理積回路２３は、アサイン情報１２５が
出力されている。
０１は、フリップフロップ回路（Ｆ／Ｆ）２１および２
２に入力している。アサイン情報リセット信号１０２
も、Ｆ／Ｆ２１および２２に入力している。Ｆ／Ｆ２１
からはアサイン情報１２３が、Ｆ／Ｆ２２からはアサイ
ン情報１２４が出力され、いずれも論理積回路２３に入
力している。論理積回路２３は、アサイン情報１２５が
出力されている。
【００３０】次に、上述のように構成したアサイン情報
保持回路の動作について説明する。
保持回路の動作について説明する。
【００３１】アサイン情報リセット信号１０２がインア
クティブのときにアサイン情報セット信号１０１をアク
ティブにすると、アサイン情報１２３およびアサイン情
報１２４は、共に“Ｈ”となる。従って、論理積回路２
３の出力のアサイン情報１２５は“Ｈ”となる。次に、
アサイン情報セット信号１０１をインアクティブにして
アサイン情報リセット信号１０２をアクティブにする
と、アサイン情報１２３およびアサイン情報１２４は、
共に“Ｌ”となる。従って、論理積回路２３の出力のア
サイン情報１２５は“Ｌ”となる。
クティブのときにアサイン情報セット信号１０１をアク
ティブにすると、アサイン情報１２３およびアサイン情
報１２４は、共に“Ｈ”となる。従って、論理積回路２
３の出力のアサイン情報１２５は“Ｈ”となる。次に、
アサイン情報セット信号１０１をインアクティブにして
アサイン情報リセット信号１０２をアクティブにする
と、アサイン情報１２３およびアサイン情報１２４は、
共に“Ｌ”となる。従って、論理積回路２３の出力のア
サイン情報１２５は“Ｌ”となる。
【００３２】Ｆ／Ｆ２１が故障してアサイン情報１２３
が“０”となった場合は、アサイン情報リセット信号１
０２がインアクティブのときにアサイン情報セット信号
１０１をアクティブにすると、アサイン情報１２４は
“Ｈ”となるが、アサイン情報１２３は“Ｌ”のままで
ある。従って、論理積回路２３の出力のアサイン情報１
２５も“Ｌ”のままとなる。
が“０”となった場合は、アサイン情報リセット信号１
０２がインアクティブのときにアサイン情報セット信号
１０１をアクティブにすると、アサイン情報１２４は
“Ｈ”となるが、アサイン情報１２３は“Ｌ”のままで
ある。従って、論理積回路２３の出力のアサイン情報１
２５も“Ｌ”のままとなる。
【００３３】Ｆ／Ｆ２１が故障してアサイン情報１２３
が“１”となった場合は、アサイン情報リセット信号１
０２がインアクティブのときにアサイン情報セット信号
１０１をアクティブにすると、アサイン情報１２４は
“Ｈ”となり、アサイン情報１２３は“Ｈ”のままであ
る。従って、論理積回路２３の出力のアサイン情報１２
５は“Ｈ”となる。この状態でアサイン情報セット信号
１０１をインアクティブとし、アサイン情報リセット信
号１０２をアクティブにすると、アサイン情報１２４は
“Ｌ”となり、アサイン情報１２３は“Ｈ”のままであ
る。しかし、アサイン情報１２５は“Ｌ”となるため、
アサイン情報はリセットされる。
が“１”となった場合は、アサイン情報リセット信号１
０２がインアクティブのときにアサイン情報セット信号
１０１をアクティブにすると、アサイン情報１２４は
“Ｈ”となり、アサイン情報１２３は“Ｈ”のままであ
る。従って、論理積回路２３の出力のアサイン情報１２
５は“Ｈ”となる。この状態でアサイン情報セット信号
１０１をインアクティブとし、アサイン情報リセット信
号１０２をアクティブにすると、アサイン情報１２４は
“Ｌ”となり、アサイン情報１２３は“Ｈ”のままであ
る。しかし、アサイン情報１２５は“Ｌ”となるため、
アサイン情報はリセットされる。
【００３４】Ｆ／Ｆ２２が故障した場合も同様である。
すなわち、２個のＦ／Ｆのうちの一つが故障しても、ア
サイン情報がセットされたままの状態となることはな
い。
すなわち、２個のＦ／Ｆのうちの一つが故障しても、ア
サイン情報がセットされたままの状態となることはな
い。
【００３５】図９は本発明の第四の実施例を示すブロッ
ク図である。
ク図である。
【００３６】図９の実施例は、図８の実施例に排他的論
理和回路を付加したものである。
理和回路を付加したものである。
【００３７】排他的論理和回路２４には、アサイン情報
１２３およびアサイン情報１２４が入力し、故障検出信
号１２６を出力している。
１２３およびアサイン情報１２４が入力し、故障検出信
号１２６を出力している。
【００３８】正常な状態におけるアサイン情報１２３と
アサイン情報１２４とは、同じ状態となっているため、
排他的論理和回路２４の出力の故障検出信号１２６は、
常に“Ｌ”となっている。
アサイン情報１２４とは、同じ状態となっているため、
排他的論理和回路２４の出力の故障検出信号１２６は、
常に“Ｌ”となっている。
【００３９】Ｆ／Ｆ２１が故障してアサイン情報１２３
が“０”となった場合は、アサイン情報セット信号１０
１をアクティブにすると、上述のようにアサイン情報１
２４は“Ｈ”となるが、アサイン情報１２３は“Ｌ”の
ままである。従って、論理積回路２３の出力のアサイン
情報１２５も“Ｌ”のままとなる。このとき、排他的論
理和回路２４の入力信号が一致しなくなるため、故障検
出信号１２６は“Ｈ”となり、回路が故障していること
が報告される。
が“０”となった場合は、アサイン情報セット信号１０
１をアクティブにすると、上述のようにアサイン情報１
２４は“Ｈ”となるが、アサイン情報１２３は“Ｌ”の
ままである。従って、論理積回路２３の出力のアサイン
情報１２５も“Ｌ”のままとなる。このとき、排他的論
理和回路２４の入力信号が一致しなくなるため、故障検
出信号１２６は“Ｈ”となり、回路が故障していること
が報告される。
【００４０】Ｆ／Ｆ２１が故障してアサイン情報１２３
が“１”となった場合は、アサイン情報１２５がセット
されているときはアサイン情報１２３もアサイン情報１
２４も共に“Ｈ”となるため、故障検出信号１２６は
“Ｌ”となって回路の故障は検出できない。しかし、ア
サイン情報をリセットしたとき、すなわちアサイン情報
リセット信号１０２をアクティブにしたとき、アサイン
情報１２４が“Ｌ”となるため、排他的論理和回路２４
の入力信号が一致しなくなり、故障検出信号１２６は
“Ｈ”となる。
が“１”となった場合は、アサイン情報１２５がセット
されているときはアサイン情報１２３もアサイン情報１
２４も共に“Ｈ”となるため、故障検出信号１２６は
“Ｌ”となって回路の故障は検出できない。しかし、ア
サイン情報をリセットしたとき、すなわちアサイン情報
リセット信号１０２をアクティブにしたとき、アサイン
情報１２４が“Ｌ”となるため、排他的論理和回路２４
の入力信号が一致しなくなり、故障検出信号１２６は
“Ｈ”となる。
【００４１】Ｆ／Ｆ２２が故障した場合も同様である。
すなわち、２個のＦ／Ｆのうちの一つが故障しても、ア
サイン情報がセットされたままの状態となることはな
く、さらに回路が故障していることが報告される。
すなわち、２個のＦ／Ｆのうちの一つが故障しても、ア
サイン情報がセットされたままの状態となることはな
く、さらに回路が故障していることが報告される。
【００４２】
【発明の効果】以上説明したように、本発明のアサイン
情報保持回路は、上位装置から出されたアサイン情報保
持命令によってアサイン情報を保持しアサイン情報解除
信号によってアサイン情報の保持を解除する保持回路
と、あらかじめ設定されている時間データを保持する時
間データ保持回路または上位装置から時間データと時間
データ設定信号とを入力して時間データ設定信号によっ
て時間データを保持する時間データ保持回路と、アサイ
ン情報保持命令によって計時を開始し設定した時間が経
過したとき計時終了信号を出力するタイマ回路と、上位
装置から出されるアサイン情報解除命令と計時終了信号
との論理和によってアサイン情報解除信号を出力する論
理和回路とを設けることにより、所定の時間内にアサイ
ン情報がリセットされないときに自動的にアサイン情報
をリセットすることが可能になるという効果がある。ま
た、上位装置から出されたアサイン情報保持命令によっ
てアサイン情報を保持しアサイン情報解除信号によって
アサイン情報の保持を解除する２個の保持回路と、２個
の保持回路の出力信号を入力してそれらの論理積による
アサイン情報を出力する論理積回路とを設けることによ
り、アサイン情報保持回路が故障しても、アサイン情報
がセットされたままの状態となるのを防止できるという
効果がある。
情報保持回路は、上位装置から出されたアサイン情報保
持命令によってアサイン情報を保持しアサイン情報解除
信号によってアサイン情報の保持を解除する保持回路
と、あらかじめ設定されている時間データを保持する時
間データ保持回路または上位装置から時間データと時間
データ設定信号とを入力して時間データ設定信号によっ
て時間データを保持する時間データ保持回路と、アサイ
ン情報保持命令によって計時を開始し設定した時間が経
過したとき計時終了信号を出力するタイマ回路と、上位
装置から出されるアサイン情報解除命令と計時終了信号
との論理和によってアサイン情報解除信号を出力する論
理和回路とを設けることにより、所定の時間内にアサイ
ン情報がリセットされないときに自動的にアサイン情報
をリセットすることが可能になるという効果がある。ま
た、上位装置から出されたアサイン情報保持命令によっ
てアサイン情報を保持しアサイン情報解除信号によって
アサイン情報の保持を解除する２個の保持回路と、２個
の保持回路の出力信号を入力してそれらの論理積による
アサイン情報を出力する論理積回路とを設けることによ
り、アサイン情報保持回路が故障しても、アサイン情報
がセットされたままの状態となるのを防止できるという
効果がある。
【図面の簡単な説明】
【図１】本発明の第一の実施例を示すブロック図であ
る。
る。
【図２】図１の実施例のタイマ回路の詳細を示すブロッ
ク図である。
ク図である。
【図３】図１の実施例の正常動作時の信号の波形を示す
タイミングチャートである。
タイミングチャートである。
【図４】図１の実施例において上位装置が故障して所定
の時間内にアサイン情報のリセットを行わなかった場合
の信号の波形を示すタイミングチャートである。
の時間内にアサイン情報のリセットを行わなかった場合
の信号の波形を示すタイミングチャートである。
【図５】本発明の第二の実施例を示すブロック図であ
る。
る。
【図６】図１の実施例の時間データ保持回路の詳細を示
す回路図である。
す回路図である。
【図７】図５の実施例の時間データ保持回路の詳細を示
す回路図である。
す回路図である。
【図８】本発明の第三の実施例を示すブロック図であ
る。
る。
【図９】本発明の第四の実施例を示すブロック図であ
る。
る。
１・５・９・２１・２２ フリップフロップ回路（Ｆ
／Ｆ） ２ 論理和回路 ３ タイマ回路 ４・１０ 時間データ保持回路 ６ クロック回路 ７・２３ 論理積回路 ８ カウンタ回路 ２４ 排他的論理和回路 １０１ アサイン情報セット信号 １０２ アサイン情報リセット信号 １０３・１２３・１２４・１２５ アサイン情報 １０４ 計時終了信号 １０５ フリップフロップ回路リセット信号（Ｆ／Ｆ
リセット信号） １０６・１０７・１１６ 時間データ １０８ 時間データ設定信号 １１１ クロック制御信号 １１２・１１３ クロック信号 １１４ カウント終了信号 １２６ 故障検出信号
／Ｆ） ２ 論理和回路 ３ タイマ回路 ４・１０ 時間データ保持回路 ６ クロック回路 ７・２３ 論理積回路 ８ カウンタ回路 ２４ 排他的論理和回路 １０１ アサイン情報セット信号 １０２ アサイン情報リセット信号 １０３・１２３・１２４・１２５ アサイン情報 １０４ 計時終了信号 １０５ フリップフロップ回路リセット信号（Ｆ／Ｆ
リセット信号） １０６・１０７・１１６ 時間データ １０８ 時間データ設定信号 １１１ クロック制御信号 １１２・１１３ クロック信号 １１４ カウント終了信号 １２６ 故障検出信号
Claims (4)
- 【請求項１】 上位装置から出されたアサイン情報保持
命令によってアサイン情報を保持しアサイン情報解除信
号によって前記アサイン情報の保持を解除する保持回路
と、あらかじめ設定されている時間データを保持する時
間データ保持回路と、前記アサイン情報保持命令によっ
て前記時間データ保持回路が保持している前記時間デー
タを設定して計時を開始し前記設定した時間が経過した
とき計時終了信号を出力するタイマ回路と、前記アサイ
ン情報解除命令と前記計時終了信号との論理和によって
前記アサイン情報解除信号を出力する論理和回路とを備
えることを特徴とするアサイン情報保持回路。 - 【請求項２】 上位装置から出されたアサイン情報保持
命令によってアサイン情報を保持しアサイン情報解除信
号によって前記アサイン情報の保持を解除する保持回路
と、上位装置から時間データと時間データ設定信号とを
入力して前記時間データ設定信号によって前記時間デー
タを保持する時間データ保持回路と、前記アサイン情報
保持命令によって前記時間データ保持回路が保持してし
ている前記時間データを設定して計時を開始し前記設定
した時間が経過したとき計時終了信号を出力するタイマ
回路と、前記上位装置から出されるアサイン情報解除命
令と前記計時終了信号との論理和によって前記アサイン
情報解除信号を出力する論理和回路とを備えることを特
徴とするアサイン情報保持回路。 - 【請求項３】 上位装置から出されたアサイン情報保持
命令によってアサイン情報を保持しアサイン情報解除信
号によって前記アサイン情報の保持を解除する２個の保
持回路と、前記２個の保持回路の出力信号を入力してそ
れらの論理積によるアサイン情報を出力する論理積回路
とを備えることを特徴とするアサイン情報保持回路。 - 【請求項４】 上位装置から出されたアサイン情報保持
命令によってアサイン情報を保持しアサイン情報解除信
号によって前記アサイン情報の保持を解除する２個の保
持回路と、前記２個の保持回路の出力信号を入力してそ
れらの論理積によるアサイン情報を出力する論理積回路
と、前記２個の保持回路の出力信号を入力してそれらが
不一致のとき故障検出信号を出力する故障検出回路とを
備えることを特徴とするアサイン情報保持回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9909092A JPH0668015A (ja) | 1992-04-20 | 1992-04-20 | アサイン情報保持回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9909092A JPH0668015A (ja) | 1992-04-20 | 1992-04-20 | アサイン情報保持回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668015A true JPH0668015A (ja) | 1994-03-11 |
Family
ID=14238198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9909092A Withdrawn JPH0668015A (ja) | 1992-04-20 | 1992-04-20 | アサイン情報保持回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052073A1 (en) * | 2000-01-13 | 2001-07-19 | Sony Computer Entertainment Inc. | Interface device and information processing system comprising it |
-
1992
- 1992-04-20 JP JP9909092A patent/JPH0668015A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052073A1 (en) * | 2000-01-13 | 2001-07-19 | Sony Computer Entertainment Inc. | Interface device and information processing system comprising it |
| US6839857B2 (en) | 2000-01-13 | 2005-01-04 | Sony Computer Entertainment Inc. | Interrupt controller in an interface device or information processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0668015A (ja) | アサイン情報保持回路 | |
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| US5584028A (en) | Method and device for processing multiple, asynchronous interrupt signals | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JP2947195B2 (ja) | 割り込みマスク制御方式 | |
| JPH01305416A (ja) | データ記憶装置 | |
| JP2698431B2 (ja) | タイムアウト検出装置 | |
| JPH05241852A (ja) | 情報処理システムの割り込み発生装置 | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPS5827246A (ja) | 論理装置 | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JP3157662B2 (ja) | Ｌｓｉ診断制御回路 | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPS61123086A (ja) | 磁気バブル記憶装置 | |
| JPS61109154A (ja) | 固定デ−タ・レジスタのエラ−検出方式 | |
| JPS59117645A (ja) | 計算機システムの試験方法 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH0340116A (ja) | タイマ回路 | |
| JPH02220159A (ja) | アダプタ制御方式 | |
| JPS5827247A (ja) | 論理装置 | |
| JPH02110733A (ja) | 情報処理装置 | |
| JPH06350677A (ja) | 割込み要求型切替え要求信号監視方式 | |
| JPH04266147A (ja) | バスアダプタ装置 | |
| JPH01232445A (ja) | 疑似エラー発生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |