JPH02220159A - アダプタ制御方式 - Google Patents
アダプタ制御方式Info
- Publication number
- JPH02220159A JPH02220159A JP4228789A JP4228789A JPH02220159A JP H02220159 A JPH02220159 A JP H02220159A JP 4228789 A JP4228789 A JP 4228789A JP 4228789 A JP4228789 A JP 4228789A JP H02220159 A JPH02220159 A JP H02220159A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- input
- output processing
- processor
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１血欠ヱ
本発明はアダプタ制御方式に関し、特に複数の入出力処
理装置から論理番号を指定することにより特定のアダプ
タを制御するようにしたアダプタ制御方式に関する。
理装置から論理番号を指定することにより特定のアダプ
タを制御するようにしたアダプタ制御方式に関する。
良嵐徨韮
従来のこの種のアダプタ制御方式では、１つの入出力処
理装置と、各々が固有の物理番号を有する複数のアダプ
タとを互いにローカルバスにて接続したシステムを１組
とし、この組を複数組設け、各組が夫々独立して制御さ
れるようになっている。
理装置と、各々が固有の物理番号を有する複数のアダプ
タとを互いにローカルバスにて接続したシステムを１組
とし、この組を複数組設け、各組が夫々独立して制御さ
れるようになっている。
この様な従来のアダプタ制御方式では、アダプタの物理
番号は固有となっており、アダプタから入出力処理装置
をみると１対１の接続関係であるために、ある入出力処
理装置に障害が発生して機能が停止した場合、この入出
力処理装置により制御されていたアダプタは全て使用不
可能な状態となるという欠点がある。
番号は固有となっており、アダプタから入出力処理装置
をみると１対１の接続関係であるために、ある入出力処
理装置に障害が発生して機能が停止した場合、この入出
力処理装置により制御されていたアダプタは全て使用不
可能な状態となるという欠点がある。
１吸曵亘遊
そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、１つ
の入出力処理装置に障害が発生しても、別の入出力処理
装置によりアダプタを制御できるようにしたアダプタ制
御方式を提供することにある。
なされたものであって、その目的とするところは、１つ
の入出力処理装置に障害が発生しても、別の入出力処理
装置によりアダプタを制御できるようにしたアダプタ制
御方式を提供することにある。
え肌立璽羞
本発明によれば、複数の入出力処理装置と、各々が固有
の物理番号を有する複数のアダプタとを含むデータ処理
システムにおいて、各入出力処理装置から、前記物理番
号に対応した論理番号を指定することにより前記アダプ
タを制御するようにしたアダプタ制御方式であって、前
記アダプタの各々において、各アダプタに割当てられた
論理番号を格納するアダプタナンバレジスタを設け、前
記入出力処理装置各々からの制御命令によって前記アダ
プタナンバレジスタの論理番号を変更可能としたことを
特徴とするアダプタ制御方式が得られる。
の物理番号を有する複数のアダプタとを含むデータ処理
システムにおいて、各入出力処理装置から、前記物理番
号に対応した論理番号を指定することにより前記アダプ
タを制御するようにしたアダプタ制御方式であって、前
記アダプタの各々において、各アダプタに割当てられた
論理番号を格納するアダプタナンバレジスタを設け、前
記入出力処理装置各々からの制御命令によって前記アダ
プタナンバレジスタの論理番号を変更可能としたことを
特徴とするアダプタ制御方式が得られる。
Ｘ崖コ
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
２つの入出力処理装置１１．１５と全てのアダプタ１２
−１〜１２−ｎは互いにローカルバス１４で接続されて
いる。
−１〜１２−ｎは互いにローカルバス１４で接続されて
いる。
アダプタ１２−１〜１２−ｎは入出力処理装置１１．１
５のどちらからも制御できるが、アダプタナンバレジス
タ部１３に格納されている論理番号により入出力処理装
置１１か入出力処理装置１５かどちらか一方のみが制御
するように決められている。アダプタナンバレジスタ部
１３には論理番号が格納されていて、正常時は物理番号
と同じ値になっている。但し、アダプタナンバレジスタ
部１３は入出力処理装［１１と入出力処理装Ｍ、１５の
どちらからも制御命令１６で値を変更できる。
５のどちらからも制御できるが、アダプタナンバレジス
タ部１３に格納されている論理番号により入出力処理装
置１１か入出力処理装置１５かどちらか一方のみが制御
するように決められている。アダプタナンバレジスタ部
１３には論理番号が格納されていて、正常時は物理番号
と同じ値になっている。但し、アダプタナンバレジスタ
部１３は入出力処理装［１１と入出力処理装Ｍ、１５の
どちらからも制御命令１６で値を変更できる。
正常時は入出力処理装置１１に制御されるアダプタと、
入出力処理装置１５に制御されるアダプタとに大、別さ
れており、各々独立にデータ転送が行われるようになっ
ている。
入出力処理装置１５に制御されるアダプタとに大、別さ
れており、各々独立にデータ転送が行われるようになっ
ている。
ここで、一方の入出力処理装置１１に障害が発生し、ア
ダプタの制御が不可能になると、入出力処理装置１５は
入出力処理装置１１に制御されていたアダプタのアダプ
タナンバレジスタ部１３を入出力処理装置１５が制御で
きるように制御命令１６で論理番号を変更する。そして
、入出力処理装置１５が入出力処理装置１１の代わりと
してアダプタを制御してデータ転送を続行量る。
ダプタの制御が不可能になると、入出力処理装置１５は
入出力処理装置１１に制御されていたアダプタのアダプ
タナンバレジスタ部１３を入出力処理装置１５が制御で
きるように制御命令１６で論理番号を変更する。そして
、入出力処理装置１５が入出力処理装置１１の代わりと
してアダプタを制御してデータ転送を続行量る。
第２図は制御命令の型式図、第３図はアダプタ内部のア
ダプタナンバレジスタ部１３のブロック図である。入出
力処理装置からの制御命令は、制御命令コード２１．３
３と、アダプタを指示する物理番号２２．３４と、アダ
プタナンバレジスタ３２へ格納する論理番号２３．３５
とからなる。
ダプタナンバレジスタ部１３のブロック図である。入出
力処理装置からの制御命令は、制御命令コード２１．３
３と、アダプタを指示する物理番号２２．３４と、アダ
プタナンバレジスタ３２へ格納する論理番号２３．３５
とからなる。
デコーダ３１は制御命令コード３３のデコードと、アダ
プタが持つ固有の物理番号と制御命令中の物理番号３４
との一致を検出することにより、アダプタナンバレジス
タ３２への書込み信号３６を生成する０以上のようにし
て、アダプタナンバレジスタ３２に論理番号３５を書込
むことができるようになっている。
プタが持つ固有の物理番号と制御命令中の物理番号３４
との一致を検出することにより、アダプタナンバレジス
タ３２への書込み信号３６を生成する０以上のようにし
て、アダプタナンバレジスタ３２に論理番号３５を書込
むことができるようになっている。
すなわち、一方の入出力処理装置に障害が発生した場合
、この入出力処理装置により制御されていたアダプタを
他の正常な入出力処理装置によって使用制御するために
、これ等アダプタの論理一番号を当該正常な入出力処理
装置から変更できるようにしているのである。従って、
障害の発生した入出力処理装置により制御されていたア
ダプタは、正常な入出力処理装置により、論理番号に基
づいて制御可能となり、アダプタの有効利用が図られる
ことになる。
、この入出力処理装置により制御されていたアダプタを
他の正常な入出力処理装置によって使用制御するために
、これ等アダプタの論理一番号を当該正常な入出力処理
装置から変更できるようにしているのである。従って、
障害の発生した入出力処理装置により制御されていたア
ダプタは、正常な入出力処理装置により、論理番号に基
づいて制御可能となり、アダプタの有効利用が図られる
ことになる。
九肌曵呈逮
蒸上の如く、本発明によれば、制御命令により論理番号
が書換え自在なレジスタを各アダプタに設けておくこと
により、入出力処理装置に障害が発生しても、別の正常
な入出力処理装置を用いてこれ等アダプタを制御できる
という効果がある。
が書換え自在なレジスタを各アダプタに設けておくこと
により、入出力処理装置に障害が発生しても、別の正常
な入出力処理装置を用いてこれ等アダプタを制御できる
という効果がある。
【図面の簡単な説明】
第１図は本発明の実施例のブロック図、第２図は制御命
令の型式を示す図、第３図はアダプタナンバレジスタ部
の回路例を示す図である。 主要部分の符号の説明 １１．１５・・・・・・入出力処理装置１２−１〜１２
−ｎ・・・・・・アダプタ３・・・・・・アダプタナン
バレジスタ部４・・・・・・ローカルバス
令の型式を示す図、第３図はアダプタナンバレジスタ部
の回路例を示す図である。 主要部分の符号の説明 １１．１５・・・・・・入出力処理装置１２−１〜１２
−ｎ・・・・・・アダプタ３・・・・・・アダプタナン
バレジスタ部４・・・・・・ローカルバス
Claims (1)
- （１）複数の入出力処理装置と、各々が固有の物理番号
を有する複数のアダプタとを含むデータ処理システムに
おいて、各入出力処理装置から、前記物理番号に対応し
た論理番号を指定することにより前記アダプタを制御す
るようにしたアダプタ制御方式であって、前記アダプタ
の各々において、各アダプタに割当てられた論理番号を
格納するアダプタナンバレジスタを設け、前記入出力処
理装置各々からの制御命令によって前記アダプタナンバ
レジスタの論理番号を変更可能としたことを特徴とする
アダプタ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228789A JPH02220159A (ja) | 1989-02-22 | 1989-02-22 | アダプタ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4228789A JPH02220159A (ja) | 1989-02-22 | 1989-02-22 | アダプタ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02220159A true JPH02220159A (ja) | 1990-09-03 |
Family
ID=12631828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4228789A Pending JPH02220159A (ja) | 1989-02-22 | 1989-02-22 | アダプタ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02220159A (ja) |
-
1989
- 1989-02-22 JP JP4228789A patent/JPH02220159A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02220159A (ja) | アダプタ制御方式 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPS6095663A (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPS6316316A (ja) | リセツト装置 | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JPH0157376B2 (ja) | ||
| JPS629442A (ja) | 誤り検出回路 | |
| JPH0668015A (ja) | アサイン情報保持回路 | |
| JPS6299834A (ja) | 系構成選択制御方式 | |
| KR100436694B1 (ko) | 프로그래머블 컨트롤러 시스템 및 프로그래머블 컨트롤러시스템의 리세트 제어방법 | |
| JPH01245336A (ja) | 外部共有バスの割込み制御方式 | |
| JPH02105959A (ja) | アドレスデコーダを有したｉ／ｏチップ | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS60113392A (ja) | 半導体メモリ装置 | |
| JPS63116259A (ja) | システム構成制御方式 | |
| JPS59108126A (ja) | 電子機器の制御回路 | |
| JPH0782463B2 (ja) | 通信制御装置 | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPS6370348A (ja) | プログラムテスト用回路 | |
| JPH06202879A (ja) | 割込み処理方法 | |
| JPS57185526A (en) | Data transfer device | |
| JPH0315217B2 (ja) | ||
| JPS6037025A (ja) | 電源制御方式 | |
| JPH02266409A (ja) | 電源制御装置 |