JPH066882A - タイムスロット入替回路 - Google Patents
タイムスロット入替回路Info
- Publication number
- JPH066882A JPH066882A JP4157191A JP15719192A JPH066882A JP H066882 A JPH066882 A JP H066882A JP 4157191 A JP4157191 A JP 4157191A JP 15719192 A JP15719192 A JP 15719192A JP H066882 A JPH066882 A JP H066882A
- Authority
- JP
- Japan
- Prior art keywords
- read
- signal
- stage counter
- write
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】タイムスロット入替の対象となる信号本数ｊの
情報のみをメモリすることにより、読出用メモリのメモ
リを減じて設定などの手間を簡単にする。 【構成】データメモリ１はデータ数ｍ（ｍ＝信号本数ｊ
×信号サイズｉ）の時分割多重化データ入力を選択回路
７の出力する書込アドレスにより書込み、選択回路８の
出力する読出アドレスによりデータ入力のタイムスロッ
トを入替えて出力する。読出用メモリ２は信号本数ｊで
同期が決定されるｊ段カウンタｂからのアドレス信号を
入力しメモリされた順序に従って選択回路８に出力す
る。選択回路８はこの信号本数ｊに関するアドレスと信
号サイズｉのアドレスとをビット割付けして読出アドレ
スとして出力する。
情報のみをメモリすることにより、読出用メモリのメモ
リを減じて設定などの手間を簡単にする。 【構成】データメモリ１はデータ数ｍ（ｍ＝信号本数ｊ
×信号サイズｉ）の時分割多重化データ入力を選択回路
７の出力する書込アドレスにより書込み、選択回路８の
出力する読出アドレスによりデータ入力のタイムスロッ
トを入替えて出力する。読出用メモリ２は信号本数ｊで
同期が決定されるｊ段カウンタｂからのアドレス信号を
入力しメモリされた順序に従って選択回路８に出力す
る。選択回路８はこの信号本数ｊに関するアドレスと信
号サイズｉのアドレスとをビット割付けして読出アドレ
スとして出力する。
Description
【０００１】
【産業上の利用分野】本発明はタイムスロット入替回路
に関し、特に時分割多重化信号に用いられるタイムスロ
ット入替回路に関する。
に関し、特に時分割多重化信号に用いられるタイムスロ
ット入替回路に関する。
【０００２】
【従来の技術】従来のタイムスロット入替回路を図３に
示す。
示す。
【０００３】図３において、データメモリ１は入力デー
タをシーケンシャルライト・ランダムリードする事によ
りタイムスロットの入れ替えを行っている。データメモ
リ１への入力データの書込みは書込用のｍ段カウンタ１
０の出力値をアドレスとして書き込みを行う。ここで、
ｍは入力信号データ数を表す。タイムスロット入替えを
指示する読出用メモリ２のメモリ内容は、入力データを
読出す順番（回線設定情報）が書込まれており、読出用
のｍ段カウンタ１１の出力値により出力信号データ番号
をアドレスとしてメモリされ順番でデータメモリ１に出
力する。
タをシーケンシャルライト・ランダムリードする事によ
りタイムスロットの入れ替えを行っている。データメモ
リ１への入力データの書込みは書込用のｍ段カウンタ１
０の出力値をアドレスとして書き込みを行う。ここで、
ｍは入力信号データ数を表す。タイムスロット入替えを
指示する読出用メモリ２のメモリ内容は、入力データを
読出す順番（回線設定情報）が書込まれており、読出用
のｍ段カウンタ１１の出力値により出力信号データ番号
をアドレスとしてメモリされ順番でデータメモリ１に出
力する。
【０００４】入力データ数ｍをｍ＝ｉ×ｊ（ｊ、ｉは自
然数）で表すと、ｊは信号本数（多重度）、ｉは入力信
号サイズすなわち入力データ数ｍ中の各信号データ長と
なる。
然数）で表すと、ｊは信号本数（多重度）、ｉは入力信
号サイズすなわち入力データ数ｍ中の各信号データ長と
なる。
【０００５】入力データは各信号がインタリーブ多重さ
れているため、入力信号サイズが大きくなると、ｍ個の
データ中ｊ個のデータのタイムスロット入替はｉ回の繰
り返しになる。図４に２種類の信号サイズにおけるタイ
ムスロット入れ替え例のタイムチャートを示す。図４に
おいて（ａ）はｍ＝９、ｉ＝１、ｊ＝９の場合、（ｂ）
はｍ＝９、ｊ＝３、ｊ＝３の場合をそれぞれ示す。
れているため、入力信号サイズが大きくなると、ｍ個の
データ中ｊ個のデータのタイムスロット入替はｉ回の繰
り返しになる。図４に２種類の信号サイズにおけるタイ
ムスロット入れ替え例のタイムチャートを示す。図４に
おいて（ａ）はｍ＝９、ｉ＝１、ｊ＝９の場合、（ｂ）
はｍ＝９、ｊ＝３、ｊ＝３の場合をそれぞれ示す。
【０００６】
【発明が解決しようとする課題】従来のタイムスロット
入替回路において、タイムスロット入替えの読出用メモ
リ容量ｍは最小信号サイズ時の入力信号本数ｊにより決
まるが、入力信号サイズが大きくなり、ｍ個のデータ中
ｊ個のデータのタイムスロット入替をｉ回繰り返す場合
においても、ｍ個のタイムスロットの入れ替えを行う情
報と同じだけの情報を設定する必要がある。即ち信号本
数ｊの設定をｉ回繰り返すことにより設定するので、設
定に手間がかかるという問題がある。
入替回路において、タイムスロット入替えの読出用メモ
リ容量ｍは最小信号サイズ時の入力信号本数ｊにより決
まるが、入力信号サイズが大きくなり、ｍ個のデータ中
ｊ個のデータのタイムスロット入替をｉ回繰り返す場合
においても、ｍ個のタイムスロットの入れ替えを行う情
報と同じだけの情報を設定する必要がある。即ち信号本
数ｊの設定をｉ回繰り返すことにより設定するので、設
定に手間がかかるという問題がある。
【０００７】
【課題を解決するための手段】本発明のタイムスロット
入替回路は、信号本数ｊ（ｊは自然数）と各信号の信号
サイズｉ（ｉは自然数）とにより表わされるデータ数ｍ
（ｍ＝ｊ×ｉ）の時分割多重されたデータ信号を入力し
このデータ信号を書込アドレス信号により書き込み、読
出アドレス信号により前記データ信号のタイムスロット
を入替えて読み出し出力するデータメモリと、前記信号
本数ｊの値により周期が決まる書込用ｊ段カウンタと、
前記信号サイズｉの値により周期が決まりかつ前記書込
用ｊ段カウンタと読出用ｊ段カウンタと前記読出用ｊ段
カウンタとの桁上信号によりそれぞれカウントされる書
込用ｊ段カウンタと読出用ｉ段カウンタと、前記書込用
ｊ段カウンタと前記書込用ｉ段カウンタとの出力信号の
うち一方を選択し前記書込用アドレス信号として出力す
る書込用選択回路と、前記読出用ｊ段カウンタの出力信
号を入力しこれをメモリされた読出す信号の順序に従っ
て出力する読出用メモリと、前記読出用ｊ段カウンタと
前記読出用メモリの出力信号とを入力し一方を選択し前
記読出アドレス信号として出力する読出用選択回路と、
前記書込用ｊ段カウンタと前記書込用ｉ段カウンタと前
記読出用ｊ段カウンタと前記読出用ｉ段カウンタの各リ
セット値の制御および前記書込用選択回路と前記読出用
選択回路のビット割付けの制御を行う制御部とを備えて
いる。
入替回路は、信号本数ｊ（ｊは自然数）と各信号の信号
サイズｉ（ｉは自然数）とにより表わされるデータ数ｍ
（ｍ＝ｊ×ｉ）の時分割多重されたデータ信号を入力し
このデータ信号を書込アドレス信号により書き込み、読
出アドレス信号により前記データ信号のタイムスロット
を入替えて読み出し出力するデータメモリと、前記信号
本数ｊの値により周期が決まる書込用ｊ段カウンタと、
前記信号サイズｉの値により周期が決まりかつ前記書込
用ｊ段カウンタと読出用ｊ段カウンタと前記読出用ｊ段
カウンタとの桁上信号によりそれぞれカウントされる書
込用ｊ段カウンタと読出用ｉ段カウンタと、前記書込用
ｊ段カウンタと前記書込用ｉ段カウンタとの出力信号の
うち一方を選択し前記書込用アドレス信号として出力す
る書込用選択回路と、前記読出用ｊ段カウンタの出力信
号を入力しこれをメモリされた読出す信号の順序に従っ
て出力する読出用メモリと、前記読出用ｊ段カウンタと
前記読出用メモリの出力信号とを入力し一方を選択し前
記読出アドレス信号として出力する読出用選択回路と、
前記書込用ｊ段カウンタと前記書込用ｉ段カウンタと前
記読出用ｊ段カウンタと前記読出用ｉ段カウンタの各リ
セット値の制御および前記書込用選択回路と前記読出用
選択回路のビット割付けの制御を行う制御部とを備えて
いる。
【０００８】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００９】図１は本発明のブロック図である。データ
数ｍに対し、信号本数（多重度）をｊ、入力信号サイズ
（データ長）をｉ、とすると、ｍ＝ｉ×ｊ（ｉ、ｊは自
然数）が成り立つ。書込み用のｉ段カウンタ３と読出し
用のｊ段カウンタ５とはタイムスロット入替を行う信号
サイズの内、最大信号サイズを周期とすることができる
カウンタであり、制御部９により周期を変更できる。ま
た、ｉ段カウンタ３，５はｊ段カウンタ４，６の桁上げ
信号１０１，１０２によりカウンタ値を増加させる。
数ｍに対し、信号本数（多重度）をｊ、入力信号サイズ
（データ長）をｉ、とすると、ｍ＝ｉ×ｊ（ｉ、ｊは自
然数）が成り立つ。書込み用のｉ段カウンタ３と読出し
用のｊ段カウンタ５とはタイムスロット入替を行う信号
サイズの内、最大信号サイズを周期とすることができる
カウンタであり、制御部９により周期を変更できる。ま
た、ｉ段カウンタ３，５はｊ段カウンタ４，６の桁上げ
信号１０１，１０２によりカウンタ値を増加させる。
【００１０】タイムスロット入替て読出すための読出用
メモリ２はタイムスロット入替えを行う信号本数の内、
最大の信号本数分のアドレスを持ち、その内、信号サイ
ズに応じてその時の信号本数分のアドレスを用いる。メ
モリ内容はｊ個のデータ（０〜ｊ−１）の内、何番目の
データ（０〜ｊ−１）を出力するかが書かれている。こ
こでメモリの１Ｗｏｒｄは最大の信号本数を表すのに必
要なビット数あり、信号本数に応じてその時の信号本数
ｊを表すのに必要なビット数を用いる。
メモリ２はタイムスロット入替えを行う信号本数の内、
最大の信号本数分のアドレスを持ち、その内、信号サイ
ズに応じてその時の信号本数分のアドレスを用いる。メ
モリ内容はｊ個のデータ（０〜ｊ−１）の内、何番目の
データ（０〜ｊ−１）を出力するかが書かれている。こ
こでメモリの１Ｗｏｒｄは最大の信号本数を表すのに必
要なビット数あり、信号本数に応じてその時の信号本数
ｊを表すのに必要なビット数を用いる。
【００１１】書込み用の選択回路７は制御部９により制
御され、書き込み用ｉ段カウンタの出力線と書き込み用
ｊ段カウンタの出力線を信号サイズｉ、信号本数ｊによ
りデータメモリ１の書き込みアドレス用の線にビット割
付を行い、書き込み用ｊ段カウンタ４の出力の内、信号
本数ｊを表すビットを下位ビットに割り当て、その上位
ビットに書き込み用ｉ段カウンタ３の出力の内、信号サ
イズｉを表すビットを割り当てる。読出し用の選択回路
８も同様に制御部９により制御され、読み出し用ｉ段カ
ウンタの出力線とタイムスロット入れ替え制御用メモリ
２の出力線を信号サイズｉ、信号本数ｊによりデータメ
モリ１の読み出しアドレス用の線にビット割付を行い、
タイムスロット入れ替え制御用メモリ２の出力の内、信
号番号すなわち信号本数ｊを表すビットを下位ビットに
割り当て、その上位ビットに読み出し用ｉ段カウンタ５
の出力の内、信号サイズｉを表すビットを割り当てる。
御され、書き込み用ｉ段カウンタの出力線と書き込み用
ｊ段カウンタの出力線を信号サイズｉ、信号本数ｊによ
りデータメモリ１の書き込みアドレス用の線にビット割
付を行い、書き込み用ｊ段カウンタ４の出力の内、信号
本数ｊを表すビットを下位ビットに割り当て、その上位
ビットに書き込み用ｉ段カウンタ３の出力の内、信号サ
イズｉを表すビットを割り当てる。読出し用の選択回路
８も同様に制御部９により制御され、読み出し用ｉ段カ
ウンタの出力線とタイムスロット入れ替え制御用メモリ
２の出力線を信号サイズｉ、信号本数ｊによりデータメ
モリ１の読み出しアドレス用の線にビット割付を行い、
タイムスロット入れ替え制御用メモリ２の出力の内、信
号番号すなわち信号本数ｊを表すビットを下位ビットに
割り当て、その上位ビットに読み出し用ｉ段カウンタ５
の出力の内、信号サイズｉを表すビットを割り当てる。
【００１２】制御部９は選択回路７、８のビット割付と
ｉ段カウンタ３、５、ｊ段カウンタ４、６のカウンタ周
期を制御する。
ｉ段カウンタ３、５、ｊ段カウンタ４、６のカウンタ周
期を制御する。
【００１３】図２は２種類の信号サイズにおけるタイム
チャートの例を表し、データメモリ１の入出力データ信
号例と書込・読出アドレスの例を示す。図２において
（ａ）はｍ＝９、ｉ＝１、ｊ＝９の場合、（ｂ）はｍ＝
９、ｊ＝３、ｉ＝３の場合をそれぞれ示す。
チャートの例を表し、データメモリ１の入出力データ信
号例と書込・読出アドレスの例を示す。図２において
（ａ）はｍ＝９、ｉ＝１、ｊ＝９の場合、（ｂ）はｍ＝
９、ｊ＝３、ｉ＝３の場合をそれぞれ示す。
【００１４】
【発明の効果】以上説明したように、本発明の時分割タ
イムスロット入替回路は、タイムスロット入れ替えを行
う信号サイズに応じてデータ数ｍの内、信号本数（多重
度）ｊによるｊ個のデータのタイムスロット入れ替えを
行うデータのみを読出用メモリに保持する事により、タ
イムスロット入替えの設定・メモリ内容の管理が容易に
なるという効果がある。
イムスロット入替回路は、タイムスロット入れ替えを行
う信号サイズに応じてデータ数ｍの内、信号本数（多重
度）ｊによるｊ個のデータのタイムスロット入れ替えを
行うデータのみを読出用メモリに保持する事により、タ
イムスロット入替えの設定・メモリ内容の管理が容易に
なるという効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１における（ａ）はケース１の場合、（ｂ）
はケース２の場合のタイムチャートである。
はケース２の場合のタイムチャートである。
【図３】従来例のブロック図である。
【図４】図３における（ａ）はケース１の場合、（ｂ）
はケース２の場合のタイムチャートである。
はケース２の場合のタイムチャートである。
１ データメモリ ２ タイムスロット入れ替え制御用メモリ ３ ｉ段カウンタ（書込用） ４ ｊ段カウンタ（書込用） ５ ｉ段カウンタ（読出用） ６ ｊ段カウンタ（読出用） ７ 選択回路（書込用） ８ 選択回路（読出用） ９ 制御部
Claims (1)
- 【請求項１】 信号本数ｊ（ｊは自然数）と各信号の信
号サイズｉ（ｉは自然数）とにより表わされるデータ数
ｍ（ｍ＝ｊ×ｉ）の時分割多重されたデータ信号を入力
しこのデータ信号を書込アドレス信号により書き込み、
読出アドレス信号により前記データ信号のタイムスロッ
トを入替えて読み出し出力するデータメモリと、前記信
号本数ｊの値により周期が決まる書込用ｊ段カウンタと
読出用ｊ段カウンタと、前記信号サイズｉの値により周
期が決まりかつ前記書込用ｊ段カウンタと前記読出用ｊ
段カウンタとの桁上信号によりそれぞれカウントされる
書込用ｉ段カウンタと読出用ｉ段カウンタと、前記書込
用ｊ段カウンタと前記書込用ｉ段カウンタとの出力信号
のうち一方を選択し前記書込用アドレス信号として出力
する書込用選択回路と、前記読出用ｊ段カウンタの出力
信号を入力しこれをメモリされた読出す信号の順序に従
って出力する読出用メモリと、前記読出用ｊ段カウンタ
と前記読出用メモリの出力信号とを入力し一方を選択し
前記読出アドレス信号として出力する読出用選択回路
と、前記書込用ｊ段カウンタと前記書込用ｉ段カウンタ
と前記読出用ｊ段カウンタと前記読出用ｉ段カウンタの
各リセット値の制御および前記書込用選択回路と前記読
出用選択回路のビット割付けの制御を行う制御部とを備
えることを特徴とするタイムスロット入替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157191A JPH066882A (ja) | 1992-06-17 | 1992-06-17 | タイムスロット入替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4157191A JPH066882A (ja) | 1992-06-17 | 1992-06-17 | タイムスロット入替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066882A true JPH066882A (ja) | 1994-01-14 |
Family
ID=15644197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4157191A Withdrawn JPH066882A (ja) | 1992-06-17 | 1992-06-17 | タイムスロット入替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066882A (ja) |
-
1992
- 1992-06-17 JP JP4157191A patent/JPH066882A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2646032B2 (ja) | Ｌｉｆｏ方式の半導体記憶装置およびその制御方法 | |
| US4972407A (en) | Time-division switching circuit transforming data formats | |
| JP2970475B2 (ja) | 時分割スイッチ | |
| US5381406A (en) | Time switching circuit | |
| US5430723A (en) | Time-slot switching system identifying and storing only time-slot signals to be output in a time division multiplex control system | |
| JPH066882A (ja) | タイムスロット入替回路 | |
| JP2970711B2 (ja) | タイムスロット入れ替え回路方式 | |
| JPH0936868A (ja) | Ａｔｍスイッチのアドレス生成回路 | |
| JP2914289B2 (ja) | 時分割スイッチの制御方式 | |
| JPH029392Y2 (ja) | ||
| JP2590695B2 (ja) | 時分割スイッチ回路 | |
| JP3761962B2 (ja) | タイムスイッチメモリのデータ制御装置 | |
| JP3130343B2 (ja) | データ位相変換方式 | |
| JP2000049734A (ja) | 回線交換装置 | |
| JPH04265038A (ja) | メモリ長可変のエラスティックストア | |
| JP3166713B2 (ja) | 多面構成時分割スイッチ | |
| JPS6314395A (ja) | 記憶回路 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JP2508861B2 (ja) | ワ―ド多重時間スイッチ | |
| JPH0759096B2 (ja) | 時分割スイッチ制御装置 | |
| JPH08237084A (ja) | タイミング信号発生回路 | |
| JPH066881A (ja) | 時分割データ交換方式 | |
| JPH07107577A (ja) | 時分割タイムスロット入替回路 | |
| JPH0553906A (ja) | レジスタアクセス方式 | |
| JPS6024987B2 (ja) | 画像処理用記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |