JPH08237084A - タイミング信号発生回路 - Google Patents
タイミング信号発生回路Info
- Publication number
- JPH08237084A JPH08237084A JP7040292A JP4029295A JPH08237084A JP H08237084 A JPH08237084 A JP H08237084A JP 7040292 A JP7040292 A JP 7040292A JP 4029295 A JP4029295 A JP 4029295A JP H08237084 A JPH08237084 A JP H08237084A
- Authority
- JP
- Japan
- Prior art keywords
- timing signal
- pattern
- signal
- output
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 １又は複数のタイミング信号のそれぞれにつ
いて、信号パターンを適宜切り換えることが可能なタイ
ミング信号発生回路を提供する。 【構成】 タイミング信号のパターン情報を複数種類記
憶する記憶部１０１と、タイミング信号のパターンを選
択するタイミング信号パターン設定部１０３と、記憶部
１０１に供給するアドレス値を変化させることにより、
タイミング信号パターン設定部１０３が選択したパター
ンに対応するパターン情報を記憶部１０１から順次出力
させるアドレス制御部１０２と、記憶部１０１が出力し
たパターン情報に対応するタイミング信号を出力するタ
イミング信号パターン出力制御部１０４とを備える。
いて、信号パターンを適宜切り換えることが可能なタイ
ミング信号発生回路を提供する。 【構成】 タイミング信号のパターン情報を複数種類記
憶する記憶部１０１と、タイミング信号のパターンを選
択するタイミング信号パターン設定部１０３と、記憶部
１０１に供給するアドレス値を変化させることにより、
タイミング信号パターン設定部１０３が選択したパター
ンに対応するパターン情報を記憶部１０１から順次出力
させるアドレス制御部１０２と、記憶部１０１が出力し
たパターン情報に対応するタイミング信号を出力するタ
イミング信号パターン出力制御部１０４とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、例えば無線機器の無線
部制御等に使用されるタイミング信号発生回路に関する
ものである。
部制御等に使用されるタイミング信号発生回路に関する
ものである。
【０００２】
【従来の技術】従来のタイミング信号発生回路として
は、例えば、図７に示したようなものが知られている。
は、例えば、図７に示したようなものが知られている。
【０００３】同図において、タイミング信号設定部８１
は、外部の制御バスから入力された制御信号（図示せ
ず）に応じてタイミング信号のパターン情報８３を生成
し、タイミング信号発生部８２に対して出力する。
は、外部の制御バスから入力された制御信号（図示せ
ず）に応じてタイミング信号のパターン情報８３を生成
し、タイミング信号発生部８２に対して出力する。
【０００４】タイミング信号発生部８２は、入力された
パターン情報に基づいてタイミング信号８４を生成し、
出力する。
パターン情報に基づいてタイミング信号８４を生成し、
出力する。
【０００５】ここで、タイミング信号設定部８１、タイ
ミング信号発生部８２は、共に、記憶部を含まない論理
回路のみによって構成されている。
ミング信号発生部８２は、共に、記憶部を含まない論理
回路のみによって構成されている。
【０００６】このような構成のタイミング信号発生回路
によれば、制御信号８３に応じて、特定のパターンのタ
イミング信号を生成することができる。
によれば、制御信号８３に応じて、特定のパターンのタ
イミング信号を生成することができる。
【０００７】また、従来のタイミング信号発生回路の他
の例として、特開平６−２２４７０４号公報に記載され
た技術が知られている。図８は、かかるタイミング信号
発生回路の構成を概略的に示すブロック図である。
の例として、特開平６−２２４７０４号公報に記載され
た技術が知られている。図８は、かかるタイミング信号
発生回路の構成を概略的に示すブロック図である。
【０００８】同図において、番地信号発生部９１は、基
準信号９４の変化を入力したときに、この基準信号９４
の変化の回数を計数する。そして、この計数値を、番地
信号９５として出力する。また、継続保留指示部９３か
ら継続保留指示信号９７を入力したときは、その信号に
よって示された回数分だけ計数を停止し、番地信号９５
の値を変化させない。
準信号９４の変化を入力したときに、この基準信号９４
の変化の回数を計数する。そして、この計数値を、番地
信号９５として出力する。また、継続保留指示部９３か
ら継続保留指示信号９７を入力したときは、その信号に
よって示された回数分だけ計数を停止し、番地信号９５
の値を変化させない。
【０００９】記憶部９２は、信号生成部９９にタイミン
グ信号を生成させるための情報と、継続保留指示信号を
継続保留指示部に生成させるための継続回数情報とを、
記憶している。そして、番地信号発生部９１から入力さ
れた番地信号９５に応じて、当該番地に格納された情報
（タイミング信号生成情報または継続回数情報）を出力
する。
グ信号を生成させるための情報と、継続保留指示信号を
継続保留指示部に生成させるための継続回数情報とを、
記憶している。そして、番地信号発生部９１から入力さ
れた番地信号９５に応じて、当該番地に格納された情報
（タイミング信号生成情報または継続回数情報）を出力
する。
【００１０】継続保留指示部９３は、記憶部９２から継
続回数情報を入力すると、継続保留指示信号９７を生成
し、番地信号発生部９１に送る。
続回数情報を入力すると、継続保留指示信号９７を生成
し、番地信号発生部９１に送る。
【００１１】信号生成部９９は、タイミング信号生成の
ための情報を記憶部９２から入力し、タイミング信号９
８を生成する。
ための情報を記憶部９２から入力し、タイミング信号９
８を生成する。
【００１２】このような構成のタイミング信号発生回路
によれば、基準信号９４の変化に応じてタイミング信号
９８を出力させることができる。また、タイミング信号
の変化の無い時間帯は番地信号発生部９１での計数を保
留するようにしたので、番地信号９５の信号数を少なく
することができ、したがって、記憶部９２の記憶容量を
少なくすることができる。
によれば、基準信号９４の変化に応じてタイミング信号
９８を出力させることができる。また、タイミング信号
の変化の無い時間帯は番地信号発生部９１での計数を保
留するようにしたので、番地信号９５の信号数を少なく
することができ、したがって、記憶部９２の記憶容量を
少なくすることができる。
【００１３】
【発明が解決しようとする課題】しかしながら、図７、
図８に示したタイミング信号発生回路には、それぞれ、
以下のような欠点があった。
図８に示したタイミング信号発生回路には、それぞれ、
以下のような欠点があった。
【００１４】図７に示したタイミング信号発生回路は、
タイミング信号設定部８１およびタイミング信号発生部
８２が記憶を含まない論理回路のみによって構成されて
いる。したがって、発生させることができるパターンは
特定のものに限られ、回路の変更なしに様々なパターン
を発生させることはできない。このため、図８に示した
ようなタイミング信号発生回路を無線機器の無線部制御
に使用する場合、特定の無線部にしか対応できなくなっ
てしまう。
タイミング信号設定部８１およびタイミング信号発生部
８２が記憶を含まない論理回路のみによって構成されて
いる。したがって、発生させることができるパターンは
特定のものに限られ、回路の変更なしに様々なパターン
を発生させることはできない。このため、図８に示した
ようなタイミング信号発生回路を無線機器の無線部制御
に使用する場合、特定の無線部にしか対応できなくなっ
てしまう。
【００１５】一方、図８に示したタイミング信号発生回
路は、記憶部９２を備えてはいるが、この記憶部９２の
記憶情報の読み出しは番地信号発生部９１による計数値
および継続保留信号９７で制御されるだけである。
路は、記憶部９２を備えてはいるが、この記憶部９２の
記憶情報の読み出しは番地信号発生部９１による計数値
および継続保留信号９７で制御されるだけである。
【００１６】しかし、一般に、無線機器の無線部に使用
するタイミング信号発生回路では、同時に複数のタイミ
ング信号を発生させる必要があるとともに、これらのタ
イミング信号のパターンを適宜切り換える必要がある。
このため、図８に示したようなタイミング信号発生回路
をそのまま無線部に使用しようとすると、記憶部９２の
記憶内容をその都度書き換えることが必要になってしま
う。
するタイミング信号発生回路では、同時に複数のタイミ
ング信号を発生させる必要があるとともに、これらのタ
イミング信号のパターンを適宜切り換える必要がある。
このため、図８に示したようなタイミング信号発生回路
をそのまま無線部に使用しようとすると、記憶部９２の
記憶内容をその都度書き換えることが必要になってしま
う。
【００１７】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、同時に生成される−又は複数
のタイミング信号のそれぞれについて、信号パターンを
適宜切り換えることを可能とするタイミング信号発生回
路を提供することを目的とする。
みてなされたものであり、同時に生成される−又は複数
のタイミング信号のそれぞれについて、信号パターンを
適宜切り換えることを可能とするタイミング信号発生回
路を提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明に係るタイミング
信号発生回路は、タイミング信号のパターン情報を複数
種類記憶する記憶部と、タイミング信号のパターンを選
択するタイミング信号パターン設定部と、前記記憶部に
供給するアドレス値を変化させることにより、前記タイ
ミング信号パターン設定部が選択したパターンに対応す
る前記パターン情報を前記記憶部から順次出力させるア
ドレス制御部と、前記記憶部が出力した前記パターン情
報に対応するタイミング信号を出力するタイミング信号
パターン出力制御部と、を備えたことを特徴とする。
信号発生回路は、タイミング信号のパターン情報を複数
種類記憶する記憶部と、タイミング信号のパターンを選
択するタイミング信号パターン設定部と、前記記憶部に
供給するアドレス値を変化させることにより、前記タイ
ミング信号パターン設定部が選択したパターンに対応す
る前記パターン情報を前記記憶部から順次出力させるア
ドレス制御部と、前記記憶部が出力した前記パターン情
報に対応するタイミング信号を出力するタイミング信号
パターン出力制御部と、を備えたことを特徴とする。
【００１９】
【作用】本発明は、記憶部にタイミング信号のパターン
情報を複数種類記憶させることとし、これらのパターン
情報のうちタイミング信号パターン設定部が選択したパ
ターンに対応するものを、アドレス制御部で順次読み出
してタイミング信号を生成することとしたものである。
情報を複数種類記憶させることとし、これらのパターン
情報のうちタイミング信号パターン設定部が選択したパ
ターンに対応するものを、アドレス制御部で順次読み出
してタイミング信号を生成することとしたものである。
【００２０】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。
て説明する。
【００２１】（実施例１）本発明の第１の実施例に係る
タイミング信号発生回路（請求項１〜４に対応する）に
ついて、図１〜図５を用いて説明する。
タイミング信号発生回路（請求項１〜４に対応する）に
ついて、図１〜図５を用いて説明する。
【００２２】図１は、本実施例に係るタイミング信号発
生回路の構成を概略的に示すブロック図である。
生回路の構成を概略的に示すブロック図である。
【００２３】同図において、記憶部１０１は、タイミン
グ信号のパターン情報を複数種類記憶している。ここ
で、一種類のタイミング信号は、信号Ａ，Ｂ，Ｃ，Ｄの
四つの信号からなっている。この記憶部１０１には、後
述するタイミング信号パターン設定部１０３によるパタ
ーン情報を書き換え等を行うためのデータ線１０５と、
タイミング信号生成時のパターン情報の読み出しを行う
ためのデータ線１０６およびアドレス信号線１０７とが
接続されている。
グ信号のパターン情報を複数種類記憶している。ここ
で、一種類のタイミング信号は、信号Ａ，Ｂ，Ｃ，Ｄの
四つの信号からなっている。この記憶部１０１には、後
述するタイミング信号パターン設定部１０３によるパタ
ーン情報を書き換え等を行うためのデータ線１０５と、
タイミング信号生成時のパターン情報の読み出しを行う
ためのデータ線１０６およびアドレス信号線１０７とが
接続されている。
【００２４】アドレス制御部１０２は、タイミング信号
の生成時に、タイミング信号パターン設定部１０３が選
択したパターンに対応するパターン情報を、記憶部１０
１から順次出力させる。このため、アドレス制御部１０
２は、データ線１０６およびアドレス信号線１０７と接
続され、また、データ線１０８を介してタイミング信号
パターン設定部１０３と接続されている。さらに、デー
タ線１１１を介して、外部から基準クロックを入力す
る。
の生成時に、タイミング信号パターン設定部１０３が選
択したパターンに対応するパターン情報を、記憶部１０
１から順次出力させる。このため、アドレス制御部１０
２は、データ線１０６およびアドレス信号線１０７と接
続され、また、データ線１０８を介してタイミング信号
パターン設定部１０３と接続されている。さらに、デー
タ線１１１を介して、外部から基準クロックを入力す
る。
【００２５】タイミング信号パターン設定部１０３は、
外部の信号線１０９から入力された制御信号に基づい
て、タイミング信号のパターンを選択する。また、記憶
部１０１へのパターン情報の書き換え等も、このタイミ
ング信号パターン設定部１０３によって行われる。この
ため、このタイミング信号パターン設定部１０３は、デ
ータ線１０５，１０８，１０９と接続されている。
外部の信号線１０９から入力された制御信号に基づい
て、タイミング信号のパターンを選択する。また、記憶
部１０１へのパターン情報の書き換え等も、このタイミ
ング信号パターン設定部１０３によって行われる。この
ため、このタイミング信号パターン設定部１０３は、デ
ータ線１０５，１０８，１０９と接続されている。
【００２６】タイミング信号パターン出力制御部１０４
は、記憶部１０１が出力したパターン情報をデータ線１
０６から入力してタイミング信号を生成し、データ線１
１０に出力する。このとき、タイミング信号を出力する
タイミングは、制御線１１２を用いて、アドレス制御部
１０２によって制御される。また、データ線１１３を介
してタイミング信号パターン設定部から入力した制御信
号により、パターン情報に基づいて生成したタイミング
情報を反転して出力したり、このタイミング情報をマス
クして出力したりすることも可能である。さらには、外
部のデータ線１０９から、タイミング信号パターン設定
部１０３およびデ−タ線１１３を介して入力したタイミ
ング信号を、そのまま出力すること（または反転、マス
ク等を行って出力すること）も可能である。
は、記憶部１０１が出力したパターン情報をデータ線１
０６から入力してタイミング信号を生成し、データ線１
１０に出力する。このとき、タイミング信号を出力する
タイミングは、制御線１１２を用いて、アドレス制御部
１０２によって制御される。また、データ線１１３を介
してタイミング信号パターン設定部から入力した制御信
号により、パターン情報に基づいて生成したタイミング
情報を反転して出力したり、このタイミング情報をマス
クして出力したりすることも可能である。さらには、外
部のデータ線１０９から、タイミング信号パターン設定
部１０３およびデ−タ線１１３を介して入力したタイミ
ング信号を、そのまま出力すること（または反転、マス
ク等を行って出力すること）も可能である。
【００２７】なお、データ線１１０は、複数のタイミン
グ信号（本実施例では信号Ａ，Ｂ，Ｃ，Ｄとする）信号
Ａ，Ｂ，Ｃ，Ｄを出力するための複数本の信号線（本実
施例では４本とする）からなっている。
グ信号（本実施例では信号Ａ，Ｂ，Ｃ，Ｄとする）信号
Ａ，Ｂ，Ｃ，Ｄを出力するための複数本の信号線（本実
施例では４本とする）からなっている。
【００２８】次に、図１に示したタイミング信号発生回
路の動作について、図２〜図４を用いて説明する。
路の動作について、図２〜図４を用いて説明する。
【００２９】まず、記憶部１０１にパターン情報を書き
込むときの動作について、図２を用いて説明する。
込むときの動作について、図２を用いて説明する。
【００３０】ここで、図２は、記憶部１０１に記憶され
たパターン情報の一例を説明するための概念図であり、
一種類のパターン情報のみを表している。
たパターン情報の一例を説明するための概念図であり、
一種類のパターン情報のみを表している。
【００３１】同図に示したように、記憶部１０１のｍ番
地からｍ＋５番地のそれぞれにおいて、ビットｊには信
号Ｄの値が記憶され、ビットｊ＋１には信号Ｃの値が記
憶され、ビットｊ＋２には信号Ｂの値が記憶され、さら
に、ビットｊ＋３には信号Ａの値が記憶される。また、
同じくｍ番地〜ｍ＋５番地のビットｉ，ｉ＋１には、そ
れぞれ、その番地の信号値を保持する時間（信号保持時
間）が二進数情報として記憶される。
地からｍ＋５番地のそれぞれにおいて、ビットｊには信
号Ｄの値が記憶され、ビットｊ＋１には信号Ｃの値が記
憶され、ビットｊ＋２には信号Ｂの値が記憶され、さら
に、ビットｊ＋３には信号Ａの値が記憶される。また、
同じくｍ番地〜ｍ＋５番地のビットｉ，ｉ＋１には、そ
れぞれ、その番地の信号値を保持する時間（信号保持時
間）が二進数情報として記憶される。
【００３２】このようなパターン情報を書き込む場合に
は、まず、タイミング信号パターン設定部１０３の制御
によって、アドレス制御部が、アドレス信号線１０７に
アドレス「ｍ」を出力する。また、これと同時に、タイ
ミング信号パターン設定部１０３が、番地ｍに書き込ま
れるべきデータ、すなわち「・・・，０，０，０，１，
・・・，０，１，・・・」を、データ線１０５に出力す
る。これにより、記憶部１０１のｍ番地には、図２に示
したようなパターン情報が書き込まれる。以下、同様に
して、ｍ＋１〜ｍ＋５番地の書き込みも行うことによ
り、一種類分のパターン情報を記憶部１０１に書き込む
ことができる。
は、まず、タイミング信号パターン設定部１０３の制御
によって、アドレス制御部が、アドレス信号線１０７に
アドレス「ｍ」を出力する。また、これと同時に、タイ
ミング信号パターン設定部１０３が、番地ｍに書き込ま
れるべきデータ、すなわち「・・・，０，０，０，１，
・・・，０，１，・・・」を、データ線１０５に出力す
る。これにより、記憶部１０１のｍ番地には、図２に示
したようなパターン情報が書き込まれる。以下、同様に
して、ｍ＋１〜ｍ＋５番地の書き込みも行うことによ
り、一種類分のパターン情報を記憶部１０１に書き込む
ことができる。
【００３３】次に、図２に示したパターン情報を用いて
タイミング信号を生成する方法について説明する。
タイミング信号を生成する方法について説明する。
【００３４】まず、タイミング信号パターン設定部１０
３が、データ線１０９から入力した制御信号に基づい
て、タイミング信号のパターンの選択（すなわち、記憶
部１０１に記憶された複数種類のパターン情報のうちの
いずれを用いてタイミング信号を生成するのかの選択）
を行う。ここで、パターン情報として図２に示したもの
が選択されたものとすると、タイミング信号パターン設
定部１０３は、アドレス制御部１０２に、番地ｍ〜ｍ＋
５に記憶されたパターン情報を用いてタイミング信号を
生成することを示す制御情報を送る。
３が、データ線１０９から入力した制御信号に基づい
て、タイミング信号のパターンの選択（すなわち、記憶
部１０１に記憶された複数種類のパターン情報のうちの
いずれを用いてタイミング信号を生成するのかの選択）
を行う。ここで、パターン情報として図２に示したもの
が選択されたものとすると、タイミング信号パターン設
定部１０３は、アドレス制御部１０２に、番地ｍ〜ｍ＋
５に記憶されたパターン情報を用いてタイミング信号を
生成することを示す制御情報を送る。
【００３５】アドレス制御部１０２は、この情報を受け
とると、まず、記憶部１０１に、情報の読み出しを示す
信号と、アドレス「ｍ」とを出力する。これにより、記
憶部１０１は、データ線１０６に、ｍ番地の情報を出力
する。このとき、信号Ａ〜Ｄの信号値を示すデータ（ビ
ットｊ＋３〜ｊ）はタイミング信号パターン出力制御部
１０４に送られ、信号パターン保持時間を示すデータ
（ビットｉ，ｉ＋１）はアドレス制御部１０２に送られ
る。
とると、まず、記憶部１０１に、情報の読み出しを示す
信号と、アドレス「ｍ」とを出力する。これにより、記
憶部１０１は、データ線１０６に、ｍ番地の情報を出力
する。このとき、信号Ａ〜Ｄの信号値を示すデータ（ビ
ットｊ＋３〜ｊ）はタイミング信号パターン出力制御部
１０４に送られ、信号パターン保持時間を示すデータ
（ビットｉ，ｉ＋１）はアドレス制御部１０２に送られ
る。
【００３６】タイミング信号パターン出力制御部１０４
は、記憶部１０１から入力したデータに対応するタイミ
ング信号を、内部にラッチする。そして、信号線１１２
を介してアドレス制御部１０２から入力した制御信号に
基づいて、ラッチし、出力する（図３の時刻ｔ0 参
照）。
は、記憶部１０１から入力したデータに対応するタイミ
ング信号を、内部にラッチする。そして、信号線１１２
を介してアドレス制御部１０２から入力した制御信号に
基づいて、ラッチし、出力する（図３の時刻ｔ0 参
照）。
【００３７】また、アドレス制御部１０２は、番地デー
タの出力値を記憶部から入力した２ビット情報（ｉ，ｉ
＋１）が示す値の基準クロック分だけ維持させる。図２
において、この値（ｉ，ｉ＋１からなる二進数表示）は
十進数で「１」なので、１クロック分の間、記憶部１０
１がｍ番地のパターン情報の出力を続け、タイミング信
号パターン出力制御部１０４もｍ番地の信号値の出力を
続ける。
タの出力値を記憶部から入力した２ビット情報（ｉ，ｉ
＋１）が示す値の基準クロック分だけ維持させる。図２
において、この値（ｉ，ｉ＋１からなる二進数表示）は
十進数で「１」なので、１クロック分の間、記憶部１０
１がｍ番地のパターン情報の出力を続け、タイミング信
号パターン出力制御部１０４もｍ番地の信号値の出力を
続ける。
【００３８】次に、アドレス制御部１０２は、番地デー
タの出力値を「ｍ＋１」に変更する。これによって、タ
イミング信号パターン出力制御部１０４は、記憶部から
新たに入力したデータに基づいてタイミング信号が生成
され、アドレス制御部から入力した制御信号によりラッ
チされる。そして、時刻ｔ1 から１クロック分の時間が
経過すると、番地データの出力値が、番地ｍ＋２に格納
されたパターン情報に基づくものに変化する（図３の時
刻ｔ2 参照）。
タの出力値を「ｍ＋１」に変更する。これによって、タ
イミング信号パターン出力制御部１０４は、記憶部から
新たに入力したデータに基づいてタイミング信号が生成
され、アドレス制御部から入力した制御信号によりラッ
チされる。そして、時刻ｔ1 から１クロック分の時間が
経過すると、番地データの出力値が、番地ｍ＋２に格納
されたパターン情報に基づくものに変化する（図３の時
刻ｔ2 参照）。
【００３９】以下同様にして、ｍ＋２〜ｍ＋５番地のパ
ターン情報に基づくタイミング信号の生成を行う。これ
により、図３に示すようなタイミング信号を得ることが
できる。
ターン情報に基づくタイミング信号の生成を行う。これ
により、図３に示すようなタイミング信号を得ることが
できる。
【００４０】本実施例においては、記憶部１０１の記憶
情報量は、（信号本数＋信号パターン保持時間を表現す
るビット数）ビット×（信号値の変化点数）ワードとな
る。このように、パターン情報の一つとして信号パター
ンを保持する時間を採用することにより、１クロック毎
の信号値をすべて記憶部１０１に記憶させる場合より
も、情報量を遥かに少なくすることができる。
情報量は、（信号本数＋信号パターン保持時間を表現す
るビット数）ビット×（信号値の変化点数）ワードとな
る。このように、パターン情報の一つとして信号パター
ンを保持する時間を採用することにより、１クロック毎
の信号値をすべて記憶部１０１に記憶させる場合より
も、情報量を遥かに少なくすることができる。
【００４１】なお、図２では、パターン情報の一つとし
て信号パターンを保持する時間を採用したが、これに代
えて、タイミング信号の出力開始時刻（すなわち図３の
ｔ0）からの経過時間（信号パターン変化時間）を採用
してもよい。このような場合のパターン情報の一例を図
４に示す。
て信号パターンを保持する時間を採用したが、これに代
えて、タイミング信号の出力開始時刻（すなわち図３の
ｔ0）からの経過時間（信号パターン変化時間）を採用
してもよい。このような場合のパターン情報の一例を図
４に示す。
【００４２】同図において、信号パターン変化時刻を示
す情報は、それぞれビットｉ，ｉ＋１，ｉ＋２に格納さ
れている。
す情報は、それぞれビットｉ，ｉ＋１，ｉ＋２に格納さ
れている。
【００４３】図４に示したようなパターン情報を使用す
る場合も、開始時刻ｔ0 から１クロック後には、出力信
号値Ａ〜Ｄはｍ番地の信号値からｍ＋１番地の信号値に
切り換えられ、さらに、開始時刻ｔ0 から２クロック後
（すなわち時刻ｔ1 から１クロック後）にはｍ＋１番地
の信号値からｍ＋２番地の信号値に切り換えられる。そ
して、以下同様にして、ビットｉ，ｉ＋１，ｉ＋２に格
納されている情報に基づいて番地を切り換えることによ
り、図３と同一のタイミング信号のパターンを得ること
ができる。
る場合も、開始時刻ｔ0 から１クロック後には、出力信
号値Ａ〜Ｄはｍ番地の信号値からｍ＋１番地の信号値に
切り換えられ、さらに、開始時刻ｔ0 から２クロック後
（すなわち時刻ｔ1 から１クロック後）にはｍ＋１番地
の信号値からｍ＋２番地の信号値に切り換えられる。そ
して、以下同様にして、ビットｉ，ｉ＋１，ｉ＋２に格
納されている情報に基づいて番地を切り換えることによ
り、図３と同一のタイミング信号のパターンを得ること
ができる。
【００４４】このように、本実施例によれば、複数種類
のパターン情報を記憶部１０１に書き込むことができ、
さらに、これらのパターン情報から任意のパターンをタ
イミング信号パターン設定部１０３で選択してタイミン
グ信号を生成することができるので、タイミング信号の
パターンを適宜切り換えることが可能となる。
のパターン情報を記憶部１０１に書き込むことができ、
さらに、これらのパターン情報から任意のパターンをタ
イミング信号パターン設定部１０３で選択してタイミン
グ信号を生成することができるので、タイミング信号の
パターンを適宜切り換えることが可能となる。
【００４５】（実施例２）次に、本発明の第２の実施例
に係るタイミング信号発生回路（請求項１〜５に対応す
る）について、図５および図６を用いて説明する。
に係るタイミング信号発生回路（請求項１〜５に対応す
る）について、図５および図６を用いて説明する。
【００４６】図５は、本実施例に係るタイミング信号発
生回路の構成を概略的に示すブロック図である。
生回路の構成を概略的に示すブロック図である。
【００４７】同図において、図１と同じ符号を付した構
成部は、それぞれ、図１の場合と同じものを示してい
る。
成部は、それぞれ、図１の場合と同じものを示してい
る。
【００４８】記憶部１０１は、パターン情報としてのデ
ータイネーブル信号を信号線１０６ａから出力し、同じ
くパターン情報としてのクロックイネーブル信号を信号
線１０６ｂから出力する。
ータイネーブル信号を信号線１０６ａから出力し、同じ
くパターン情報としてのクロックイネーブル信号を信号
線１０６ｂから出力する。
【００４９】また、タイミング信号パターン出力制御部
３００において、シフトレジスタ３０１は、データ線１
１３から入力したデータ情報を、転送データとして出力
する。なお、このデータ情報は、外部のデータ線１０９
から入力され、タイミング信号パターン設定部１０３に
よってタイミング信号パターン出力制御部３００に供給
される。
３００において、シフトレジスタ３０１は、データ線１
１３から入力したデータ情報を、転送データとして出力
する。なお、このデータ情報は、外部のデータ線１０９
から入力され、タイミング信号パターン設定部１０３に
よってタイミング信号パターン出力制御部３００に供給
される。
【００５０】ＬＤ信号発生回路３０２は、記憶部１０１
から出力されたパターン情報のうち、データイネーブル
信号を取り込んでロード信号に変換し、シフトレジスタ
３０１のロード入力端子に供給する。
から出力されたパターン情報のうち、データイネーブル
信号を取り込んでロード信号に変換し、シフトレジスタ
３０１のロード入力端子に供給する。
【００５１】Ｔフリップフロップ３０３は、信号線１０
６ａから入力されたデータイネーブル信号がハイレベル
の時は、基準クロックに同期したクロック信号をシフト
レジスタ３０１のクロック入力端子に供給する。一方、
データイネーブル信号がローレベルの時は、クロック信
号を出力しない。
６ａから入力されたデータイネーブル信号がハイレベル
の時は、基準クロックに同期したクロック信号をシフト
レジスタ３０１のクロック入力端子に供給する。一方、
データイネーブル信号がローレベルの時は、クロック信
号を出力しない。
【００５２】Ｔフリップフロップ３０４は、信号線１０
６ｂから入力されたクロックイネーブル信号がハイレベ
ルの時は、基準クロックに同期した転送クロック信号
を、外部に出力する。一方、クロック・イネーブル信号
がローレベルの時は、転送クロック信号を出力しない。
６ｂから入力されたクロックイネーブル信号がハイレベ
ルの時は、基準クロックに同期した転送クロック信号
を、外部に出力する。一方、クロック・イネーブル信号
がローレベルの時は、転送クロック信号を出力しない。
【００５３】次に、図５に示したタイミング信号発生回
路の動作について、図６のタイミングチャートを用いて
説明する。
路の動作について、図６のタイミングチャートを用いて
説明する。
【００５４】記憶部１０１にパターン情報を書き込むと
きの動作については、上述の実施例１の場合と同様であ
るので、説明を省略する。
きの動作については、上述の実施例１の場合と同様であ
るので、説明を省略する。
【００５５】図５に示したタイミング信号発生回路にお
けるタイミング信号の生成は、以下のような方法で行わ
れる。
けるタイミング信号の生成は、以下のような方法で行わ
れる。
【００５６】まず、実施例１の場合と同様、タイミング
信号パターン設定部１０３が、データ線１０９から入力
した制御信号に基づいて、タイミング信号のパターンの
種類を選択し、その選択結果をアドレス制御部１０２に
送る。ここでは、パターン情報として、記憶部１０１の
番地ｍ〜ｍ＋５に記憶されたパターン情報が選択された
ものとする。
信号パターン設定部１０３が、データ線１０９から入力
した制御信号に基づいて、タイミング信号のパターンの
種類を選択し、その選択結果をアドレス制御部１０２に
送る。ここでは、パターン情報として、記憶部１０１の
番地ｍ〜ｍ＋５に記憶されたパターン情報が選択された
ものとする。
【００５７】アドレス制御部１０２は、この情報を受け
とると、まず、記憶部１０１に、情報の読み出しを示す
信号と、アドレス「ｍ」とを出力する。これにより、記
憶部１０１は、データ線１０６ａ，１０６ｂ，１０６ｃ
に、ｍ番地の情報を出力する。このとき、データイネー
ブル信号およびクロックイネーブル信号（すなわち、デ
ータ信号線１０６ａ，１０６ｂのデータ）はタイミング
信号パターン出力制御部３００に送られ、信号パターン
保持時間を示すデータはアドレス制御部１０２に送られ
る。
とると、まず、記憶部１０１に、情報の読み出しを示す
信号と、アドレス「ｍ」とを出力する。これにより、記
憶部１０１は、データ線１０６ａ，１０６ｂ，１０６ｃ
に、ｍ番地の情報を出力する。このとき、データイネー
ブル信号およびクロックイネーブル信号（すなわち、デ
ータ信号線１０６ａ，１０６ｂのデータ）はタイミング
信号パターン出力制御部３００に送られ、信号パターン
保持時間を示すデータはアドレス制御部１０２に送られ
る。
【００５８】アドレス制御部１０２は、実施例１の場合
と同様、タイミング信号パターン出力制御部１０４が出
力するタイミング信号の信号値を、記憶部１０１から入
力した信号パターン保持時間（または信号パターン変化
時間）が示す値の基準クロック分だけ維持させた後、番
地データの出力値を「ｍ＋１」に変更する。これによっ
て、記憶部１０１は、ｍ＋１番地に記憶されたパターン
情報を出力する。そして、以下同様にして、ｍ＋２〜ｍ
＋５番地のパターン情報を順次出力する。
と同様、タイミング信号パターン出力制御部１０４が出
力するタイミング信号の信号値を、記憶部１０１から入
力した信号パターン保持時間（または信号パターン変化
時間）が示す値の基準クロック分だけ維持させた後、番
地データの出力値を「ｍ＋１」に変更する。これによっ
て、記憶部１０１は、ｍ＋１番地に記憶されたパターン
情報を出力する。そして、以下同様にして、ｍ＋２〜ｍ
＋５番地のパターン情報を順次出力する。
【００５９】記憶部１０１が出力するパターン情報のう
ち、データイネーブル信号は、上述のように、ロード信
号およびクロック信号に変換される。
ち、データイネーブル信号は、上述のように、ロード信
号およびクロック信号に変換される。
【００６０】そして、データイネーブル信号がハイレベ
ルのときは、データ線１１３から入力されたデータ情報
が、転送データとして出力される。一方、データイネー
ブル信号がローレベルのときは、転送データは変化しな
い。
ルのときは、データ線１１３から入力されたデータ情報
が、転送データとして出力される。一方、データイネー
ブル信号がローレベルのときは、転送データは変化しな
い。
【００６１】また、クロックイネーブル信号がハイレベ
ルのときは、Ｔフリップフロップより、転送クロックが
出力される（図６参照）。
ルのときは、Ｔフリップフロップより、転送クロックが
出力される（図６参照）。
【００６２】タイミング信号として転送データや転送ク
ロックを出力する場合は、信号の変化点が非常に多くな
る。したがって、上述の実施例１のようなタイミング信
号発生回路を使用する場合は、記憶部に記憶するデータ
量が非常に多くなってしまう。また、転送データとして
は、毎回違うデータを送るのが一般的であるので、一旦
記憶部に記憶させたあとでタイミング信号に変換して出
力するのは、効率的でない。これに対して、本実施例に
おいては、データ情報をタイミング信号パターン設定部
１０３を介して外部のデータ線１０９から取り込むこと
とし、この転送データの出力タイミングのみを、パター
ン情報として記憶部１０１に記憶させることとしたの
で、外部から供給されたデータ情報を直接転送データと
して使用することができ、また、記憶部１０１の記憶情
報量を少なくすることができる。
ロックを出力する場合は、信号の変化点が非常に多くな
る。したがって、上述の実施例１のようなタイミング信
号発生回路を使用する場合は、記憶部に記憶するデータ
量が非常に多くなってしまう。また、転送データとして
は、毎回違うデータを送るのが一般的であるので、一旦
記憶部に記憶させたあとでタイミング信号に変換して出
力するのは、効率的でない。これに対して、本実施例に
おいては、データ情報をタイミング信号パターン設定部
１０３を介して外部のデータ線１０９から取り込むこと
とし、この転送データの出力タイミングのみを、パター
ン情報として記憶部１０１に記憶させることとしたの
で、外部から供給されたデータ情報を直接転送データと
して使用することができ、また、記憶部１０１の記憶情
報量を少なくすることができる。
【００６３】このように、本実施例によっても、上述の
実施例１の場合と同様、複数種類のパターン情報から任
意のパターンを選択して、タイミング信号を生成するこ
とができる。
実施例１の場合と同様、複数種類のパターン情報から任
意のパターンを選択して、タイミング信号を生成するこ
とができる。
【００６４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、１又は複数のタイミング信号のそれぞれについ
て、信号パターンを適宜切り換えることが可能なタイミ
ング信号発生回路を提供することができる。
れば、１又は複数のタイミング信号のそれぞれについ
て、信号パターンを適宜切り換えることが可能なタイミ
ング信号発生回路を提供することができる。
【００６５】したがって、本発明を無線機器の無線部制
御に適用する場合には、任意の無線部のためのタイミン
グ信号を、回路の変更なしに生成することができる。
御に適用する場合には、任意の無線部のためのタイミン
グ信号を、回路の変更なしに生成することができる。
【００６６】また、本発明によれば、記憶部の記憶情報
量を少なくすることができるので、タイミング信号発生
回路の小形化や低価格化に有効である。
量を少なくすることができるので、タイミング信号発生
回路の小形化や低価格化に有効である。
【図１】実施例１に係るタイミング信号発生回路の構成
を概略的に示すブロック図である。
を概略的に示すブロック図である。
【図２】実施例１で使用するパターン情報の一例を説明
するための概念図である。
するための概念図である。
【図３】実施例１に係るタイミング信号発生回路で生成
するタイミング信号の一例を示す図である。
するタイミング信号の一例を示す図である。
【図４】実施例１で使用するパターン情報の他の例を説
明するための概念図である。
明するための概念図である。
【図５】実施例２に係るタイミング信号発生回路の構成
を概略的に示すブロック図である。
を概略的に示すブロック図である。
【図６】実施例２に係るタイミング信号発生回路の動作
を説明するためのタイミングチャートである。
を説明するためのタイミングチャートである。
【図７】従来のタイミング信号発生回路の一構成例を示
すブロック図である。
すブロック図である。
【図８】従来のタイミング信号発生回路の他の構成例を
示すブロック図である。
示すブロック図である。
１０１ 記憶部 １０２ アドレス制御部 １０３ タイミング信号パターン設定部 １０４ タイミング信号パターン出力制御部 １０５，１０６，１０７，１０８，１０９，１１０，１
１３ データ線
１３ データ線
Claims (5)
- 【請求項１】タイミング信号のパターン情報を複数種類
記憶する記憶部と、 タイミング信号のパターンを選択するタイミング信号パ
ターン設定部と、 前記記憶部に供給するアドレス値を変化させることによ
り、前記タイミング信号パターン設定部が選択したパタ
ーンに対応する前記パターン情報を前記記憶部から順次
出力させるアドレス制御部と、 前記記憶部が出力した前記パターン情報に対応するタイ
ミング信号を出力するタイミング信号パターン出力制御
部と、 を備えたことを特徴とするタイミング信号発生回路。 - 【請求項２】前記記憶部が記憶する前記タイミング信号
パターン情報が、タイミング信号の信号値を示す情報
と、各タイミング信号の出力を保持する時間を示す情報
とを含み、 前記アドレス制御部が、前記記憶部から入力した前記出
力を保持する時間を示す情報に基づいて、前記アドレス
値の出力タイミングを制御することを特徴とする請求項
１記載のタイミング信号発生回路。 - 【請求項３】前記記憶部が記憶する前記タイミング信号
パターン情報が、タイミング信号の信号値を示す情報
と、各タイミング信号の出力を変化させる時刻を示す情
報とを含み、 前記アドレス制御部が、前記記憶部から入力した前記出
力を変化させる時刻を示す情報に基づいて、前記アドレ
ス値の出力タイミングを制御することを特徴とする請求
項１記載のタイミング信号発生回路。 - 【請求項４】前記パターン情報を前記記憶部に書き込む
ための手段をさらに備えたことを特徴とする請求項１〜
３のいずれかに記載のタイミング信号発生回路。 - 【請求項５】前記タイミング信号パターン出力制御部
が、外部から入力されたデータ情報と前記記憶部から入
力されたパターン情報とを用いてタイミング信号を生成
することを特徴とする請求項１〜４のいずれかに記載の
タイミング信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040292A JPH08237084A (ja) | 1995-02-28 | 1995-02-28 | タイミング信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040292A JPH08237084A (ja) | 1995-02-28 | 1995-02-28 | タイミング信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237084A true JPH08237084A (ja) | 1996-09-13 |
Family
ID=12576538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7040292A Abandoned JPH08237084A (ja) | 1995-02-28 | 1995-02-28 | タイミング信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08237084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001218117A (ja) * | 2000-01-28 | 2001-08-10 | Biitekku:Kk | 固体撮像素子の駆動信号生成装置 |
-
1995
- 1995-02-28 JP JP7040292A patent/JPH08237084A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001218117A (ja) * | 2000-01-28 | 2001-08-10 | Biitekku:Kk | 固体撮像素子の駆動信号生成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416746A (en) | Memory circuit for alternately accessing data within a period of address data | |
| JPH08237084A (ja) | タイミング信号発生回路 | |
| US5708842A (en) | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external | |
| JP3909509B2 (ja) | シリアルインタフェース回路 | |
| JP2932627B2 (ja) | 表示装置 | |
| JP2969896B2 (ja) | Ｒａｍのデータ書き込み制御方法 | |
| JP3211238B2 (ja) | 画像データ時間軸変換回路 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPH064436A (ja) | シリアルデータ送信回路 | |
| JPH06266857A (ja) | マイクロコンピュ−タの出力切換回路 | |
| JPH06188635A (ja) | 任意波形発生装置 | |
| JPH04106793A (ja) | メモリインタフェース回路 | |
| JPH0785261A (ja) | 鏡像処理装置 | |
| JPH10105457A (ja) | メモリ制御システムおよびメモリ制御回路 | |
| JP3254781B2 (ja) | 半導体装置 | |
| JP2970711B2 (ja) | タイムスロット入れ替え回路方式 | |
| JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
| JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
| JPH04324191A (ja) | 半導体記憶装置 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPH08314813A (ja) | メモリ診断装置 | |
| JPH06348418A (ja) | 波形記憶装置のメモリ制御方法 | |
| JPH0721143A (ja) | 出力選択回路 | |
| JPH0393090A (ja) | ビデオメモリ | |
| JPH0620195B2 (ja) | 速度変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040427 |