JPH0669043B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669043B2 JPH0669043B2 JP59091272A JP9127284A JPH0669043B2 JP H0669043 B2 JPH0669043 B2 JP H0669043B2 JP 59091272 A JP59091272 A JP 59091272A JP 9127284 A JP9127284 A JP 9127284A JP H0669043 B2 JPH0669043 B2 JP H0669043B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- poly
- forming
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特に高速、高集
積度を目的とするバイポーラトランジスタのベース・コ
ンタクト領域の形成方法に関する。
積度を目的とするバイポーラトランジスタのベース・コ
ンタクト領域の形成方法に関する。
バイポーラ型半導体装置の高速化及び高集積化を考えて
みるとトランジスター素子のパターン寸法の縮小による
寄生容量の減少や寄生抵抗の低下が最も有効である。こ
のパターン寸法を決めている要因としては、トランジス
ターが、n+,p+,p-,n-型等の種々の不純物添加領域が形
成されており、それらの領域を形成する為や、それら領
域間を接合する為にマージンが必要であることや、拡散
領域の面積により抵抗値や許容電流が決まること等があ
る。このマージンを小さくする方法として自己整合法を
用いた製造方法が種々検討されているが、その中の１つ
にベース引き出し電極を形成した後に、該電極パターン
を用いてベース・コンタクト領域及びエミッタ領域を自
己整合により形成する方法がある。第１図〜第８図にこ
の従来の製造方法によりnpnトランジスターを製造する
場合の主たる部分の断面図を示す。
みるとトランジスター素子のパターン寸法の縮小による
寄生容量の減少や寄生抵抗の低下が最も有効である。こ
のパターン寸法を決めている要因としては、トランジス
ターが、n+,p+,p-,n-型等の種々の不純物添加領域が形
成されており、それらの領域を形成する為や、それら領
域間を接合する為にマージンが必要であることや、拡散
領域の面積により抵抗値や許容電流が決まること等があ
る。このマージンを小さくする方法として自己整合法を
用いた製造方法が種々検討されているが、その中の１つ
にベース引き出し電極を形成した後に、該電極パターン
を用いてベース・コンタクト領域及びエミッタ領域を自
己整合により形成する方法がある。第１図〜第８図にこ
の従来の製造方法によりnpnトランジスターを製造する
場合の主たる部分の断面図を示す。
第１図はｎ型シリコン基板11上に第１の絶縁体膜12（酸
化膜、窒化膜の重層膜）を約1500Å（酸化膜500Åと窒
化膜1000Å）の膜厚で形成し、該膜上に多結晶シリコン
膜（Poly Si膜）13を約2500Åの膜厚で形成し、その上
に第２の絶縁体膜14（酸化膜、Poly Si膜、窒化膜等の
組み合せ膜）を約0.7μｍの膜厚で形成した所である。
次に写真食刻法とプラズマ・ドライエッチ法の組み合わ
せにより第２の絶縁膜体14を部分的に除去し、残存せる
第の絶縁体膜14をマスクとして、Poly Si膜13に不純物
の添加を行ないＰ型領域15を形成する（第２図）。この
時不純物添加方法としてはイオン注入法を用い、注入条
件としては、不純物はボロンでエネルギー（Ｅ）は50Ke
Vドーズ量（φ）は2E16cm-2が適当である。しかる後に
第２の絶縁体膜14を湿式エッチング法により側面エッチ
ングし、PolySi膜13でボロンが添加されていない領域を
巾0.3μｍ程度露出させる（第３図）。次に露出したボ
ロンが添加されていないPoly Si膜13を食刻し、孔25を
形成して第１の絶縁体膜12を部分的に露出させる（第４
図）。このとき食刻方法としては、KOH系の液体を用い
た湿式エッチングが適している。その後、順次第２の絶
縁体膜14を除去し、露出した第１の絶縁体膜12を除去
し、基板に達する開孔16を設け、ボロンが添加されてい
ないPoly Si膜13を除去する（第５図）。しかる後に、
再びPoly Si膜17を約3000Åの膜厚で形成し、熱処理を
加えて該Poly Si膜15からPoly Si膜17及びｎ型シリコン
基板11に不純物拡散を生ぜしめ、不純物添加領域18,19
を形成する（第６図）。この時、熱処理条件としては90
0℃,N2,6時間程度が適当でありPoly Si膜17中に約1.0μ
ｍ、ｎ型シリコン基板内に約0.3μｍ拡散される。その
結果絶縁体膜12上のPoly Si膜17にも絶縁体膜端から約
0.4μｍ内側まで拡散される。次にＰ型領域18以外のPol
y Si膜を、KOH系の湿式エッチング法により除去し開孔2
0を設ける（第７図）。その後、Poly Si膜18表面を熱酸
化し、シリコン酸化膜24を約0.3μｍの膜厚で形成す
る。次に、該酸化膜20をマスクとして第１の絶縁体膜を
部分的に食刻し、開孔20をシリコン基板に至達させ、そ
の開孔20を通してシリコン基板中にボロンを添加し、活
性ベース領域21を形成する。次に開孔20を覆うPoly Si
膜パターン23を形成し、該Poly Si膜23を通してｎ型不
純物（As又はリン）をシリコン内に添加し、エミッタ領
域22を形成する（第８図）。これによりnpnトランジス
ターのベース・エミッタ領域が自己整合的に形成され
る。
化膜、窒化膜の重層膜）を約1500Å（酸化膜500Åと窒
化膜1000Å）の膜厚で形成し、該膜上に多結晶シリコン
膜（Poly Si膜）13を約2500Åの膜厚で形成し、その上
に第２の絶縁体膜14（酸化膜、Poly Si膜、窒化膜等の
組み合せ膜）を約0.7μｍの膜厚で形成した所である。
次に写真食刻法とプラズマ・ドライエッチ法の組み合わ
せにより第２の絶縁膜体14を部分的に除去し、残存せる
第の絶縁体膜14をマスクとして、Poly Si膜13に不純物
の添加を行ないＰ型領域15を形成する（第２図）。この
時不純物添加方法としてはイオン注入法を用い、注入条
件としては、不純物はボロンでエネルギー（Ｅ）は50Ke
Vドーズ量（φ）は2E16cm-2が適当である。しかる後に
第２の絶縁体膜14を湿式エッチング法により側面エッチ
ングし、PolySi膜13でボロンが添加されていない領域を
巾0.3μｍ程度露出させる（第３図）。次に露出したボ
ロンが添加されていないPoly Si膜13を食刻し、孔25を
形成して第１の絶縁体膜12を部分的に露出させる（第４
図）。このとき食刻方法としては、KOH系の液体を用い
た湿式エッチングが適している。その後、順次第２の絶
縁体膜14を除去し、露出した第１の絶縁体膜12を除去
し、基板に達する開孔16を設け、ボロンが添加されてい
ないPoly Si膜13を除去する（第５図）。しかる後に、
再びPoly Si膜17を約3000Åの膜厚で形成し、熱処理を
加えて該Poly Si膜15からPoly Si膜17及びｎ型シリコン
基板11に不純物拡散を生ぜしめ、不純物添加領域18,19
を形成する（第６図）。この時、熱処理条件としては90
0℃,N2,6時間程度が適当でありPoly Si膜17中に約1.0μ
ｍ、ｎ型シリコン基板内に約0.3μｍ拡散される。その
結果絶縁体膜12上のPoly Si膜17にも絶縁体膜端から約
0.4μｍ内側まで拡散される。次にＰ型領域18以外のPol
y Si膜を、KOH系の湿式エッチング法により除去し開孔2
0を設ける（第７図）。その後、Poly Si膜18表面を熱酸
化し、シリコン酸化膜24を約0.3μｍの膜厚で形成す
る。次に、該酸化膜20をマスクとして第１の絶縁体膜を
部分的に食刻し、開孔20をシリコン基板に至達させ、そ
の開孔20を通してシリコン基板中にボロンを添加し、活
性ベース領域21を形成する。次に開孔20を覆うPoly Si
膜パターン23を形成し、該Poly Si膜23を通してｎ型不
純物（As又はリン）をシリコン内に添加し、エミッタ領
域22を形成する（第８図）。これによりnpnトランジス
ターのベース・エミッタ領域が自己整合的に形成され
る。
以上、従来プロセスを詳細に説明したが、この従来プロ
セスによると、第７図に示した様に、ベースコンタクト
部でPoly Si膜に大きな0.4μｍ程度の段を有したくびれ
26が生じる。このくびれ26が有ると、前記、Poly Si膜1
5からPoly Si膜17へ不純物拡散を行なう時に、拡散の障
害となり、拡散距離の均一性や再現性が悪くなる。この
拡散距離によりベース−エミッタ間の距離が決められて
いることから、トランジスター特性の均一性や再現性が
悪くなることとなり大きな欠点となっている。又、この
くびれ26の所でPoly Si膜の膜厚が薄くなっている為ベ
ース・コンタクト抵抗が大きくなるし、段部におけるパ
ターン切れ不良等の問題も無視できない。
セスによると、第７図に示した様に、ベースコンタクト
部でPoly Si膜に大きな0.4μｍ程度の段を有したくびれ
26が生じる。このくびれ26が有ると、前記、Poly Si膜1
5からPoly Si膜17へ不純物拡散を行なう時に、拡散の障
害となり、拡散距離の均一性や再現性が悪くなる。この
拡散距離によりベース−エミッタ間の距離が決められて
いることから、トランジスター特性の均一性や再現性が
悪くなることとなり大きな欠点となっている。又、この
くびれ26の所でPoly Si膜の膜厚が薄くなっている為ベ
ース・コンタクト抵抗が大きくなるし、段部におけるパ
ターン切れ不良等の問題も無視できない。
本発明はこれらの点を改善しようとするもので、前記、
従来プロセスにおいて、第４図のベースコンタクト用開
孔を設けた後に、該開孔の巾1/2以上の膜厚の多結晶シ
リコン膜を形成することにより、該孔を埋設し、平坦化
する。これにより、Poly Si膜への不純物添加が容易と
なり、その均一性や再現性も向上でき、ベース・コンタ
クト抵抗の低下や、パターン切れ不良等も防止できる。
従来プロセスにおいて、第４図のベースコンタクト用開
孔を設けた後に、該開孔の巾1/2以上の膜厚の多結晶シ
リコン膜を形成することにより、該孔を埋設し、平坦化
する。これにより、Poly Si膜への不純物添加が容易と
なり、その均一性や再現性も向上でき、ベース・コンタ
クト抵抗の低下や、パターン切れ不良等も防止できる。
すなわち本発明の特徴は、半導体基板表面に第１の絶縁
膜、第１の多結晶シリコン膜、第２の絶縁体膜を順次形
成する工程と、第２の絶縁膜を部分的に除去し、残存せ
る第２の絶縁体膜をマスクとして第１の多結晶シリコン
膜にＰ型不純物の添加を行ない第１のＰ型領域を形成す
る工程と、該第２の絶縁体膜を側面エッチする工程と、
残存せる第２の絶縁体膜と第１のＰ型領域を用いて第１
の多結晶シリコン膜に孔を形成する工程と、該孔により
露出した第１の絶縁体膜を食刻し、半導体基板表面を露
出させる工程と、該孔を第２の多結晶シリコン膜によっ
て埋める工程と、熱処理を加えて第１のＰ型領域から第
１および第２の多結晶シリコン膜及び半導体基板内にＰ
型不純物の拡散を生ぜしめ第２のＰ型領域を形成する工
程と該第１および第２の多結晶シリコン膜において該第
２のＰ型領域が形成されていない領域を選択的に除去し
開孔を形成する工程と、該開孔内の該第１の絶縁体膜を
除去し該半導体基板表面を露出させる工程と、該開孔内
にｎ型領域を形成する工程を含む半導体装置の製造方法
にある。
膜、第１の多結晶シリコン膜、第２の絶縁体膜を順次形
成する工程と、第２の絶縁膜を部分的に除去し、残存せ
る第２の絶縁体膜をマスクとして第１の多結晶シリコン
膜にＰ型不純物の添加を行ない第１のＰ型領域を形成す
る工程と、該第２の絶縁体膜を側面エッチする工程と、
残存せる第２の絶縁体膜と第１のＰ型領域を用いて第１
の多結晶シリコン膜に孔を形成する工程と、該孔により
露出した第１の絶縁体膜を食刻し、半導体基板表面を露
出させる工程と、該孔を第２の多結晶シリコン膜によっ
て埋める工程と、熱処理を加えて第１のＰ型領域から第
１および第２の多結晶シリコン膜及び半導体基板内にＰ
型不純物の拡散を生ぜしめ第２のＰ型領域を形成する工
程と該第１および第２の多結晶シリコン膜において該第
２のＰ型領域が形成されていない領域を選択的に除去し
開孔を形成する工程と、該開孔内の該第１の絶縁体膜を
除去し該半導体基板表面を露出させる工程と、該開孔内
にｎ型領域を形成する工程を含む半導体装置の製造方法
にある。
次に実施例により詳細に説明する。
第９図〜第14図に本発明の実施例によるnpnトランジス
ターの製造方法の主たる工程の断面図を示す。第９図及
び第10図は従来の製造方法の断面図第３図、第４図とそ
れぞれ同一の工程を示している。従がって、製造方法も
同一である。第10図に示す様にPoly Si膜13,15及び第１
の絶縁体膜12に開孔25を設けた後に、Poly Si膜13を除
去することなく、該孔25のパターン巾の1/2以上の膜厚
でPoly Si膜17′を形成する。すると孔25が完全に埋設
される（第11図）。この実施例の場合パターン巾は約0.
4μｍであるからPoly Si膜厚としては0.3μｍ程度が適
当であり、孔は埋設され平坦な構造となる。又、パター
ン巾が広い場合はPoly Si膜の膜厚くなるが孔を埋設し
た後に、全面でPoly Siの食刻を行ない、Poly Siの膜厚
を調整することが可能であり問題はない。しかる後に熱
処理を加わえて、Poly Si膜15からPoly Si膜13,17′及
びシリコン基板11へ不純物の拡散を生ぜしめ、Ｐ型領域
18を形成する（第12図）。以後は、従来の製造方法と同
様にしてエミッタ用開孔20を形成し（第13図）、エミッ
タ領域22を形成することにより、npnトランジスターの
ベース−エミッタ領域が自己整合的に形成される（第14
図）。
ターの製造方法の主たる工程の断面図を示す。第９図及
び第10図は従来の製造方法の断面図第３図、第４図とそ
れぞれ同一の工程を示している。従がって、製造方法も
同一である。第10図に示す様にPoly Si膜13,15及び第１
の絶縁体膜12に開孔25を設けた後に、Poly Si膜13を除
去することなく、該孔25のパターン巾の1/2以上の膜厚
でPoly Si膜17′を形成する。すると孔25が完全に埋設
される（第11図）。この実施例の場合パターン巾は約0.
4μｍであるからPoly Si膜厚としては0.3μｍ程度が適
当であり、孔は埋設され平坦な構造となる。又、パター
ン巾が広い場合はPoly Si膜の膜厚くなるが孔を埋設し
た後に、全面でPoly Siの食刻を行ない、Poly Siの膜厚
を調整することが可能であり問題はない。しかる後に熱
処理を加わえて、Poly Si膜15からPoly Si膜13,17′及
びシリコン基板11へ不純物の拡散を生ぜしめ、Ｐ型領域
18を形成する（第12図）。以後は、従来の製造方法と同
様にしてエミッタ用開孔20を形成し（第13図）、エミッ
タ領域22を形成することにより、npnトランジスターの
ベース−エミッタ領域が自己整合的に形成される（第14
図）。
以上詳細に説明した様に、本発明によると、ベース・コ
ンタクト用開孔を形成した後に、開孔巾1/2以上の膜厚
の多結晶シリコン膜を形成することにより、該孔を埋設
し、平坦化する。これにより、工程数を増加することな
く、ベース−エミッタ間の距離の均一性や再現性を向上
することが可能となり、又、ベース・コンタクト抵抗の
低下や、パターン精度の向上が期待でき、しいては半導
体装置の歩留向上や信頼性向上が期待できる。
ンタクト用開孔を形成した後に、開孔巾1/2以上の膜厚
の多結晶シリコン膜を形成することにより、該孔を埋設
し、平坦化する。これにより、工程数を増加することな
く、ベース−エミッタ間の距離の均一性や再現性を向上
することが可能となり、又、ベース・コンタクト抵抗の
低下や、パターン精度の向上が期待でき、しいては半導
体装置の歩留向上や信頼性向上が期待できる。
第１図〜第８図は従来プロセスによるnpnトランジスタ
ーの製造方法の主たる工程のエミッターベース間の断面
図を示す。又、第９図〜第14図に本発明による製造方法
の主たる工程の断面図を示す。 図中の記号は下記の事物を表わす。 11……ｎ型シリコン基板、12……第１の絶縁体膜（Si
O2,or SiO2とSi3N4の二重膜）、13,17,17′……多結晶
シリコン膜（不純物添加無）、14……絶縁体膜II（Si
O2,Si3N4,Poly Si等の重合膜）、15,18,23……多結晶シ
リコン膜（不純物添加有）、16,25……ベース・コンタ
クト用開孔、19,21……Ｐ型不純物添加領域、20……エ
ミッタ形成用の孔、22……エミッタ用n+不純物添加領
域、24……シリコン酸化膜（SiO2）である。
ーの製造方法の主たる工程のエミッターベース間の断面
図を示す。又、第９図〜第14図に本発明による製造方法
の主たる工程の断面図を示す。 図中の記号は下記の事物を表わす。 11……ｎ型シリコン基板、12……第１の絶縁体膜（Si
O2,or SiO2とSi3N4の二重膜）、13,17,17′……多結晶
シリコン膜（不純物添加無）、14……絶縁体膜II（Si
O2,Si3N4,Poly Si等の重合膜）、15,18,23……多結晶シ
リコン膜（不純物添加有）、16,25……ベース・コンタ
クト用開孔、19,21……Ｐ型不純物添加領域、20……エ
ミッタ形成用の孔、22……エミッタ用n+不純物添加領
域、24……シリコン酸化膜（SiO2）である。
Claims (1)
- 【請求項１】半導体基板表面に第１の絶縁体膜、第１の
多結晶シリコン膜、第２の絶縁体膜を順次形成する工程
と、該第２の絶縁体膜を部分的に除去し、残存せる該第
２の絶縁体膜をマスクとして該第１の多結晶シリコン膜
にＰ型不純物の添加を行い第１のＰ型領域を形成する工
程と、該第２の絶縁体膜を側面エッチする工程と、残存
せる該第２の絶縁体膜と該第１のＰ型領域を用いて該第
１の多結晶シリコン膜に孔を形成する工程と、該孔によ
り露出した該第１の絶縁体膜を食刻し、半導体基板表面
を露出させる工程と、該孔を第２の多結晶シリコン膜に
よって埋め込む工程と、熱処理を加えて該第１のＰ型領
域から該第１および第２の多結晶シリコン膜および半導
体基板内にＰ型不純物の拡散を生ぜしめ、第２のＰ型領
域を形成する工程と、該第１および第２の多結晶シリコ
ン膜において該第２のＰ型領域が形成されていない領域
を選択的に除去し開孔を形成する工程と、該開孔内の該
第１の絶縁体膜を除去し該半導体基板表面を露出させる
工程と、該開孔内にｎ型領域を形成する工程を含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091272A JPH0669043B2 (ja) | 1984-05-08 | 1984-05-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59091272A JPH0669043B2 (ja) | 1984-05-08 | 1984-05-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60235463A JPS60235463A (ja) | 1985-11-22 |
| JPH0669043B2 true JPH0669043B2 (ja) | 1994-08-31 |
Family
ID=14021810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59091272A Expired - Lifetime JPH0669043B2 (ja) | 1984-05-08 | 1984-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669043B2 (ja) |
-
1984
- 1984-05-08 JP JP59091272A patent/JPH0669043B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60235463A (ja) | 1985-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| JPS62588B2 (ja) | ||
| JPH0744186B2 (ja) | 半導体装置の製造方法 | |
| US4717682A (en) | Method of manufacturing a semiconductor device with conductive trench sidewalls | |
| US4398962A (en) | Method of controlling base contact regions by forming a blocking layer contiguous to a doped poly-si emitter source | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPS625349B2 (ja) | ||
| EP0030147B1 (en) | Method for manufacturing a semiconductor integrated circuit | |
| US4979010A (en) | VLSI self-aligned bipolar transistor | |
| JPH0241170B2 (ja) | ||
| EP0034341B1 (en) | Method for manufacturing a semiconductor device | |
| JPH0669043B2 (ja) | 半導体装置の製造方法 | |
| JPH0366815B2 (ja) | ||
| JPH02153534A (ja) | 半導体装置の製造方法 | |
| JP3252385B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JPS63114175A (ja) | 半導体装置の最小表面積内に形成したコンタクト | |
| JPS5837990B2 (ja) | 半導体装置の製造方法 | |
| JP3312384B2 (ja) | ラテラルバイポーラトランジスタとその製造方法 | |
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPH02265247A (ja) | 半導体装置 | |
| JPS60235464A (ja) | 半導体装置の製造方法 | |
| JPH0582071B2 (ja) |