JPH0669075B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0669075B2
JPH0669075B2 JP61268546A JP26854686A JPH0669075B2 JP H0669075 B2 JPH0669075 B2 JP H0669075B2 JP 61268546 A JP61268546 A JP 61268546A JP 26854686 A JP26854686 A JP 26854686A JP H0669075 B2 JPH0669075 B2 JP H0669075B2
Authority
JP
Japan
Prior art keywords
base substrate
resin
semiconductor device
lsi
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61268546A
Other languages
English (en)
Other versions
JPS63124425A (ja
Inventor
和夫 廣田
秀樹 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61268546A priority Critical patent/JPH0669075B2/ja
Publication of JPS63124425A publication Critical patent/JPS63124425A/ja
Publication of JPH0669075B2 publication Critical patent/JPH0669075B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSI実装体に係り、とくにLSIと配線基板との接
続の信頼性を向上するのに好適な半導体装置に関する。
〔従来の技術〕
従来よりLSIを配線基板にはんだ溶融によって接続する
技術は良く知られている。
この技術における制限は、LSIと配線基板との熱膨脹の
相異によって接続用はんだに大きな歪が繰返し発生して
遂には断線に至る点である。
そこで、従来、前記の断線が発生しなようにLSIサイズ
を小さくするなどの設計的工夫がなされている。
前記歪を小さくするための一例として特開昭60−63951
号に記載され、これを第4図に示すように、LSI1が配線
基板2にはんだ4にて接続され、その周辺を粉粒体の入
った樹脂3により配線基板2に固着させるものが提案さ
れている。
この方式によれば、LSI1の熱膨脹をおさえ、はんだ4の
歪を少なくして熱疲労寿命を長くすることができる利点
がある。
〔発明が解決しようとする問題点〕
近年、この種の半導体装置においては、高密度化の要求
から配線基板として薄膜多層基板が使用されるようにな
ってきている。この薄膜多層基板はたとえば第5図に示
すようにセラミックなどのベース基板2上にポリイミド
などからなる樹脂を絶縁材料として多層化5をはかった
ものである。
しかるに、第5図に示すように、粉粒体の入った樹脂3
でLSI1の周囲を包囲した場合、粉粒体の入った樹脂3と
ベース基板2との熱膨脹の差のため、温度変化によって
接着界面に応力が発生する。このとき、両樹脂3,5間の
接着強度に対して多層樹脂5とベース基板2との接着強
度は低く、とくに第6図に示すようにベース基板2の端
面では接着強度が弱く、反対に応力が最大になるため、
薄膜多層部分5がベース基板2からはく離する問題があ
る。
本発明の目的は、前記従来技術の問題点を解決し、優れ
た信頼性を有する半導体装置を提供することにある。
〔問題点を解決するための手段〕
前記の目的は、ベース基板上に粉粒体の入った樹脂と直
接接着するための直接接着部を設置することにより達成
される。
〔作用〕
前記薄膜多層部のはく離は、粉粒体の入った樹脂で接着
された部分の最外縁部に最も多く発生しやすいことがわ
かった。
これは、樹脂とベース基板との熱膨脹の差が最も大きな
理由であって、この熱膨脹の差によって大きな応力が薄
膜多層部に加わると同時にその大きな応力は最外縁部に
加わるので、ベース基板からはく離する方向に力が働く
ためである。
そこで、本発明は、前記最外縁部の薄膜多層部を除去し
てセラミックなどからなるベース基板上に直接粉粒体の
入った樹脂を接着したので、応力に対する接着強度は、
薄膜多層部よりも大きくなって最外縁部の粉粒体の入っ
た樹脂がベース基板からはがれにくくなる。
また粉粒体の入った樹脂の内側に位置する薄膜多層部は
最外縁部の粉粒体の入った樹脂がベース基板上からはが
れない限りこの樹脂に包囲され、ベース基板からはく離
する力が働かないので、ベース基板からはく離すること
がない。
〔実施例〕
以下、本発明の一実施例を示す第1図について説明す
る。第1図は本発明の一実施例である半導体を示す図で
ある。
第1図に示すようにベース基板2上のはんだ4にてLSI1
と接続する薄膜多層部5の一部(最外縁部)が除去さ
れ、その部分2aのベース基板2上を露出させたのち、LS
I1を包囲するための粉粒体の入った樹脂3が前記ベース
基板2上の露出部分に直接接着している。
本発明による半導体は前記の如く構成されているから、
粉粒体の入った樹脂3とベース基板2との熱膨脹の差に
よって発生する応力に対する接着強度が薄膜多層部5の
それよりも大きくなるので、粉粒体の入った樹脂3がベ
ース基板2からはがれるのを防止することができる。
また、薄膜多層部5は粉粒体の入った樹脂3に包囲され
ているため、粉粒体の入った樹脂3がベース基板2から
はがれない限りベース基板2からはく離する力が働かな
いのでベース基板2からはく離するのを防止することが
できる。
つぎに第2図は本発明の他の一実施例であるベース基板
上に複数のLSIを搭載した半導体を示し、第3図は第2
図に示す半導体の他の一実施例を示す。
第2図においては、LSI1毎に薄膜多層部5′が分割さ
れ、かつ各薄膜多層部5′の最外縁部を除去してその部
分2aのベース基板2上を露出し、この部分2aに薄膜多層
部5′を包囲する粉粒体の入った樹脂3が直接接着して
いる。
また第3図においては、複数個のLSI1と接続する1個の
薄膜多層部5″の最外縁部を除去してその部分2aのベー
ス基板2上を露出し、この部分2aに薄膜多層部5″を包
囲する粉粒体の入った樹脂3が直接接着している。
したがって、第2図および第3図に示す半導体において
も前記第1図に示す半導体と同様の効果を得ることがで
きる。
〔発明の効果〕
本発明によれば粉粒体の入った樹脂および薄膜多層部が
ベース基板上からはく離するのを防止することができる
ので、優れた信頼性を得ることができる。
【図面の簡単な説明】
第1図は本発明の一実施例である半導体装置を示す図、
第2図は本発明の他の一実施例である半導体装置を示す
図、第3図は本発明のさらに他の一実施例である半導体
装置を示す図、第4図は従来の半導体装置の一例を示す
図、第5図は従来の半導体装置の他の一例を示す図、第
6図は従来の半導体装置のさらに他の一例を示す図であ
る。 1……LSI、2……ベース基板、3……粉粒体の入った
樹脂、5……薄膜多層部。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ベース基板上に樹脂を絶縁層として形成し
    た多層配線基板と、この多層配線基板上にはんだにて溶
    融接続するLSIと、このLSIを包囲する粉粒体の入った樹
    脂とを有し、かつ、前記粉粒体の入った樹脂を前記ベー
    ス基板上に直接接着するように構成したことを特徴とす
    る半導体装置。
  2. 【請求項2】前記ベース基板上に前記粉粒体の入った樹
    脂が直接接着している領域は、前記多層配線基板の最外
    周部であることを特徴とする特許請求の範囲第1項記載
    の半導体装置。
JP61268546A 1986-11-13 1986-11-13 半導体装置 Expired - Lifetime JPH0669075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61268546A JPH0669075B2 (ja) 1986-11-13 1986-11-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61268546A JPH0669075B2 (ja) 1986-11-13 1986-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS63124425A JPS63124425A (ja) 1988-05-27
JPH0669075B2 true JPH0669075B2 (ja) 1994-08-31

Family

ID=17460030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61268546A Expired - Lifetime JPH0669075B2 (ja) 1986-11-13 1986-11-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0669075B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469333A (en) * 1993-05-05 1995-11-21 International Business Machines Corporation Electronic package assembly with protective encapsulant material on opposing sides not having conductive leads
JP4288517B2 (ja) * 1998-07-01 2009-07-01 セイコーエプソン株式会社 半導体装置の製造方法
JP3639272B2 (ja) 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182752A (ja) * 1984-02-29 1985-09-18 Hitachi Ltd 樹脂被覆電子装置の製造方法

Also Published As

Publication number Publication date
JPS63124425A (ja) 1988-05-27

Similar Documents

Publication Publication Date Title
JP3578770B2 (ja) 半導体装置
JP2860648B2 (ja) Bga半導体パッケージのソルダボールランドメタル構造
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JPH10178028A (ja) 再加工可能な直接チップ取付けアセンブリ
JPH06168980A (ja) 半導体チップ実装方法および基板構造体
JP2001506057A (ja) 集積回路パッケージ用チップスケールボールグリッドアレイ
JP2001068512A (ja) スティフナ付きtabテープおよびbgaパッケージ
JP2753696B2 (ja) 半導体パッケージのテープ自動結合構造
US5973927A (en) Mounting structure for an integrated circuit
JPH0669075B2 (ja) 半導体装置
JP2001015629A (ja) 半導体装置及びその製造方法
JPH07111379A (ja) マルチチップモジュール実装型プリント配線板
JPH03125440A (ja) 電子部品
JPS60247992A (ja) 集積回路チツプ実装基板
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JP3331146B2 (ja) Bga型半導体装置の製造方法
JPS605546A (ja) セラミツクパツケ−ジの製造方法
JPH08222828A (ja) プリント配線板及びその製造方法
JPH065769A (ja) 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム
JPH0331086Y2 (ja)
JP3145892B2 (ja) 樹脂封止型半導体装置
JPS58125859A (ja) 半導体装置
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JPS613497A (ja) 異種複合プリント板の電気接続構造
JPH02222598A (ja) 半導体装置モジュール