JPS605546A - セラミツクパツケ−ジの製造方法 - Google Patents
セラミツクパツケ−ジの製造方法Info
- Publication number
- JPS605546A JPS605546A JP58113507A JP11350783A JPS605546A JP S605546 A JPS605546 A JP S605546A JP 58113507 A JP58113507 A JP 58113507A JP 11350783 A JP11350783 A JP 11350783A JP S605546 A JPS605546 A JP S605546A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- bonding
- external terminal
- ceramic
- external terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明はセラミックパッケージの製造方法に係り、特に
複数層からなるセラミック基板を用いたセラミックパッ
ケージに設けられた多数の外部端子のメッキ方法に関す
る。
複数層からなるセラミック基板を用いたセラミックパッ
ケージに設けられた多数の外部端子のメッキ方法に関す
る。
（ｂ）従来技術と問題点
第１図に示すビングリッドアレイ型セラミックパッケー
ジのような、多数の外部端子リード２を有するセラミッ
クパッケージ１は、その製造工程において、上記多数の
外部端子リード２に金（Ａｕ）のような金属をメッキす
る必要がある。このメッキ工程においては、相互に絶縁
されている上記多数の外部端子リード２の総てに導通を
取ることが必要となる。
ジのような、多数の外部端子リード２を有するセラミッ
クパッケージ１は、その製造工程において、上記多数の
外部端子リード２に金（Ａｕ）のような金属をメッキす
る必要がある。このメッキ工程においては、相互に絶縁
されている上記多数の外部端子リード２の総てに導通を
取ることが必要となる。
従来は上記多数の外部端子リード２に共通の１導通を取
る手段として、外部端子リード２底面からセラミツク基
板３内部を経てセラミック基板３の側面５に至る導電路
４を形成するとともに、セラミック基板３の側面５表面
に印刷配線法等を用いて導電パターン６を鉢巻状に形成
し、この導電パターン６により上記側面５表面に表出せ
る導電路４の先端部を共通に接続する。
る手段として、外部端子リード２底面からセラミツク基
板３内部を経てセラミック基板３の側面５に至る導電路
４を形成するとともに、セラミック基板３の側面５表面
に印刷配線法等を用いて導電パターン６を鉢巻状に形成
し、この導電パターン６により上記側面５表面に表出せ
る導電路４の先端部を共通に接続する。
このような構成とし、上記導電パターン６或いは上記外
部端子リード２の一つを所定の電位に接続することによ
り、多数の外部端子リード２の総てを同一電位に保つこ
とが可能となり、従って本来個々に絶縁された外部端子
リード２に容易にメッキを施すことが出来る。
部端子リード２の一つを所定の電位に接続することによ
り、多数の外部端子リード２の総てを同一電位に保つこ
とが可能となり、従って本来個々に絶縁された外部端子
リード２に容易にメッキを施すことが出来る。
このメッキ工程終了後に、上記多数の外部端子リード２
を再び相互に絶縁せねばならず、それには上記導電パタ
ーン６を除去することを要する。
を再び相互に絶縁せねばならず、それには上記導電パタ
ーン６を除去することを要する。
導電パターン６とセラミック基板３との接着は強固であ
るため、これを除去するには研磨法によらねばならない
。ところがセラミック基板３はアルミナ質のため、上記
研磨工程には多大の工数を要し、また研磨具の寿命も非
當に短い。そのためかかる製造方法ではセラミックパッ
ケージは高価なものとなる。
るため、これを除去するには研磨法によらねばならない
。ところがセラミック基板３はアルミナ質のため、上記
研磨工程には多大の工数を要し、また研磨具の寿命も非
當に短い。そのためかかる製造方法ではセラミックパッ
ケージは高価なものとなる。
第２図（ａ）、 ｆｂ）は、上記研磨工程を不要化する
ことを目的として考案された製造方法を示す要部斜視図
及び要部断面図である。
ことを目的として考案された製造方法を示す要部斜視図
及び要部断面図である。
同図に示す製造方法は、外部端子リード２底面より導出
された導電路４の先端部を共通に接続するための導電パ
ターン６をセラミツク基板３内部に形成し、且つこの導
電パターン６より内側の位置にセラミンク基板３の上下
両面に切込み７を設けておき、メッキ工程を終了した後
上記切込み７部を折って、導電パターン６を導電路４か
ら分離し、多数の外部端子リード２を相互に絶縁しよう
とするものである。
された導電路４の先端部を共通に接続するための導電パ
ターン６をセラミツク基板３内部に形成し、且つこの導
電パターン６より内側の位置にセラミンク基板３の上下
両面に切込み７を設けておき、メッキ工程を終了した後
上記切込み７部を折って、導電パターン６を導電路４か
ら分離し、多数の外部端子リード２を相互に絶縁しよう
とするものである。
この製造方法によれば本来研磨工程は必要としない筈で
あるが、実際には分割後のセラミックパッケージ３の側
面はハリ等が残存するため、これを除去するのにやはり
研摩工程を必要とし、更に上記導電パターン６を形成す
るための面積を余分に必要とするため、これまた多大の
工数を要ししかも高価となるという問題を解消すること
が出来ない。
あるが、実際には分割後のセラミックパッケージ３の側
面はハリ等が残存するため、これを除去するのにやはり
研摩工程を必要とし、更に上記導電パターン６を形成す
るための面積を余分に必要とするため、これまた多大の
工数を要ししかも高価となるという問題を解消すること
が出来ない。
（Ｃ） 発明の目的
本発明の目的は上記問題点を解消し、メッキ工程終了後
に研磨工程を施す必要のないセラミ・ツクパッケージの
製造方法を提供することにある。
に研磨工程を施す必要のないセラミ・ツクパッケージの
製造方法を提供することにある。
（ｄｌ 発明の構成
本発明の特徴は、セラミック基板の表面に複数個の外部
端子が配設されてなるセラミック基・ノケージの、前記
複数個の外部端子に所定の金属をメッキするに際し、前
記複数個の外部端子のそれぞれから前記セラミック基板
の表面または内部を経て前記セラミック基板の側面また
は表面に導出された導電路と、前記セラミック基板の側
面または表面に表出せる前記導電路のそれぞれに電気的
に接続せるメタライズ層よりなる接合パターンとを形成
し、金属薄板を前記接合パターンの総てに接着させて前
記複数個の外部端子の共通接続を形成し、次いで前記複
数個の外部端子に所定の金属をメッキする工程と、しか
る後前記金属薄板を剥離することにより前記接合パター
ンを金属薄板とともに除去する工程とを含むことにある
。
端子が配設されてなるセラミック基・ノケージの、前記
複数個の外部端子に所定の金属をメッキするに際し、前
記複数個の外部端子のそれぞれから前記セラミック基板
の表面または内部を経て前記セラミック基板の側面また
は表面に導出された導電路と、前記セラミック基板の側
面または表面に表出せる前記導電路のそれぞれに電気的
に接続せるメタライズ層よりなる接合パターンとを形成
し、金属薄板を前記接合パターンの総てに接着させて前
記複数個の外部端子の共通接続を形成し、次いで前記複
数個の外部端子に所定の金属をメッキする工程と、しか
る後前記金属薄板を剥離することにより前記接合パター
ンを金属薄板とともに除去する工程とを含むことにある
。
＋８＋ 発明の実施例
以下本発明の一実施例を図面を参照しながら説明する。
第３図（ａｌ及び（ｂｌは本発明の一実施例を示す要部
斜視図及び要部断面図である。同図において１１は接合
パターン、１２は金属薄板、１３は鑞材を示す。
斜視図及び要部断面図である。同図において１１は接合
パターン、１２は金属薄板、１３は鑞材を示す。
その他前記第１図及び第２図と同一部分は同一符号を付
して示しである。
して示しである。
本実施例における上記接合パターン１１はタングステン
（Ｗ）を用いて形成した、縦、横ともに凡そ０．５（ｍ
ｍ）のメタライズ層であって、セラミック基板３の側面
５に導電路４のそれぞれに対応して設けである。ただし
本実施例では上記接合パターン１１を形成するのに、平
均粒径が凡そ０．８〔μｍ〕のＷ粉末を使用した。これ
は通常メタライズ層を形成するのに使用するＷ粉末の平
均粒径より細かい。このように粒径の細かいＷ粉末を使
用するのは、例えば平均粒径が凡そ１．０〔μｍ）以上
のものを用いると、セラミックとメタライズ層との接着
が強固となり、後述するように接合パターン１１の剥離
が困難となる不都合を生じるためである。なおこの接着
強度は、下地のセラミック基板３のアルミナの含有量及
び表面の平滑度及びＷ粉末の粒度とに影響されるので、
使用するＷ粉末の粒度はセラミック基板３の成分組成及
び平滑度を考慮して選択することが必要である。
（Ｗ）を用いて形成した、縦、横ともに凡そ０．５（ｍ
ｍ）のメタライズ層であって、セラミック基板３の側面
５に導電路４のそれぞれに対応して設けである。ただし
本実施例では上記接合パターン１１を形成するのに、平
均粒径が凡そ０．８〔μｍ〕のＷ粉末を使用した。これ
は通常メタライズ層を形成するのに使用するＷ粉末の平
均粒径より細かい。このように粒径の細かいＷ粉末を使
用するのは、例えば平均粒径が凡そ１．０〔μｍ）以上
のものを用いると、セラミックとメタライズ層との接着
が強固となり、後述するように接合パターン１１の剥離
が困難となる不都合を生じるためである。なおこの接着
強度は、下地のセラミック基板３のアルミナの含有量及
び表面の平滑度及びＷ粉末の粒度とに影響されるので、
使用するＷ粉末の粒度はセラミック基板３の成分組成及
び平滑度を考慮して選択することが必要である。
またセラミック基板３としては、アルミナ（Ｍｌ ２０
３）を凡そ９４〔％〕、二酸化シリコン（５ｉ０２）、
＠化マグネシウム（ＭｇＯ）等のフラックス分を凡そ６
〔％〕含むものを使用した。
３）を凡そ９４〔％〕、二酸化シリコン（５ｉ０２）、
＠化マグネシウム（ＭｇＯ）等のフラックス分を凡そ６
〔％〕含むものを使用した。
金属薄板１２は、凡そ１．５（ｍｍ）の幅を有するコバ
ール（Ｆｅ−Ｎｉ−Ｃｏ合金）のような金属薄板であっ
て、上記接合パターン１１と後述の鑞材１３を介して接
着され、接合パターン１１を共通に接続している。
ール（Ｆｅ−Ｎｉ−Ｃｏ合金）のような金属薄板であっ
て、上記接合パターン１１と後述の鑞材１３を介して接
着され、接合パターン１１を共通に接続している。
鑞材１３は、銀（Ａｇ）と銅（Ｃｕ）との共晶銀源（Ｂ
Ａｇ−８）を使用した。
Ａｇ−８）を使用した。
上記構造を作成するには、所定のパターンを印刷した未
焼成セラミツクシートを積層し、所定の寸法に切断して
上記セラミック基板３を形成したのち、セラミック基板
１１の側面に上述のＷ粉末をスクリーン印刷法等を用い
て印刷し、これに焼成工程を施して上記接合パターン１
１を形成する。次いで多数の外部端子リード２を鑞付け
するとともに、同一工程において、共晶銀源（ＢＡｇ−
８）１３を用いて金属薄板１２を上記接合パターン】１
に接着する。
焼成セラミツクシートを積層し、所定の寸法に切断して
上記セラミック基板３を形成したのち、セラミック基板
１１の側面に上述のＷ粉末をスクリーン印刷法等を用い
て印刷し、これに焼成工程を施して上記接合パターン１
１を形成する。次いで多数の外部端子リード２を鑞付け
するとともに、同一工程において、共晶銀源（ＢＡｇ−
８）１３を用いて金属薄板１２を上記接合パターン】１
に接着する。
かくして多数の外部端子リード２は共通に接続されたの
で、金属薄板１２または外部端子リード２の一つを所定
の電位に接続してメッキ工程を施し、多数の外部端子リ
ード２に金（Ａｕ）メッキをかぶせる。このメッキ工程
は通常の製造工程に従って良い。
で、金属薄板１２または外部端子リード２の一つを所定
の電位に接続してメッキ工程を施し、多数の外部端子リ
ード２に金（Ａｕ）メッキをかぶせる。このメッキ工程
は通常の製造工程に従って良い。
この後、上記金属薄板１２をセラミック基板３から引き
剥がす。前述した如く接合パターン１１とセラミック基
板３との接着強度は所望の値に制御されているので、金
属薄Ｆｊ、１２を引き剥がしたとき、接合パターン１１
はセラミック基板３から剥離し、金属ｊＶ板１２ととも
に除去され、セラミック基板３側面に上記接合パターン
１１の残渣は認められなかった。なお接合パターン１１
の寸法を金属薄板１２の幅より小さくしたのも、接合パ
ターン１１とセラミック基板３との接着強度を、金属薄
板１２との接着強度より小さくするためである。
剥がす。前述した如く接合パターン１１とセラミック基
板３との接着強度は所望の値に制御されているので、金
属薄Ｆｊ、１２を引き剥がしたとき、接合パターン１１
はセラミック基板３から剥離し、金属ｊＶ板１２ととも
に除去され、セラミック基板３側面に上記接合パターン
１１の残渣は認められなかった。なお接合パターン１１
の寸法を金属薄板１２の幅より小さくしたのも、接合パ
ターン１１とセラミック基板３との接着強度を、金属薄
板１２との接着強度より小さくするためである。
このように本実施例では接合パターン１１のセラミック
基板３に対する接着強度を必要最低限としておくことに
より、メッキ工程終了後に僅かな力で金属薄板１２とと
もに接合パターン１１を除去することが出来、従って従
来の製造工程における研磨工程が不要となる。
基板３に対する接着強度を必要最低限としておくことに
より、メッキ工程終了後に僅かな力で金属薄板１２とと
もに接合パターン１１を除去することが出来、従って従
来の製造工程における研磨工程が不要となる。
なお上記一実施例においては、接合パターン１１は導電
路４のそれぞれに対応して独立して形成したが、本発明
はこれに限定される必要はない。
路４のそれぞれに対応して独立して形成したが、本発明
はこれに限定される必要はない。
例えば接合パターン１１を複数個の導電路４に対して共
通に１個設けても良い。
通に１個設けても良い。
また導電路４は同一の未焼成セラミツクシート上に形成
しても、複数の未焼成セラミツクシート上に分割して形
成しても良い。
しても、複数の未焼成セラミツクシート上に分割して形
成しても良い。
更に本発明は第４図に示す変形例の如く、ピングリッド
アレイ型セラミックパッケージ以外の、例えばリードレ
スパンケージの多数の独立せる外部端子バッド２゛に、
金（Ａｕ）等をメッキする場合にも用いることが出来る
。
アレイ型セラミックパッケージ以外の、例えばリードレ
スパンケージの多数の独立せる外部端子バッド２゛に、
金（Ａｕ）等をメッキする場合にも用いることが出来る
。
即ち同図（ａ）に見られるように、外部端子バンド２゛
が形成されたセラミック基板３の主面に、上記外部端子
バッド２°のそれぞれより接合パターン１１゛ を導出
して形成し、その端部に金属薄板１２を共晶銀源（ＢＡ
ｇ−８）１３を用いて接着する。
が形成されたセラミック基板３の主面に、上記外部端子
バッド２°のそれぞれより接合パターン１１゛ を導出
して形成し、その端部に金属薄板１２を共晶銀源（ＢＡ
ｇ−８）１３を用いて接着する。
次いで上記一実施例と同様に、上記金属薄板１２を所定
の電位に接続して金（Ａｕ）メッキ工程を施す。
の電位に接続して金（Ａｕ）メッキ工程を施す。
しかる後上記金属薄板１２を引き剥がすことにより、多
数の外部端子パッド２′相互間を再び絶縁分離すること
が出来、これまた従来の製造方法におりる研磨工程を必
要としない。なお１４はアルミナ（Ａｌｌ’２０３）よ
りなる絶縁分離帯で、これは同図ｆｂｌに見られるよう
に、上記金属薄板１２を接合パターン１１°と接着する
ための共晶銀源１３が、外部端子バッド２”部に付着す
るのを防止するために設けたものである。
数の外部端子パッド２′相互間を再び絶縁分離すること
が出来、これまた従来の製造方法におりる研磨工程を必
要としない。なお１４はアルミナ（Ａｌｌ’２０３）よ
りなる絶縁分離帯で、これは同図ｆｂｌに見られるよう
に、上記金属薄板１２を接合パターン１１°と接着する
ための共晶銀源１３が、外部端子バッド２”部に付着す
るのを防止するために設けたものである。
また上記−実施例及び変形例においては接合パターン１
１または１１゛を共通に接続するのに、帯状の金属薄板
１２を用いたが、これに変えて第５図（ａ）及び（ｂ）
に示すように金属薄板１２゛ の形状を、複数個の接合
部１５とこれの支持部１６とからなる櫛状となし、上記
接合部１５を接合パターン１１または１１゛のそれぞれ
と接着するようにしても良い。このようにすれば、前述
の帯状の金属薄板１２より更に容易に引き剥がずことが
出来る。
１または１１゛を共通に接続するのに、帯状の金属薄板
１２を用いたが、これに変えて第５図（ａ）及び（ｂ）
に示すように金属薄板１２゛ の形状を、複数個の接合
部１５とこれの支持部１６とからなる櫛状となし、上記
接合部１５を接合パターン１１または１１゛のそれぞれ
と接着するようにしても良い。このようにすれば、前述
の帯状の金属薄板１２より更に容易に引き剥がずことが
出来る。
（ｆ） 発明の詳細
な説明した如く本発明により外部端子のメソキ工程終了
後に、研磨工程を施す必要のないセラミックパッケージ
の製造方法が提供される。
後に、研磨工程を施す必要のないセラミックパッケージ
の製造方法が提供される。
第１図ｆａｎ、 （ｂｌ及び第２図（ａ）、 （ｂｌは
従来のセラミックパッケージの製造方法を示す図で、い
ずれもｆａ）は斜視図、（ｂｌは要部断面図、第３図（
ａ）、 （ｂｌはそれぞれ本発明の一実施例を示す斜視
図及び要部断面図、第４図（ａｌ、 ｆｂ）はそれぞれ
本発明の変形例を示す平面図及び要部断面図、第５図は
本発明の他の変形例の要部を示す平面図である。 図において、１はセラミックパッケージ、２は外部端子
リード、２”は外部端子パッド、３はセラミック基板、
４は導電路、５はセラミック基板３の側面、６は導電パ
ターン、７は切込み、１１及び１１゛ は接合パターン
、１２及び１２゛ は金属薄板、１３は共晶銀源、１４
は絶縁分離帯、１５は接合部、１６は支持部を示す。 第１図 （ｂ） 第２図 （ｂン 第３図 第４図 （Ｑ） （１）） 第５図
従来のセラミックパッケージの製造方法を示す図で、い
ずれもｆａ）は斜視図、（ｂｌは要部断面図、第３図（
ａ）、 （ｂｌはそれぞれ本発明の一実施例を示す斜視
図及び要部断面図、第４図（ａｌ、 ｆｂ）はそれぞれ
本発明の変形例を示す平面図及び要部断面図、第５図は
本発明の他の変形例の要部を示す平面図である。 図において、１はセラミックパッケージ、２は外部端子
リード、２”は外部端子パッド、３はセラミック基板、
４は導電路、５はセラミック基板３の側面、６は導電パ
ターン、７は切込み、１１及び１１゛ は接合パターン
、１２及び１２゛ は金属薄板、１３は共晶銀源、１４
は絶縁分離帯、１５は接合部、１６は支持部を示す。 第１図 （ｂ） 第２図 （ｂン 第３図 第４図 （Ｑ） （１）） 第５図
Claims (1)
- セラミック基板の表面に複数個の外部端子が配設されて
なるセラミックパッケージの、前記複数個の外部端子に
所定の金属をメッキするに際し、前記複数個の外部端子
のそれぞれから前記セラミック基板の表面または内部を
経て前記セラミック基板の側面または表面に導出された
導電路と、前記セラミック基板の側面または表面に表出
せる前記導電路のそれぞれに電気的に接続せるメタライ
ズ層よりなる接合パターンとを形成し、金属薄板を前記
接合パターンの総てに接着させて前記複数個の外部端子
の共通接続を形成し、次いで前記複数個の外部端子に所
定の金属をメッキする工程と、しかる後前記金属薄板を
剥離することにより前記接合パターンを金属薄板ととも
に除去する工程とを含むことを特徴とするセラミックパ
ッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113507A JPS605546A (ja) | 1983-06-23 | 1983-06-23 | セラミツクパツケ−ジの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113507A JPS605546A (ja) | 1983-06-23 | 1983-06-23 | セラミツクパツケ−ジの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605546A true JPS605546A (ja) | 1985-01-12 |
Family
ID=14614076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113507A Pending JPS605546A (ja) | 1983-06-23 | 1983-06-23 | セラミツクパツケ−ジの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605546A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272061A (ja) * | 1987-04-30 | 1988-11-09 | Kyocera Corp | プラグイン型半導体素子収納用パツケ−ジの製造方法 |
| JPH02143940A (ja) * | 1988-11-25 | 1990-06-01 | Nikon Corp | 磁気ディスク装置 |
| US4970570A (en) * | 1986-10-28 | 1990-11-13 | International Business Machines Corporation | Use of tapered head pin design to improve the stress distribution in the braze joint |
| JPH0426575A (ja) * | 1990-05-22 | 1992-01-29 | Kurosaki Refract Co Ltd | ガス吹込み用通気性耐火物 |
| US5189507A (en) * | 1986-12-17 | 1993-02-23 | Raychem Corporation | Interconnection of electronic components |
-
1983
- 1983-06-23 JP JP58113507A patent/JPS605546A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970570A (en) * | 1986-10-28 | 1990-11-13 | International Business Machines Corporation | Use of tapered head pin design to improve the stress distribution in the braze joint |
| US5189507A (en) * | 1986-12-17 | 1993-02-23 | Raychem Corporation | Interconnection of electronic components |
| JPS63272061A (ja) * | 1987-04-30 | 1988-11-09 | Kyocera Corp | プラグイン型半導体素子収納用パツケ−ジの製造方法 |
| JPH02143940A (ja) * | 1988-11-25 | 1990-06-01 | Nikon Corp | 磁気ディスク装置 |
| JPH0426575A (ja) * | 1990-05-22 | 1992-01-29 | Kurosaki Refract Co Ltd | ガス吹込み用通気性耐火物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973391A (en) | Interposer with embedded circuitry and method for using the same to package microelectronic units | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| JP2000138262A (ja) | チップスケ―ル半導体パッケ―ジ及びその製造方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| US4587548A (en) | Lead frame with fusible links | |
| JP3660663B2 (ja) | チップパッケージの製造方法 | |
| JPS605546A (ja) | セラミツクパツケ−ジの製造方法 | |
| JPH0558657B2 (ja) | ||
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JPH01196844A (ja) | 電子部品の実装法 | |
| JP3466398B2 (ja) | 配線基板とその製造方法 | |
| JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2001077266A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669075B2 (ja) | 半導体装置 | |
| JPH0414503B2 (ja) | ||
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JPH07169871A (ja) | 半導体装置 | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11163253A (ja) | 半導体チップの実装構造、半導体装置および半導体装置の製造方法 | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JPH08288643A (ja) | 配線基板 |