JPH0669091B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体装置製造技術さらにはショットキー
バリア・ダイオードの形成に適用して特に有効な技術に
関するもので、たとえば、半導体集積回路装置における
素子の電極取出部にアルミニウムシリサイドによるショ
ットキーバリア・ダイオードを形成するのに利用して有
効な技術に関するものである。

〔背景技術〕

論理回路たとえばトランジスタ−トランジスタ−ロジッ
ク（TTL）回路において、回路の高速化、低電力化を計
るために個々のトランジスタのベース電極とコレクタ電
極の間にショットキーバリア・ダイオード（SBDと略
す）を形成することはよく知られている。

たとえば、半導体集積回路装置においてショットキーバ
リア・ダイオードは以下のように形成される。すなわ
ち、シリコン半導体基体に形成された素子の電極取出部
にアルミニウムと半導体の共晶層を形成し、この共晶層
と半導体との間にショットキーバリア・ダイオードを形
成することが行われる。共晶層は金属シリサイドとも呼
ばれ、この共晶層と半導体の間にショットキーバリアが
形成される。

しかしかかる技術においては、上記共晶層が半導体に対
して平坦な界面を形成せず、いわゆるアロイピットを呼
ばれる局部的な突抜けが生じ、これによりショットキー
バリア・ダイオードの順方向電圧φＢなどの特性が大き
くばらつく、という問題点が生じるということが本発明
者によって明らかにされた。

さらに、上記ばらつきを生じさせるアロイピットは、半
導体の表面に極く薄い自然酸化膜が形成されていて、こ
の自然酸化膜のピンホール部分にてアルミニウムと半導
体の反応が速く進むことにより生じる。そして、そのア
ロイピットが生じる傾向は、上記金属がアルミニウムな
どの比較的融点の低い金属の場合に特に顕著になること
が、本発明者によって明らかにされた。

以上のような問題があるため、所望の特性を得るために
たとえば、アルミニウムのごときバリア高さの低い金属
を用いて形成されたショットキーバリア・ダイオード
は、その特性のばらつきが大きいために、所望とする特
性を再現性良く得ることが困難であった。

〔発明の目的〕

この発明の目的は、例えばアルミニウムを用いて形成さ
れるショットキーバリア・ダイオードの特性のばらつき
を少なくすることができる技術を提供するものである。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、半導体基体の主面、アルミニウム配線若しく
はアルミニウム−シリコン配線の夫々の間に、白金シリ
サイド膜を構成し、この白金シリサイド膜、半導体基体
の主面の夫々の間にアルミニウム合金層を構成し、前記
半導体基体とアルミニウム合金層との界面にショットキ
ーバリア・ダイオードを構成する。この構成により、ア
ロイピットの発生を防止でき、かつバリア高さを低くで
きるので、安定した特性を有するショットキーバリア・
ダイオードを提供できる。

〔実施例〕

以下、この発明の代表的な実施例を図面を参照しながら
説明する。

なお、図面において同一あるいは相当する部分は同一符
号で示す。

先ず、第１図はこの発明による製造方法によって形成さ
れた半導体装置の要部を示す。

同図に示すショットキーバリア・ダイオードは、半導体
集積回路装置を形成するシリコン半導体基体10に形成さ
れている。そして、その半導体基体10に形成された素子
の電極取出部に第２の金属であるアルミニウム−シリコ
ンを用いたショットキーバリア・ダイオードが形成され
ている。

上記半導体10の表面は酸化絶縁膜12で覆われている。そ
の酸化絶縁膜12の一部が開孔され、その開孔部を電極取
出部とし、ショットキーバリア・ダイオードが形成され
ている。

上記開孔部においては、先ず、半導体10と第１の金属14
とによって形成され、かつ半導体10との間に平坦な界面
を形成する第１の共晶層16が形成されている。また、そ
の第１の共晶層16と上記半導体10との界面に沿って、該
半導体10と第２の金属18とによってアルミニウム合金20
が形成されている。そして、上記アルミニウム合金20と
上記半導体10との間にショットキーバリアが形成されて
いる。

ここで、第１の金属14としては、白金のように比較的融
点の高い金属が使用される。この融点の高い金属、たと
えば、白金と上記シリコン半導体10とによって形成され
る共晶層（白金シリサイド膜）16は、アルミニウムなど
と異なってアロイピットが生じ難く、半導体10に対して
の界面が平坦になっている。

また、上記第２の金属18として半導体集積回路装置の電
極および配線材料として多用されているアルミニウムを
使用した場合、この第２の金属18をシリコン半導体表面
に直接反応させると、該半導体表面の自然酸化膜のピン
ホールなどによって前述したアロイピットが生じてしま
う。一方第２の金属18としてアルミニウム−シリコンを
使用した場合、半導体表面に直接接触させると、バリア
が高くなる。ところが、この第２の金属18としてアルミ
ニウムを上記第１の共晶層16を通してこの第１の共晶層
16と半導体10との間に移行させると、第１の共晶層16と
半導体10との平坦な界面に沿ってアルミニウム合金20が
形成される。これにより、アルミニウム合金20と半導体
10との界面は、上記第１の共晶層16と半導体10との平坦
な界面に沿って平坦化される。この結果、アルミニウム
合金20との間に形成されたショットキーバリア・ダイオ
ードは、アルミニウム−シリコンを用いているにも拘ら
ず、アロイピットが発生せず、かつバリアがアルミニウ
ムと半導体とのバリアなみに低く、順方向電圧φＢなど
の特性にばらつきが少なくなっている。

次に、本発明の一実施例であるショットキーバリア・ダ
イオードを形成する方法を第２図乃至第５図に基づいて
工程順に説明する。

第２図はシリコン半導体基体10に第１の金属14の層が設
けられた状態を示す。この第１の金属14は白金であっ
て、電極取出用の開孔が形成された表面酸化絶縁膜12の
上から全面にデポジット（堆積）される。

第３図は上記半導体基体10に第１の共晶層16が設けられ
た状態を示す。第２図において第１の金属14がデポジッ
トされた後、加熱処理が行われて、上記第１の金属14と
半導体10との間に第１の共晶層16が形成される。共晶層
16が形成されたならば、未反応の金属14を除去する。こ
れにより、第３図に示したように、第１の共晶層16だけ
が残される。

第４図は上記第１の共晶層16の上に第２の金属18の層が
設けられた状態を示す。この第２の金属18はショットキ
ーバリア・ダイオードを形成するための金属であって、
ここではアルミニウムが使用される。この第２の金属18
は第１の共晶層16の上にデポジット（堆積）される。こ
の後、加熱処理を行ない、これにより上記第２の金属18
を、上記第１の共晶層16を突抜けさせて該第１の共晶層
16の下側の半導体10側に移行させる。そして、上記第１
の共晶層16と上記半導体10との間にアルミニウム合金20
を形成する。

第５図は、第１の共晶層16と半導体10の間にアルミニウ
ム合金20が形成された状態の半導体装置を示す。同図に
示すように、第２の金属18と半導体10との間に第１の共
晶層16を形成し、この共晶層16と半導体10との間に、前
記第２の金属18の一部を第１の共晶層16を移行させてア
ルミニウム合金20を形成することにより、上記第１の共
晶層16と半導体10との平坦な界面に沿ってアルミニウム
合金20が形成される。これにより、アルミニウム合金20
と半導体10との界面は上記第１共晶層16と半導体10との
平坦な界面に沿って平坦化されている。この結果、第２
の金属18と半導体10との間に、順方向電圧φＢなどの特
性にばらつきが少ないショットキーバリア・ダイオード
を再現性良く形成することができる。

〔効果〕

（１）白金シリサイドとシリコン基体との界面に沿って
アルミニウム合金を形成することにより、アルミニウム
とシリコンとの界面に発生するアロイピットを防止する
ことができ、又アルミニウム−シリコンとシリコン基板
との界面でのバリアに比べてバリアを低くでき、ショッ
トキーバリア・ダイオードの特性のばらつきを少なくす
ることができる、という効果が得られる。

（２）（１）より半導体装置の高性能化・高信頼化を達
成することができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路装置
内の素子の電極取出部におけるショットキーバリア・ダ
イオードの形成技術に適用した場合について説明した
が、それに限定されるものではなく、たとえば、独立の
素子としてのショットキーバリア・ダイオードの形成技
術などにも適用でき、ショットキー接合を有する他の半
導体装置の製造方法にも適用できる。

【図面の簡単な説明】

第１図はこの発明の一実施例によって製造したショット
キーバリア・ダイオードを示す断面図、 第２図乃至第５図は、本発明の一実施例の工程を説明す
る図であり、第２図は半導体基体に第１の金属の層が設
けられた状態を示す断面図、 第３図は半導体基体に第１の共晶層が設けられた状態を
示す断面図、 第４図は第１の共晶層の上に第２の金属の層が設けられ
た状態を示す断面図、 第５図は第１の共晶層と半導体の間にアルミニウム合金
が設けられた状態を示す断面図である。 10……シリコン半導体基体、12……酸化絶縁膜、14……
第１の金属、16……第１の共晶層、18……第２の金属、
20……アルミニウム合金。

Claims (1)

【特許請求の範囲】
1. 【請求項１】シリコン半導体基体の一主面上に絶縁膜を
   介在して延在する配線の一部が、前記絶縁膜に形成され
   た開孔を通して半導体基体の一主面の一領域に接触し、
   この配線、半導体基体の夫々の界面部分にショットキー
   バリア・ダイオードを構成させる半導体装置の製造方法
   であって、前記半導体基体の一主面上に絶縁膜を形成
   し、この絶縁膜の一部を除去して前記半導体基体の一主
   面の一領域を露出する開孔を形成する工程と、前記開孔
   内の半導体基体の一領域主面に白金シリサイド膜を形成
   する工程と、この白金シリサイド膜上及び絶縁膜上にア
   ルミニウムを主とした配線を形成し、この配線の一部の
   アルミニウムを前記白金シリサイド膜を通してこの白金
   シリサイド膜と半導体基体との間に移行させ、移行した
   アルミニウムと基体とによって形成するアルミニウムシ
   リサイドを前記白金シリサイド膜と半導体基体との間に
   形成することでショットキーバリア・ダイオードを構成
   させる工程とを備えたことを特徴とする半導体装置の製
   造方法。