JPH0669768A - タイミング信号発生装置 - Google Patents
タイミング信号発生装置Info
- Publication number
- JPH0669768A JPH0669768A JP22373592A JP22373592A JPH0669768A JP H0669768 A JPH0669768 A JP H0669768A JP 22373592 A JP22373592 A JP 22373592A JP 22373592 A JP22373592 A JP 22373592A JP H0669768 A JPH0669768 A JP H0669768A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase error
- timing signal
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、入力信号から検出した位相誤差結
果をもとに安定したタイミング信号が得られるタイミン
グ信号発生装置を提供することを目的とする。 【構成】 本発明のタイミング信号発生装置は、入力信
号と基準信号とを比較して得られる当該入力信号の位相
誤差に基づいてタイミング信号を発生するタイミング信
号発生装置において、前記位相誤差のクロック単位の成
分と基準信号によりクロック単位のパルス信号を発生す
るパルス信号発生手段と、このパルス信号発生手段で発
生されるパルス信号を前記位相誤差のクロック単位以下
の成分で振幅方向に補正する補正手段と、この補正手段
で補正されたパルス信号をデジタル／アナログ変換する
ことにより前記位相誤差のクロック単位以下の成分量に
応じて時間軸方向に移動したタイミング信号を出力する
変換手段とを備えて構成される。
果をもとに安定したタイミング信号が得られるタイミン
グ信号発生装置を提供することを目的とする。 【構成】 本発明のタイミング信号発生装置は、入力信
号と基準信号とを比較して得られる当該入力信号の位相
誤差に基づいてタイミング信号を発生するタイミング信
号発生装置において、前記位相誤差のクロック単位の成
分と基準信号によりクロック単位のパルス信号を発生す
るパルス信号発生手段と、このパルス信号発生手段で発
生されるパルス信号を前記位相誤差のクロック単位以下
の成分で振幅方向に補正する補正手段と、この補正手段
で補正されたパルス信号をデジタル／アナログ変換する
ことにより前記位相誤差のクロック単位以下の成分量に
応じて時間軸方向に移動したタイミング信号を出力する
変換手段とを備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は入力信号の位相誤差を検
出し、この検出した位相誤差結果をもとにタイミング信
号を発生するタイミング信号発生装置に関する。
出し、この検出した位相誤差結果をもとにタイミング信
号を発生するタイミング信号発生装置に関する。
【０００２】
【従来の技術】以下、図面を参照して従来のタイミング
信号発生装置について説明する。図５は従来のタイミン
グ信号発生装置の一例を示すもので、図６は図５に示す
タイミング信号発生装置の動作を説明するためのタイミ
ングチャートである。また、図５に示す基準信号ＲＥＦ
は、回路内部で発生させる位相の基準信号であり、位相
誤差検出回路１０５及びパルス発生回路１１１に供給さ
れる。
信号発生装置について説明する。図５は従来のタイミン
グ信号発生装置の一例を示すもので、図６は図５に示す
タイミング信号発生装置の動作を説明するためのタイミ
ングチャートである。また、図５に示す基準信号ＲＥＦ
は、回路内部で発生させる位相の基準信号であり、位相
誤差検出回路１０５及びパルス発生回路１１１に供給さ
れる。
【０００３】入力信号は入力端子１０３を介して位相誤
差検出回路１０５に入力される。位相誤差検出回路１０
５は基準信号ＲＥＦと入力信号とを比較し、基準信号Ｒ
ＥＦに対する入力信号の位相誤差を出力する。ここで、
位相誤差はクロック単位以下の精度を持つものとする。
差検出回路１０５に入力される。位相誤差検出回路１０
５は基準信号ＲＥＦと入力信号とを比較し、基準信号Ｒ
ＥＦに対する入力信号の位相誤差を出力する。ここで、
位相誤差はクロック単位以下の精度を持つものとする。
【０００４】この位相誤差検出回路１０５で検出された
位相誤差のクロック単位の成分は、パルス発生回路１１
１に入力される。このパルス発生回路１１１は、基準信
号ＲＥＦと位相誤差のクロック単位の成分を用いてパル
ス信号を出力する。このパルス信号がクロック単位のタ
イミング信号であり１クロック以内に立ち上がる。
位相誤差のクロック単位の成分は、パルス発生回路１１
１に入力される。このパルス発生回路１１１は、基準信
号ＲＥＦと位相誤差のクロック単位の成分を用いてパル
ス信号を出力する。このパルス信号がクロック単位のタ
イミング信号であり１クロック以内に立ち上がる。
【０００５】パルス発生回路１１１で発生されたパルス
信号は、複数のゲート遅延素子１１５で構成されたゲー
ト遅延線に入力され、パルス信号と各ゲート遅延素子１
１５ａ，１１５ｂ，１１５ｃ，１１５ｄ，１１５ｅの各
出力信号は選択回路１１７に入力される。
信号は、複数のゲート遅延素子１１５で構成されたゲー
ト遅延線に入力され、パルス信号と各ゲート遅延素子１
１５ａ，１１５ｂ，１１５ｃ，１１５ｄ，１１５ｅの各
出力信号は選択回路１１７に入力される。
【０００６】一方、位相誤差検出回路１０５で検出され
た位相誤差のクロック単位以下の成分は、デコード回路
１１３に入力される。このデコード回路１１３は、位相
誤差のクロック単位以下の成分により選択回路１１７の
制御信号を出力し各ゲート遅延素子のどの出力を選択す
るかを制御する。
た位相誤差のクロック単位以下の成分は、デコード回路
１１３に入力される。このデコード回路１１３は、位相
誤差のクロック単位以下の成分により選択回路１１７の
制御信号を出力し各ゲート遅延素子のどの出力を選択す
るかを制御する。
【０００７】この選択回路１１７における動作を図６に
示すタイミングチャートを用いて説明する。パルス発生
回路１１１より出力されるパルス信号は、ゲート遅延素
子に入力され、それぞれゲート遅延時間Ｔだけ遅れた信
号が作り出され選択回路１１７に入力される。この時、
デコード回路１１３からは、位相誤差のクロック単位以
下の成分に基づき、パルス発生回路１１１から出力され
るパルス信号をゲート遅延素子の段数で何段分だけ遅延
させるかという制御信号が出力される。
示すタイミングチャートを用いて説明する。パルス発生
回路１１１より出力されるパルス信号は、ゲート遅延素
子に入力され、それぞれゲート遅延時間Ｔだけ遅れた信
号が作り出され選択回路１１７に入力される。この時、
デコード回路１１３からは、位相誤差のクロック単位以
下の成分に基づき、パルス発生回路１１１から出力され
るパルス信号をゲート遅延素子の段数で何段分だけ遅延
させるかという制御信号が出力される。
【０００８】この制御信号を用いて各ゲート遅延素子１
１５ａ，１１５ｂ，１１５ｃ，１１５ｄ，１１５ｅから
出力され、選択回路１１７に入力された遅延信号を選択
することによりクロック単位以下の時間で時間制御され
たタイミング信号が出力される。
１５ａ，１１５ｂ，１１５ｃ，１１５ｄ，１１５ｅから
出力され、選択回路１１７に入力された遅延信号を選択
することによりクロック単位以下の時間で時間制御され
たタイミング信号が出力される。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
たようにデジタル信号処理においては、システム・クロ
ック単位以下の時間間隔で位相制御を行いタイミング信
号を出力するために、ゲート遅延を利用して離散的に行
っていたが、この遅延に使用されるゲート遅延素子は、
プロセス上の製造ばらつき、電源電圧、動作周囲温度変
化等に起因するゲート遅延量のばらつきを有している。
そのため、このゲート遅延量を一定に保つことが困難で
ありシステムの性能を著しく劣化させていた。
たようにデジタル信号処理においては、システム・クロ
ック単位以下の時間間隔で位相制御を行いタイミング信
号を出力するために、ゲート遅延を利用して離散的に行
っていたが、この遅延に使用されるゲート遅延素子は、
プロセス上の製造ばらつき、電源電圧、動作周囲温度変
化等に起因するゲート遅延量のばらつきを有している。
そのため、このゲート遅延量を一定に保つことが困難で
ありシステムの性能を著しく劣化させていた。
【００１０】本発明は、上記課題に鑑みてなされたもの
で、入力信号から検出した位相誤差結果をもとに安定し
たタイミング信号が得られるタイミング信号発生装置を
提供することを目的とする。
で、入力信号から検出した位相誤差結果をもとに安定し
たタイミング信号が得られるタイミング信号発生装置を
提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明は、入力信号と基準信号とを比較して得られる当
該入力信号の位相誤差に基づいてタイミング信号を発生
するタイミング信号発生装置において、前記位相誤差の
クロック単位の成分と基準信号によりクロック単位のパ
ルス信号を発生するパルス信号発生手段と、このパルス
信号発生手段で発生されるパルス信号を前記位相誤差の
クロック単位以下の成分で振幅方向に補正する補正手段
と、この補正手段で補正されたパルス信号をデジタル／
アナログ変換することにより前記位相誤差のクロック単
位以下の成分量に応じて時間軸方向に移動したタイミン
グ信号を出力する変換手段とを有することを要旨とす
る。
本発明は、入力信号と基準信号とを比較して得られる当
該入力信号の位相誤差に基づいてタイミング信号を発生
するタイミング信号発生装置において、前記位相誤差の
クロック単位の成分と基準信号によりクロック単位のパ
ルス信号を発生するパルス信号発生手段と、このパルス
信号発生手段で発生されるパルス信号を前記位相誤差の
クロック単位以下の成分で振幅方向に補正する補正手段
と、この補正手段で補正されたパルス信号をデジタル／
アナログ変換することにより前記位相誤差のクロック単
位以下の成分量に応じて時間軸方向に移動したタイミン
グ信号を出力する変換手段とを有することを要旨とす
る。
【００１２】
【作用】本発明のタイミング信号発生装置は、まずパル
ス信号発生手段で入力信号と基準信号とを比較して得ら
れる位相誤差のクロック単位の成分と基準信号によりク
ロック単位のパルス信号を発生し、このパルス信号を補
正手段によって位相誤差のクロック単位以下の成分で振
幅方向に補正する。この振幅方向に補正されたパルス信
号を変換手段でデジタル／アナログ変換することによ
り、前記位相誤差のクロック単位以下の成分量に応じて
タイミング信号を時間軸方向に移動、すなわちタイミン
グ信号の立ち上がり及び立ち下がり時間をクロック単位
以下の時間で制御することができる。
ス信号発生手段で入力信号と基準信号とを比較して得ら
れる位相誤差のクロック単位の成分と基準信号によりク
ロック単位のパルス信号を発生し、このパルス信号を補
正手段によって位相誤差のクロック単位以下の成分で振
幅方向に補正する。この振幅方向に補正されたパルス信
号を変換手段でデジタル／アナログ変換することによ
り、前記位相誤差のクロック単位以下の成分量に応じて
タイミング信号を時間軸方向に移動、すなわちタイミン
グ信号の立ち上がり及び立ち下がり時間をクロック単位
以下の時間で制御することができる。
【００１３】
【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。
を詳細に説明する。
【００１４】図１は、本発明に係るタイミング信号発生
装置の構成を示したブロック図であり、図２は図１に示
す各回路における出力信号のタイミングチャートであ
り、図３及び図４は動作を説明するためのタイミングチ
ャートである。
装置の構成を示したブロック図であり、図２は図１に示
す各回路における出力信号のタイミングチャートであ
り、図３及び図４は動作を説明するためのタイミングチ
ャートである。
【００１５】まず、図１を参照するに本実施例のタイミ
ング信号発生装置は、入力端子３を介して入力信号を入
力する位相誤差検出回路５と、この位相誤差検出回路５
と接続されるパルス発生回路１１と極性反転回路１３ａ
と、これらパルス発生回路１１と極性反転回路１３ａか
らの信号を入力して加算する加算器１３ｂと、この加算
器１３ｂと接続されるフロー処理回路１５と、このフロ
ー処理回路１５と接続されるＤ／Ａ変換器１７と、この
Ｄ／Ａ変換器１７と接続されるローパスフィルタ（以
下、単にＬＰＦと略記する）７及び出力端子９によって
構成される。
ング信号発生装置は、入力端子３を介して入力信号を入
力する位相誤差検出回路５と、この位相誤差検出回路５
と接続されるパルス発生回路１１と極性反転回路１３ａ
と、これらパルス発生回路１１と極性反転回路１３ａか
らの信号を入力して加算する加算器１３ｂと、この加算
器１３ｂと接続されるフロー処理回路１５と、このフロ
ー処理回路１５と接続されるＤ／Ａ変換器１７と、この
Ｄ／Ａ変換器１７と接続されるローパスフィルタ（以
下、単にＬＰＦと略記する）７及び出力端子９によって
構成される。
【００１６】また、極性反転回路１３ａと加算器１３ｂ
は、補正回路１３を構成するものであり、パルス発生回
路１１、補正回路１３、極性反転回路１３ａ、加算器１
３ｂ、フロー処理回路１５およびＤ／Ａ変換器１７は、
タイミング信号発生回路１を構成するものである。
は、補正回路１３を構成するものであり、パルス発生回
路１１、補正回路１３、極性反転回路１３ａ、加算器１
３ｂ、フロー処理回路１５およびＤ／Ａ変換器１７は、
タイミング信号発生回路１を構成するものである。
【００１７】また、図１に示す基準信号ＲＥＦは、図２
に示すようにクロックに同期して回路内部で発生させる
位相の基準信号であり、位相誤差検出回路５及びパルス
発生回路１１に供給される。なお、前記Ｄ／Ａ変換器１
７の精度は、例えば４ｂｉｔとする。
に示すようにクロックに同期して回路内部で発生させる
位相の基準信号であり、位相誤差検出回路５及びパルス
発生回路１１に供給される。なお、前記Ｄ／Ａ変換器１
７の精度は、例えば４ｂｉｔとする。
【００１８】入力信号２１は入力端子３を介して位相誤
差検出回路５に入力される。位相誤差検出回路５では、
この入力信号２１と基準信号ＲＥＦとを比較し、その位
相誤差を検出し位相誤差信号２３をパルス発生回路１１
及び極性反転回路１３ａに出力する。このとき、位相誤
差信号２３は、クロック単位以下の精度を持つものと
し、またクロック単位以下の位相誤差成分を電圧値（デ
ジタル値）で表現されているものとする。なお、この位
相誤差検出回路５におけるクロック単位以下の位相誤差
成分のデジタル信号処理による検出方法は、Ａ／Ｄ変換
器を用いる方法、ゲート遅延線を用いる方法が知られ
る。
差検出回路５に入力される。位相誤差検出回路５では、
この入力信号２１と基準信号ＲＥＦとを比較し、その位
相誤差を検出し位相誤差信号２３をパルス発生回路１１
及び極性反転回路１３ａに出力する。このとき、位相誤
差信号２３は、クロック単位以下の精度を持つものと
し、またクロック単位以下の位相誤差成分を電圧値（デ
ジタル値）で表現されているものとする。なお、この位
相誤差検出回路５におけるクロック単位以下の位相誤差
成分のデジタル信号処理による検出方法は、Ａ／Ｄ変換
器を用いる方法、ゲート遅延線を用いる方法が知られ
る。
【００１９】この位相誤差信号２３のクロック単位の位
相誤差成分は、基準信号ＲＥＦと共に、パルス発生回路
１１に入力される。パルス発生回路１１は、クロック単
位の位相誤差成分と基準信号ＲＥＦとを入力して、後述
する立ち上がり、立ち下がり期間信号のスタート時刻を
示す立ち上がりスタートパルスと立ち下がりスタートパ
ルスとをそれぞれ出力する。そして、この２つのスター
トパルスをもとにパルス信号２７を発生し、加算器１３
ｂに出力する。
相誤差成分は、基準信号ＲＥＦと共に、パルス発生回路
１１に入力される。パルス発生回路１１は、クロック単
位の位相誤差成分と基準信号ＲＥＦとを入力して、後述
する立ち上がり、立ち下がり期間信号のスタート時刻を
示す立ち上がりスタートパルスと立ち下がりスタートパ
ルスとをそれぞれ出力する。そして、この２つのスター
トパルスをもとにパルス信号２７を発生し、加算器１３
ｂに出力する。
【００２０】このパルス信号２７は、図１に示す立ち上
がりスタートパルスに従いクロック毎にＡ＝００００，
Ｂ＝０１００，Ｃ＝１０００，Ｄ＝１１００，Ｅ＝１１
１１で立ち上がり、同じく図４に示す立ち下がりスター
トパルスに従いＥ＝１１１１，Ｄ＝１１００，Ｃ＝１０
００，Ｂ＝０１００，Ａ＝００００で立ち下がる。この
ことは、図４に示すＤ／Ａ変換されたアナログ信号を参
照することによって理解しやすい。
がりスタートパルスに従いクロック毎にＡ＝００００，
Ｂ＝０１００，Ｃ＝１０００，Ｄ＝１１００，Ｅ＝１１
１１で立ち上がり、同じく図４に示す立ち下がりスター
トパルスに従いＥ＝１１１１，Ｄ＝１１００，Ｃ＝１０
００，Ｂ＝０１００，Ａ＝００００で立ち下がる。この
ことは、図４に示すＤ／Ａ変換されたアナログ信号を参
照することによって理解しやすい。
【００２１】一方、位相誤差信号２３のクロック単位以
下の位相誤差成分は、極性反転回路１３ａに入力され
る。この極性反転回路１３ａでは、パルス発生回路１１
より得られる立ち上がり、立ち下がりの判別信号及び、
立ち上がり、立ち下がり期間信号により、立ち上がり時
は、入力される位相誤差信号２３を反転し加算器１３ｂ
に出力し、立ち下がり時は、位相誤差信号２３をそのま
ま反転すること無く加算器１３ｂに出力する。
下の位相誤差成分は、極性反転回路１３ａに入力され
る。この極性反転回路１３ａでは、パルス発生回路１１
より得られる立ち上がり、立ち下がりの判別信号及び、
立ち上がり、立ち下がり期間信号により、立ち上がり時
は、入力される位相誤差信号２３を反転し加算器１３ｂ
に出力し、立ち下がり時は、位相誤差信号２３をそのま
ま反転すること無く加算器１３ｂに出力する。
【００２２】この立ち上がり、立ち下がり期間信号は、
最終的に得られるタイミング信号の立ち上がり、立ち下
がり時間を規定すると共に、クロック単位以下の位相誤
差成分を補正回路１３で補正する期間を示すものであ
る。従って、クロック以下の位相誤差成分で補正する期
間は、立ち上がり、立ち下がり期間のみであり、他の期
間は補正を行わない。
最終的に得られるタイミング信号の立ち上がり、立ち下
がり時間を規定すると共に、クロック単位以下の位相誤
差成分を補正回路１３で補正する期間を示すものであ
る。従って、クロック以下の位相誤差成分で補正する期
間は、立ち上がり、立ち下がり期間のみであり、他の期
間は補正を行わない。
【００２３】加算器１３ｂでは、パルス発生回路１１の
出力信号２７と極性反転回路１３ａの出力信号２９とを
入力し加算する。すなわち、図２に示すように加算器１
３ｂの出力３１（Ａ´）は、パルス発生回路１１の出力
信号２７（Ａ）と極性反転回路１３ａの出力信号２９
（−ΔＶ）の和であり、Ａ´＝Ａ−ΔＶである。
出力信号２７と極性反転回路１３ａの出力信号２９とを
入力し加算する。すなわち、図２に示すように加算器１
３ｂの出力３１（Ａ´）は、パルス発生回路１１の出力
信号２７（Ａ）と極性反転回路１３ａの出力信号２９
（−ΔＶ）の和であり、Ａ´＝Ａ−ΔＶである。
【００２４】従って、位相誤差信号２３のクロック単位
以下の成分は、極性反転回路１３ａ及び加算器１３ｂか
らなる補正回路１３において、クロック単位以下分でタ
イミング信号を遅延させる方向に補正を行う場合は、パ
ルス信号の立ち上がりでパルス信号から当該クロック単
位以下分を引くことによってタイミング信号の立ち上が
り時間を遅らせることができ、パルス信号から当該クロ
ック単位以下を足すことによってタイミング信号の立ち
上がり時間を進めることができる。
以下の成分は、極性反転回路１３ａ及び加算器１３ｂか
らなる補正回路１３において、クロック単位以下分でタ
イミング信号を遅延させる方向に補正を行う場合は、パ
ルス信号の立ち上がりでパルス信号から当該クロック単
位以下分を引くことによってタイミング信号の立ち上が
り時間を遅らせることができ、パルス信号から当該クロ
ック単位以下を足すことによってタイミング信号の立ち
上がり時間を進めることができる。
【００２５】また、パルス信号の立ち下がりでは、パル
ス信号からクロック単位以下を足すことによってタイミ
ング信号の立ち下がり時間を遅らせることができ、パル
ス信号からクロック単位以下を引くことによってタイミ
ング信号の立ち下がり時間を進めることができる。
ス信号からクロック単位以下を足すことによってタイミ
ング信号の立ち下がり時間を遅らせることができ、パル
ス信号からクロック単位以下を引くことによってタイミ
ング信号の立ち下がり時間を進めることができる。
【００２６】加算器１３ｂの出力３１は、フロー処理回
路１５に入力され、フロー処理がおこなわれる。すなわ
ち、図３の領域Ｆに示すように、「１１１１」以上の部
分はフロー部分として「１１１１」に揃えられ、同様に
「００００」以下の部分はフロー部分として「０００
０」に揃えられ、それぞれフロー処理が行われ、後段の
Ｄ／Ａ変換回路１７のダイナミックレンジが保持され
る。
路１５に入力され、フロー処理がおこなわれる。すなわ
ち、図３の領域Ｆに示すように、「１１１１」以上の部
分はフロー部分として「１１１１」に揃えられ、同様に
「００００」以下の部分はフロー部分として「０００
０」に揃えられ、それぞれフロー処理が行われ、後段の
Ｄ／Ａ変換回路１７のダイナミックレンジが保持され
る。
【００２７】このフロー処理回路１５の出力信号３３
は、Ｄ／Ａ変換器１７においてアナログ信号に変換され
る。さらに、このＤ／Ａ変換器１７の出力信号３５は、
ＬＰＦ７によりデジタル処理におけるキャリア成分が除
去され、タイミング信号３７が出力端子９より出力され
る。
は、Ｄ／Ａ変換器１７においてアナログ信号に変換され
る。さらに、このＤ／Ａ変換器１７の出力信号３５は、
ＬＰＦ７によりデジタル処理におけるキャリア成分が除
去され、タイミング信号３７が出力端子９より出力され
る。
【００２８】以上説明してきたように出力タイミング信
号の位相制御ΔＴをデジタルデータの振幅方向の値ΔＶ
で補正することが可能となる。
号の位相制御ΔＴをデジタルデータの振幅方向の値ΔＶ
で補正することが可能となる。
【００２９】前述したように、位相誤差信号のクロック
単位以下の成分を振幅方向に補正を行い、Ｄ／Ａ変換器
を用いて出力タイミング信号の位相を制御することによ
り安定したタイミング信号が得られる。
単位以下の成分を振幅方向に補正を行い、Ｄ／Ａ変換器
を用いて出力タイミング信号の位相を制御することによ
り安定したタイミング信号が得られる。
【００３０】
【発明の効果】以上説明したように本発明のタイミング
信号発生装置は、位相誤差のクロック単位以下の成分の
振幅量に応じて時間軸方向に移動したタイミング信号を
出力するようにしたので、クロック単位以下の制御を可
能とするタイミング信号を安定して得ることが出来る等
の効果を奏するものである。
信号発生装置は、位相誤差のクロック単位以下の成分の
振幅量に応じて時間軸方向に移動したタイミング信号を
出力するようにしたので、クロック単位以下の制御を可
能とするタイミング信号を安定して得ることが出来る等
の効果を奏するものである。
【図１】本発明に係る一実施例の概略の構成を示すブロ
ック図である。
ック図である。
【図２】図１に示した実施例の各回路の出力信号を示す
タイミングチャートである。
タイミングチャートである。
【図３】加算器及びフロー処理回路における作用を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図４】図１に示した実施例の各回路の出力信号を示す
タイミングチャートである。
タイミングチャートである。
【図５】従来の構成を示すブロック図である。
【図６】従来の構成を説明するタイミングチャートであ
る。
る。
１ タイミング信号発生回路 ３ 入力端子 ５ 位相誤差検出回路 ７ ＬＰＦ ９ 出力端子 １１ パルス発生回路 １３ 補正回路 １３ａ 極性反転回路 １３ｂ 加算器 １５ フロー処理回路 １７ Ｄ／Ａ変換器
Claims (1)
- 【請求項１】 入力信号と基準信号とを比較して得られ
る当該入力信号の位相誤差に基づいてタイミング信号を
発生するタイミング信号発生装置において、 前記位相誤差のクロック単位の成分と基準信号によりク
ロック単位のパルス信号を発生するパルス信号発生手段
と、 このパルス信号発生手段で発生されるパルス信号を前記
位相誤差のクロック単位以下の成分で振幅方向に補正す
る補正手段と、 この補正手段で補正されたパルス信号をデジタル／アナ
ログ変換することにより前記位相誤差のクロック単位以
下の成分量に応じて時間軸方向に移動したタイミング信
号を出力する変換手段とを有することを特徴とするタイ
ミング信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22373592A JPH0669768A (ja) | 1992-08-24 | 1992-08-24 | タイミング信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22373592A JPH0669768A (ja) | 1992-08-24 | 1992-08-24 | タイミング信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669768A true JPH0669768A (ja) | 1994-03-11 |
Family
ID=16802875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22373592A Pending JPH0669768A (ja) | 1992-08-24 | 1992-08-24 | タイミング信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669768A (ja) |
-
1992
- 1992-08-24 JP JP22373592A patent/JPH0669768A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638255A (en) | Rectangular wave pulse generators | |
| US4954824A (en) | Sample rate conversion system having interpolation function with phase locked clock | |
| US6016283A (en) | Multiple data rate synchronous DRAM for enhancing data transfer speed | |
| US5070254A (en) | Pulse generators with constant mark/space ratio and small phase modulation jitter | |
| JPH11251909A (ja) | アナログ／ディジタル変換器 | |
| US4541009A (en) | Process and device for sampling a sine wave signal by a multiple frequency signal | |
| US4389637A (en) | Digital to analog converter | |
| JPH0718172Y2 (ja) | 可変周波数信号発生装置 | |
| JP2755477B2 (ja) | ピーク値検出回路 | |
| US5883530A (en) | Methods and devices for generating cycled waveforms of nonsingle period | |
| JPH07301685A (ja) | クロック回路 | |
| US20050110552A1 (en) | Generating adjustable-delay clock signal for processing color signals | |
| JPS62110382A (ja) | 時間軸誤差補正装置 | |
| JPS6112123A (ja) | 逐次比較型アナログ・デジタル変換器 | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| JP2536816Y2 (ja) | タイミング発生回路 | |
| JP2003338736A (ja) | サンプリング回路 | |
| KR870001231B1 (ko) | 펄스폭 변조기를 이용한 일반모터의 디지탈위상 제어회로 | |
| SU879738A1 (ru) | Способ цифрового фазового детектировани импульсных последовательностей на неравных частотах и устройство дл его осуществлени | |
| JPH0435536A (ja) | ビット同期回路 | |
| JP2833777B2 (ja) | 位相調整回路 | |
| JPH04359107A (ja) | 計測装置 | |
| JPS5813064B2 (ja) | サンプリングソウチ | |
| JPS5831643A (ja) | 標準信号発生装置 | |
| JPH0621790A (ja) | パルス幅変調回路 |