JPH0670991B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0670991B2 JPH0670991B2 JP23960287A JP23960287A JPH0670991B2 JP H0670991 B2 JPH0670991 B2 JP H0670991B2 JP 23960287 A JP23960287 A JP 23960287A JP 23960287 A JP23960287 A JP 23960287A JP H0670991 B2 JPH0670991 B2 JP H0670991B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- etching
- silicon oxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にシリコン酸
化膜の反応性イオンエッチングにより露出したシリコン
基板に生ずる汚染およびダメージを除去し得る半導体装
置の製造方法に関する。
化膜の反応性イオンエッチングにより露出したシリコン
基板に生ずる汚染およびダメージを除去し得る半導体装
置の製造方法に関する。
〔従来の技術〕 フロン系ガスを用いたシリコン酸化膜の反応性イオンエ
ッチング（RIE）は、シリコンとのエッチングの選択比
も高く、また垂直方向のエッチング形状も良いため、MO
S構造の半導体装置の製造に多く用いられている。しか
し、単結晶シリコン基板上のシリコン酸化膜のRIEにお
いては、シリコン酸化膜が完全にエッチング除去された
後になおエッチングを継続すると、シリコン基板表面に
炭素とフッ素より構成されるポリマーが堆積し、またシ
リコン基板中に転位などの結晶欠陥（以後これをダメー
ジと呼ぶ）が発生する。以下、LDD構造のMOSトランジス
タの製法を例にあげて、従来の汚染およびダメージの除
去方法を説明する。
ッチング（RIE）は、シリコンとのエッチングの選択比
も高く、また垂直方向のエッチング形状も良いため、MO
S構造の半導体装置の製造に多く用いられている。しか
し、単結晶シリコン基板上のシリコン酸化膜のRIEにお
いては、シリコン酸化膜が完全にエッチング除去された
後になおエッチングを継続すると、シリコン基板表面に
炭素とフッ素より構成されるポリマーが堆積し、またシ
リコン基板中に転位などの結晶欠陥（以後これをダメー
ジと呼ぶ）が発生する。以下、LDD構造のMOSトランジス
タの製法を例にあげて、従来の汚染およびダメージの除
去方法を説明する。
第３図（ａ）〜（ｅ）は従来のLDD構造のｎチャネルMOS
トランジスタの製造工程を工程順に示した断面図であ
る。シリコン基板31上に熱酸化法によりゲート酸化膜32
を形成する。ゲート酸化膜32上にポリシリコン33をCVD
法により堆積し、これをフォトリソグラフィーを用い、
ゲート部分以外のポリシリコン33およびゲート酸化膜32
をエッチング除去する。次に、ポリシリコン33およびシ
リコン基板31表面を熱酸化法により薄く酸化し、シリコ
ン酸化膜34を形成する。このシリコン酸化膜34を通して
リンをイオン注入し、ゲート部分と自己整合的にn-層35
を形成する。（第３図（ａ））。次にサイドウォール・
シリコン酸化膜36をCVD法によりシリコン基板31全面に
堆積する（第３図（ｂ））。このサイドウォール・シリ
コン酸化膜36および熱酸化膜34を、RIE法によりエッチ
ングする。エッチング後の形状はポリシリコン33の側壁
のみにサイドウォール・シリコン酸化膜36が残った状態
とする。エッチング後、露出したシリコン基板表面に炭
素およびフッ素より構成されるポリマー37が堆積し、ま
たその下部にシリコン基板中にはダメージ38が点在する
（第３図（ｃ））。次に、このポリマー37を除去するた
め、シリコン基板31を酸素プラズマ中にさらに、ポリマ
ー37を除去する。また酸素プラズマ処理で形成された薄
いシリコン酸化膜（〜30Å）を希フッ酸で除去する。次
に内部の欠陥を除去するため、シリコン基板31を化学的
なドライエッチによりわずかにエッチングする（第３図
（ｄ））。前述の工程で汚染およびダメージを完全に除
去したのち、シリコン基板表面を薄く熱酸化し、シリコ
ン酸化膜39を形成する。このシリコン酸化膜39を通し
て、ヒ素をイオン注入し、ソース・ドレイン領域となる
n+層310を形成する（第３図（ｅ））。
トランジスタの製造工程を工程順に示した断面図であ
る。シリコン基板31上に熱酸化法によりゲート酸化膜32
を形成する。ゲート酸化膜32上にポリシリコン33をCVD
法により堆積し、これをフォトリソグラフィーを用い、
ゲート部分以外のポリシリコン33およびゲート酸化膜32
をエッチング除去する。次に、ポリシリコン33およびシ
リコン基板31表面を熱酸化法により薄く酸化し、シリコ
ン酸化膜34を形成する。このシリコン酸化膜34を通して
リンをイオン注入し、ゲート部分と自己整合的にn-層35
を形成する。（第３図（ａ））。次にサイドウォール・
シリコン酸化膜36をCVD法によりシリコン基板31全面に
堆積する（第３図（ｂ））。このサイドウォール・シリ
コン酸化膜36および熱酸化膜34を、RIE法によりエッチ
ングする。エッチング後の形状はポリシリコン33の側壁
のみにサイドウォール・シリコン酸化膜36が残った状態
とする。エッチング後、露出したシリコン基板表面に炭
素およびフッ素より構成されるポリマー37が堆積し、ま
たその下部にシリコン基板中にはダメージ38が点在する
（第３図（ｃ））。次に、このポリマー37を除去するた
め、シリコン基板31を酸素プラズマ中にさらに、ポリマ
ー37を除去する。また酸素プラズマ処理で形成された薄
いシリコン酸化膜（〜30Å）を希フッ酸で除去する。次
に内部の欠陥を除去するため、シリコン基板31を化学的
なドライエッチによりわずかにエッチングする（第３図
（ｄ））。前述の工程で汚染およびダメージを完全に除
去したのち、シリコン基板表面を薄く熱酸化し、シリコ
ン酸化膜39を形成する。このシリコン酸化膜39を通し
て、ヒ素をイオン注入し、ソース・ドレイン領域となる
n+層310を形成する（第３図（ｅ））。
また、第３図（ｃ）の状態で、前述の方法で露出するシ
リコン基板表面に付着しているポリマーを除去し、その
後非酸化性雰囲気中で高温熱処理することでダメージを
回復させた後、シリコン酸化膜を形成し、このシリコン
酸化膜を通して基板にリンをイオン注入し、ソース・ド
レイン領域となるn+拡散層を形成する方法もある。
リコン基板表面に付着しているポリマーを除去し、その
後非酸化性雰囲気中で高温熱処理することでダメージを
回復させた後、シリコン酸化膜を形成し、このシリコン
酸化膜を通して基板にリンをイオン注入し、ソース・ド
レイン領域となるn+拡散層を形成する方法もある。
上述し従来のシリコン酸化膜のRIE後の汚染およびダメ
ージの除去方法には以下のような欠点がある。
ージの除去方法には以下のような欠点がある。
一般的に、シリコン酸化膜のRIEによるダメージの深さ
は、シリコン酸化膜のオーバーエッチング量により決ま
り、オーバーエッチグ量10％ではおそよ40Å,100％では
およそ400Åのダメージ層が存在する（真空科学技術雑
誌（Journal ofVacuum Sience and Technolgy）、B5
巻、第２号、590頁参照）。CVD法により形成されるサイ
ドウォール・シリコン酸化膜36の面内均一性およびプロ
セス・マージンを考えると、50％程度のオーバー・エッ
チングが必要となり、この場合、ダメージ層の深さは約
200Å程度と見積られる。また酸化膜のRIEにおいて、ド
ライエッチング装置のチャンバーを構成している元素
（例えばアルミニウム）がエッチングガス中にたたき出
され、これがプラズマエネルギーにより、シリコン基板
中にたたきこまれる。この金属不純物は、酸化膜RIEに
より発生した結晶欠陥に捕獲される。半導体装置の小型
化により、n-拡散層の深さも浅くなる傾向にある。この
ため前述したシリコン基板のドライエッチング法による
深さ約200Åのダメージ層の除去を行なうと、金属不純
物を捕獲した欠陥層および金属不純物を捕獲していない
欠陥層共に除去できる利点があるが、n-層までもが完全
に除去されてしまい、n+層と電気的に導電がとれなくな
ってしまうという問題がある。
は、シリコン酸化膜のオーバーエッチング量により決ま
り、オーバーエッチグ量10％ではおそよ40Å,100％では
およそ400Åのダメージ層が存在する（真空科学技術雑
誌（Journal ofVacuum Sience and Technolgy）、B5
巻、第２号、590頁参照）。CVD法により形成されるサイ
ドウォール・シリコン酸化膜36の面内均一性およびプロ
セス・マージンを考えると、50％程度のオーバー・エッ
チングが必要となり、この場合、ダメージ層の深さは約
200Å程度と見積られる。また酸化膜のRIEにおいて、ド
ライエッチング装置のチャンバーを構成している元素
（例えばアルミニウム）がエッチングガス中にたたき出
され、これがプラズマエネルギーにより、シリコン基板
中にたたきこまれる。この金属不純物は、酸化膜RIEに
より発生した結晶欠陥に捕獲される。半導体装置の小型
化により、n-拡散層の深さも浅くなる傾向にある。この
ため前述したシリコン基板のドライエッチング法による
深さ約200Åのダメージ層の除去を行なうと、金属不純
物を捕獲した欠陥層および金属不純物を捕獲していない
欠陥層共に除去できる利点があるが、n-層までもが完全
に除去されてしまい、n+層と電気的に導電がとれなくな
ってしまうという問題がある。
また、前述した非酸化性雰囲気による高温熱処理では、
シリコン基板内部の金属不純物を含まない欠陥は回復さ
せることができるが、表面近傍の金属不純物を捕獲した
欠陥は回復することができない。この回復しなかった欠
陥は、次工程の熱酸化により成長したn--p，あるいはn+
-pの接合に到達し、電気特性、特に拡散層のリーク電流
の増大につながるという問題がある。
シリコン基板内部の金属不純物を含まない欠陥は回復さ
せることができるが、表面近傍の金属不純物を捕獲した
欠陥は回復することができない。この回復しなかった欠
陥は、次工程の熱酸化により成長したn--p，あるいはn+
-pの接合に到達し、電気特性、特に拡散層のリーク電流
の増大につながるという問題がある。
本発明の半導体装置の製造方法は、フロン系ガスを用い
てシリコン基板上のシリコン酸化膜を反応性イオンエッ
チング除去した後、シリコン基板表面に付着している炭
素フッ素から構成されるポリマーを除去する工程と、続
いてシリコン基板表面を所定量エッチング除去する工程
と、続いて非酸化性雰囲気で熱処理する工程とを含むこ
とを特徴とするものである。
てシリコン基板上のシリコン酸化膜を反応性イオンエッ
チング除去した後、シリコン基板表面に付着している炭
素フッ素から構成されるポリマーを除去する工程と、続
いてシリコン基板表面を所定量エッチング除去する工程
と、続いて非酸化性雰囲気で熱処理する工程とを含むこ
とを特徴とするものである。
次に、本発明について図面を参照して説明する。第１図
（ａ）〜（ｆ）は本発明の一実施例であるLDD構造トラ
ンジスタの製造工程を工程順に示す断面図である。
（ａ）〜（ｆ）は本発明の一実施例であるLDD構造トラ
ンジスタの製造工程を工程順に示す断面図である。
シリコン基板11上に熱酸化法によりゲート酸化膜12を形
成する。ゲート酸化膜12上にポリシリコン13をCVD法に
より堆積し、フォトリングラフィーを用いゲート部分以
外のポリシリコン13およびゲート酸化膜12をエッチング
除去する。次にポリシリコン13およびシリコン基板11表
面を薄く酸化し、シリコン酸化膜14を形成する。このシ
リコン酸化膜14を通してリンをイオン注入し、n-層15を
形成する（第１図（ａ））。次に、シリコン基板上に全
面にサイドウォール・シリコン酸化膜16をCVD法によ
り、堆積する。次にサイドウォール酸化膜16およびシリ
コン酸化膜14の一部を酸化膜RIEによりエッチングし、
ポリシリコン13の側壁にのみサイドウォール・シリコン
酸化膜16を残す。この時、シリコン基板表面には、エッ
チングガスに起因する炭素およびフッ素から構成される
ポリマー17が付着し、また露出したシリコン基板表面付
近のシリコン基板中には、ドライエッチング装置のチャ
ンバーからの金属不純物を捕獲した欠陥18が、またその
下部には金属不純物を含まない欠陥19が形成される（第
１図（ｃ））。このポリマー17を、酸素プラズマ中で酸
化除去し、酸素プラズマ処理により形成された薄いシリ
コン酸化膜を希フッ酸によりエッチングする。次に、シ
リコン基板11を化学的ドライエッチングにより、わずか
に（100Å以下）エッチング除去する（第１図
（ｄ））。シリコン基板のエッチングにより、金属不純
物を捕獲した欠陥18は除去されるが、金属不純物を含ま
ない欠陥19はまだ存在する。その後、非酸化性雰囲気中
で熱処理を行なうことにより、この金属不純物を含まな
い欠陥19を結晶性の良い結晶に回復することができる。
この熱処理として、窒素(N2)雰囲気中900℃で30分で結
晶性は完全に回復する（第１図（ｅ））。次に、シリコ
ン基板11表面を薄く熱処理化してシリコン酸化膜110を
形成し、このシリコン酸化膜110を通してヒ素をイオン
注入し、ソース・ドレイン領域となるn+層111を形成す
る（第１図（ｆ））。
成する。ゲート酸化膜12上にポリシリコン13をCVD法に
より堆積し、フォトリングラフィーを用いゲート部分以
外のポリシリコン13およびゲート酸化膜12をエッチング
除去する。次にポリシリコン13およびシリコン基板11表
面を薄く酸化し、シリコン酸化膜14を形成する。このシ
リコン酸化膜14を通してリンをイオン注入し、n-層15を
形成する（第１図（ａ））。次に、シリコン基板上に全
面にサイドウォール・シリコン酸化膜16をCVD法によ
り、堆積する。次にサイドウォール酸化膜16およびシリ
コン酸化膜14の一部を酸化膜RIEによりエッチングし、
ポリシリコン13の側壁にのみサイドウォール・シリコン
酸化膜16を残す。この時、シリコン基板表面には、エッ
チングガスに起因する炭素およびフッ素から構成される
ポリマー17が付着し、また露出したシリコン基板表面付
近のシリコン基板中には、ドライエッチング装置のチャ
ンバーからの金属不純物を捕獲した欠陥18が、またその
下部には金属不純物を含まない欠陥19が形成される（第
１図（ｃ））。このポリマー17を、酸素プラズマ中で酸
化除去し、酸素プラズマ処理により形成された薄いシリ
コン酸化膜を希フッ酸によりエッチングする。次に、シ
リコン基板11を化学的ドライエッチングにより、わずか
に（100Å以下）エッチング除去する（第１図
（ｄ））。シリコン基板のエッチングにより、金属不純
物を捕獲した欠陥18は除去されるが、金属不純物を含ま
ない欠陥19はまだ存在する。その後、非酸化性雰囲気中
で熱処理を行なうことにより、この金属不純物を含まな
い欠陥19を結晶性の良い結晶に回復することができる。
この熱処理として、窒素(N2)雰囲気中900℃で30分で結
晶性は完全に回復する（第１図（ｅ））。次に、シリコ
ン基板11表面を薄く熱処理化してシリコン酸化膜110を
形成し、このシリコン酸化膜110を通してヒ素をイオン
注入し、ソース・ドレイン領域となるn+層111を形成す
る（第１図（ｆ））。
上記、実施例では金属不純物を捕獲している欠陥層は、
およそ数10Åであり、これを除去するため100Å以下の
シリコン基板のエッチングを行なっても、ｎ−層の深さ
はこれより充分深いので、ｎ−層とｎ＋層が電気的に非
導通となることもなく、また金属不純物を含む欠陥層は
エッチング除去されているので、非酸化性雰囲気中の高
温熱処理により、ダメージは完全に回復する。
およそ数10Åであり、これを除去するため100Å以下の
シリコン基板のエッチングを行なっても、ｎ−層の深さ
はこれより充分深いので、ｎ−層とｎ＋層が電気的に非
導通となることもなく、また金属不純物を含む欠陥層は
エッチング除去されているので、非酸化性雰囲気中の高
温熱処理により、ダメージは完全に回復する。
第２図（ａ）〜（ｆ）は、本発明の他の実施例の工程順
に示す断面図である。上述した第１の実施例と同様に、
シリコン基板21上にフォトリングラフィー法によりゲー
ト酸化膜22およびポリシリコン23を形成する。この上に
薄いシリコン酸化膜24を形成し、このシリコン酸化膜24
を通してリンをイオン注入し、n-層25を形成する。次に
サイドウォール・シリコン酸化膜26をCVD法により堆積
し、サイドウォールシリコン酸化膜26およびシリコン酸
化膜24のゲート部分以外の箇所を酸化膜RIEによりエッ
チングする（第２図（ａ））。この時、シリコン基板表
面にはポリマー27が、また露出したシリコン基板表面下
のシリコン基板21中には金属不純物を捕獲した欠陥28
が、その下部には金属不純物を含まない欠陥29が形成さ
れる。次に、このシリコン基板を、酸化膜RIEで使用し
たドライエッチング装置から取り出すことなく、ArとNF
3の混合ガスによりエッチングする。この時、表面に付
着したポリマー27はArによりスパッタ除去され、その後
NF3ガスによりシリコン基板21はエッチングされる。こ
の時、n-層25が完全にエッチングされないような条件で
エッチングを終了する。このAr/NF3混合ガスエッチング
により、ポリマー27および金属不純物を含む欠陥28除去
される（第２図（ｂ））。次に、N2雰囲気中900℃、30
分の熱処理を行なうことにより、金属不純物を含まない
欠陥29を回復する（第２図（ｃ））。次に、シリコン基
板21を薄く酸化しシリコン酸化膜210を形成し、このシ
リコン酸化膜を通してヒ素をイオン注入してソース・ド
レイン領域のn+層211を形成する。
に示す断面図である。上述した第１の実施例と同様に、
シリコン基板21上にフォトリングラフィー法によりゲー
ト酸化膜22およびポリシリコン23を形成する。この上に
薄いシリコン酸化膜24を形成し、このシリコン酸化膜24
を通してリンをイオン注入し、n-層25を形成する。次に
サイドウォール・シリコン酸化膜26をCVD法により堆積
し、サイドウォールシリコン酸化膜26およびシリコン酸
化膜24のゲート部分以外の箇所を酸化膜RIEによりエッ
チングする（第２図（ａ））。この時、シリコン基板表
面にはポリマー27が、また露出したシリコン基板表面下
のシリコン基板21中には金属不純物を捕獲した欠陥28
が、その下部には金属不純物を含まない欠陥29が形成さ
れる。次に、このシリコン基板を、酸化膜RIEで使用し
たドライエッチング装置から取り出すことなく、ArとNF
3の混合ガスによりエッチングする。この時、表面に付
着したポリマー27はArによりスパッタ除去され、その後
NF3ガスによりシリコン基板21はエッチングされる。こ
の時、n-層25が完全にエッチングされないような条件で
エッチングを終了する。このAr/NF3混合ガスエッチング
により、ポリマー27および金属不純物を含む欠陥28除去
される（第２図（ｂ））。次に、N2雰囲気中900℃、30
分の熱処理を行なうことにより、金属不純物を含まない
欠陥29を回復する（第２図（ｃ））。次に、シリコン基
板21を薄く酸化しシリコン酸化膜210を形成し、このシ
リコン酸化膜を通してヒ素をイオン注入してソース・ド
レイン領域のn+層211を形成する。
本実施例においてはサイドウォールシリコン酸化膜をRI
Eによりエッチングした後、シリコン基板をエッチング
装置から取り出すことなく連続してAr/NF3混合ガスによ
りポリマー27および金属不純物を含む欠陥28とを同時に
除去することができるという利点がある。
Eによりエッチングした後、シリコン基板をエッチング
装置から取り出すことなく連続してAr/NF3混合ガスによ
りポリマー27および金属不純物を含む欠陥28とを同時に
除去することができるという利点がある。
以上説明したように、本発明はフロン系ガスを用いたRI
Eの後で、シリコン基板表面に付着したポリマーを除去
し、続いてシリコン基板中の金属不純物を捕獲した欠陥
をシリコン基板をエッチングすることにより除去し、さ
らに残留している金属不純物を含まない欠陥を、非酸化
性雰囲気で熱処理することにより回復させることによ
り、欠陥および不純物汚染のないシリコン基板を提供す
ることができ、半導体装置の歩留り向上に効果がある。
Eの後で、シリコン基板表面に付着したポリマーを除去
し、続いてシリコン基板中の金属不純物を捕獲した欠陥
をシリコン基板をエッチングすることにより除去し、さ
らに残留している金属不純物を含まない欠陥を、非酸化
性雰囲気で熱処理することにより回復させることによ
り、欠陥および不純物汚染のないシリコン基板を提供す
ることができ、半導体装置の歩留り向上に効果がある。
第１図（ａ）〜（ｆ）は本発明の一実施例を工程順に示
す断面図、第２図（ａ）〜（ｄ）は本発明の他の実施例
を工程順に示す断面図、第３図（ａ）〜（ｅ）は従来方
法を工程順に示す断面図である。 11,21,31……シリコン基板、12,22,32……ゲート酸化
膜、13,23,33……ポリシリコン、14,110,24,210,34,39
……シリコン酸化膜、15,25,35……n-層、16,26,36……
サイドウォール・シリコン酸化膜、17,27,37……ポリマ
ー、18,28……金属不純物を捕獲した欠陥、19,29……金
属不純物を含まない欠陥、38……ダメージ、111,211,31
0……n+層。
す断面図、第２図（ａ）〜（ｄ）は本発明の他の実施例
を工程順に示す断面図、第３図（ａ）〜（ｅ）は従来方
法を工程順に示す断面図である。 11,21,31……シリコン基板、12,22,32……ゲート酸化
膜、13,23,33……ポリシリコン、14,110,24,210,34,39
……シリコン酸化膜、15,25,35……n-層、16,26,36……
サイドウォール・シリコン酸化膜、17,27,37……ポリマ
ー、18,28……金属不純物を捕獲した欠陥、19,29……金
属不純物を含まない欠陥、38……ダメージ、111,211,31
0……n+層。
Claims (1)
- 【請求項１】フロン系ガスを用いてシリコン基板上のシ
リコン酸化膜を反応性イオンエッチング除去した後、シ
リコン基板表面に付着している炭素とフッ素から構成さ
れるポリマーを除去する工程と、続いてシリコン基板表
面を所定量エッチング除去する工程と、続いて非酸化性
雰囲気で熱処理する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23960287A JPH0670991B2 (ja) | 1987-09-22 | 1987-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23960287A JPH0670991B2 (ja) | 1987-09-22 | 1987-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6481229A JPS6481229A (en) | 1989-03-27 |
| JPH0670991B2 true JPH0670991B2 (ja) | 1994-09-07 |
Family
ID=17047196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23960287A Expired - Lifetime JPH0670991B2 (ja) | 1987-09-22 | 1987-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670991B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561441A (en) * | 1993-04-08 | 1996-10-01 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| KR100701687B1 (ko) * | 2003-12-23 | 2007-03-29 | 주식회사 하이닉스반도체 | 게이트전극 식각방법 |
-
1987
- 1987-09-22 JP JP23960287A patent/JPH0670991B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6481229A (en) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808259A (en) | Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JPH0133933B2 (ja) | ||
| JPS628512B2 (ja) | ||
| US20080227265A1 (en) | Methods for Fabricating Semiconductor Devices | |
| JPS6252950B2 (ja) | ||
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| US6197642B1 (en) | Method for manufacturing gate terminal | |
| JP2736276B2 (ja) | 半導体集積回路内の移動性イオン汚染を低減するための方法 | |
| JP3152289B2 (ja) | 半導体装置の製造方法 | |
| KR100291276B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JP3217280B2 (ja) | ドライエッチング後処理方法とｍｏｓ型半導体装置の製造方法 | |
| JPH0628259B2 (ja) | 半導体装置の製造方法 | |
| JP3296304B2 (ja) | 半導体装置の製造方法 | |
| JPH07120649B2 (ja) | コンタクトホールの形成方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JP4241650B2 (ja) | ゲート酸化膜形成法 | |
| JPH05275528A (ja) | 素子分離領域の形成方法 | |
| JP3042004B2 (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH0557734B2 (ja) | ||
| JPH08264767A (ja) | 半導体装置及びその製造方法 | |
| JPH0516177B2 (ja) | ||
| JPH07169728A (ja) | 半導体装置の製造方法 | |
| JPH04306841A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20080907 |