JPH0670998B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0670998B2 JPH0670998B2 JP60020326A JP2032685A JPH0670998B2 JP H0670998 B2 JPH0670998 B2 JP H0670998B2 JP 60020326 A JP60020326 A JP 60020326A JP 2032685 A JP2032685 A JP 2032685A JP H0670998 B2 JPH0670998 B2 JP H0670998B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor device
- semiconductor substrate
- insulating
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高密度，高集積に配線層が形成できる半導体装
置に関するものである。
置に関するものである。
従来の技術 従来の半導体装置の配線層には半導体基板内に半導体基
板と反対導電型の不純物を拡散して形成した拡散層ある
いは、半導体基板上に絶縁膜を介して形成した多結晶硅
素膜あるいは金属配線層が用いられている。
板と反対導電型の不純物を拡散して形成した拡散層ある
いは、半導体基板上に絶縁膜を介して形成した多結晶硅
素膜あるいは金属配線層が用いられている。
しかし、拡散層の場合には他の素子の拡散層との分離の
ための絶縁層が必要である。また多結晶硅素膜あるいは
金属配線層の場合には、半導体基板上に絶縁膜を介して
形成するため、素子との接続部に接続のための絶縁膜の
開孔部が必要であり、素子の接続部と開孔パターンおよ
び開孔パターンと配線層に対して、位置合せ余裕が必要
であった。
ための絶縁層が必要である。また多結晶硅素膜あるいは
金属配線層の場合には、半導体基板上に絶縁膜を介して
形成するため、素子との接続部に接続のための絶縁膜の
開孔部が必要であり、素子の接続部と開孔パターンおよ
び開孔パターンと配線層に対して、位置合せ余裕が必要
であった。
発明が解決しようとする問題点 このような従来の配線層では占有面積が大きく、高密
度，高集積の半導体装置を得ることが困難であった。
度，高集積の半導体装置を得ることが困難であった。
本発明はかかる点に鑑みてなされたもので、高密度，高
集積化が可能な配線層を有する半導体装置を提供するこ
とを目的としている。
集積化が可能な配線層を有する半導体装置を提供するこ
とを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、半導体基板中に形
成した半導体素子間の絶縁分離領域の絶縁分離膜の膜厚
を変化させ、中央部の膜厚の厚い部分に配線層を形成し
たものである。
成した半導体素子間の絶縁分離領域の絶縁分離膜の膜厚
を変化させ、中央部の膜厚の厚い部分に配線層を形成し
たものである。
作用 本発明は上記した構成により、従来からの必要であった
素子間分離領域に配線層を形成することにより、半導体
基板中深くまで配線層が形成できるため、表面での占有
面積は減少し、かつ絶縁分離領域の一方の素子側に偏よ
らせて、配線層を形成し、絶縁分離領域下部の半導体基
板と配線層の接続部を形成することにより高密度，高集
積な半導体装置が形成できる。
素子間分離領域に配線層を形成することにより、半導体
基板中深くまで配線層が形成できるため、表面での占有
面積は減少し、かつ絶縁分離領域の一方の素子側に偏よ
らせて、配線層を形成し、絶縁分離領域下部の半導体基
板と配線層の接続部を形成することにより高密度，高集
積な半導体装置が形成できる。
実施例 第１図は本発明の配線層の一実施例を示す構造断面図で
ある。第１図において、１は半導体基板、２は絶縁分離
領域、３は絶縁分離膜、４は厚い絶縁分離膜、５は絶縁
分離膜中に形成した配線層である。配線層５の厚さは、
薄い絶縁分離膜３の膜厚より薄くてもよいが、第１図に
示すように前記薄い絶縁分離膜３の膜厚より厚く形成し
た方が、同一パターン幅に対して、電流容量が大きくと
れる。
ある。第１図において、１は半導体基板、２は絶縁分離
領域、３は絶縁分離膜、４は厚い絶縁分離膜、５は絶縁
分離膜中に形成した配線層である。配線層５の厚さは、
薄い絶縁分離膜３の膜厚より薄くてもよいが、第１図に
示すように前記薄い絶縁分離膜３の膜厚より厚く形成し
た方が、同一パターン幅に対して、電流容量が大きくと
れる。
第２図，第３図は本発明の他の実施例であって、配線層
５を絶縁分離領域２内で左右どちらかに偏らせて形成
し、かつ前記絶縁分離領域２の下部の半導体基板１もし
くは半導体基板内に拡散した不純物層と接続ブラインド
11で電気的接続部を形成したものである。
５を絶縁分離領域２内で左右どちらかに偏らせて形成
し、かつ前記絶縁分離領域２の下部の半導体基板１もし
くは半導体基板内に拡散した不純物層と接続ブラインド
11で電気的接続部を形成したものである。
第４図は相補型半導体装置に本発明の一実施例を適用し
た例であり、一導電型たとえばｐ型半導体基板１上にｎ
型不純物層６を形成して作ったｎ型電界効果素子９と、
前記基板上にｎ型不純物層を深く拡散して形成したｎウ
ェル８上にｐ形不純物層７を形成して作った。ｐ型電界
効果素子10との絶縁分離領域２に偏在して作製した配線
層５と、前記ｎウェルとの接続部11を形成した半導体装
置である。
た例であり、一導電型たとえばｐ型半導体基板１上にｎ
型不純物層６を形成して作ったｎ型電界効果素子９と、
前記基板上にｎ型不純物層を深く拡散して形成したｎウ
ェル８上にｐ形不純物層７を形成して作った。ｐ型電界
効果素子10との絶縁分離領域２に偏在して作製した配線
層５と、前記ｎウェルとの接続部11を形成した半導体装
置である。
発明の効果 以上述べてきたように本発明によれば、配線層のための
面積を大きく増加することなく、また、配線層と半導体
基板あるいは半導体基板に形成した不純物層との接続部
を容易に形成することができ、高密度，高集積の半導体
装置が得られる。
面積を大きく増加することなく、また、配線層と半導体
基板あるいは半導体基板に形成した不純物層との接続部
を容易に形成することができ、高密度，高集積の半導体
装置が得られる。
第１図は本発明の一実施例における半導体装置の断面
図、第２図および第３図は本発明の他の実施例の配線層
を有する半導体装置の断面図、第４図は相補型半導体装
置に本発明の実施例構造を適用した場合の断面図であ
る。 １……半導体基板、3,4……絶縁分離膜、５……配線
層。
図、第２図および第３図は本発明の他の実施例の配線層
を有する半導体装置の断面図、第４図は相補型半導体装
置に本発明の実施例構造を適用した場合の断面図であ
る。 １……半導体基板、3,4……絶縁分離膜、５……配線
層。
Claims (2)
- 【請求項１】半導体基板内に形成した絶縁膜の中央部の
膜厚を厚く形成し、前記中央部の厚い絶縁膜の一部に配
線層を形成したことを特徴とする半導体装置。 - 【請求項２】配線層を厚い絶縁膜の端部に形成し、かつ
絶縁膜下部の半導体基板と接続したことを特徴とする特
許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60020326A JPH0670998B2 (ja) | 1985-02-05 | 1985-02-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60020326A JPH0670998B2 (ja) | 1985-02-05 | 1985-02-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61180454A JPS61180454A (ja) | 1986-08-13 |
| JPH0670998B2 true JPH0670998B2 (ja) | 1994-09-07 |
Family
ID=12024006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60020326A Expired - Lifetime JPH0670998B2 (ja) | 1985-02-05 | 1985-02-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670998B2 (ja) |
-
1985
- 1985-02-05 JP JP60020326A patent/JPH0670998B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61180454A (ja) | 1986-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6321351B2 (ja) | ||
| US3722079A (en) | Process for forming buried layers to reduce collector resistance in top contact transistors | |
| GB1129891A (en) | Improvements in or relating to methods of manufacturing solid state circuits | |
| JPH0670998B2 (ja) | 半導体装置 | |
| US4692784A (en) | Dielectric insulation type semiconductor integrated circuit having low withstand voltage devices and high withstand voltage devices | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPS6146042A (ja) | 半導体装置 | |
| JP2613939B2 (ja) | 半導体装置 | |
| JPH023303B2 (ja) | ||
| JP2680869B2 (ja) | 半導体装置 | |
| JPS6098666A (ja) | 半導体記憶装置 | |
| JP2603088B2 (ja) | 半導体装置 | |
| JP3006795B2 (ja) | 半導体装置 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS58130555A (ja) | 半導体装置 | |
| JPS6113383B2 (ja) | ||
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPH05343397A (ja) | 半導体集積回路装置 | |
| JPS6140133B2 (ja) | ||
| JPH04323832A (ja) | 半導体装置およびその製造方法 | |
| JPH028462B2 (ja) | ||
| JPS5931860B2 (ja) | 半導体装置 | |
| JPS5965463A (ja) | 半導体素子 | |
| JPH02206126A (ja) | バイポーラ型半導体集積回路装置 |