JPH028462B2 - - Google Patents
Info
- Publication number
- JPH028462B2 JPH028462B2 JP55172930A JP17293080A JPH028462B2 JP H028462 B2 JPH028462 B2 JP H028462B2 JP 55172930 A JP55172930 A JP 55172930A JP 17293080 A JP17293080 A JP 17293080A JP H028462 B2 JPH028462 B2 JP H028462B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- wiring
- insulating film
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路の配線方法に関するも
のである。
のである。
半導体集積回路の高密度化の方法として１つに
はパターンの微細化があり、現在実験室レベルで
はサブミクロンのパターン形成も可能になつてき
ている。他の方法として多層配線が挙げられる。
半導体集積回路に多数の素子を集積した場合その
素子と素子間を接続する配線量も集積素子数に比
例して多くなるので、この配線の為のスペースも
広くとらなければならない。特に集積回路は基本
的には平面上の回路であるので同一の配線層は絶
対に交差はゆるされない。この為に配線の引き回
しも長くなり、従つて配線のみに要する面積も大
きくなり易い。この面積の増加を防ぐために多結
晶シリコンの配線とアルミニユーム配線の二層配
線構造、さらには、多結晶シリコンを２層に、又
はアルミニユーム配線を２層に用いる等、多層配
線の技術が開発され市販品にも用いられている。
はパターンの微細化があり、現在実験室レベルで
はサブミクロンのパターン形成も可能になつてき
ている。他の方法として多層配線が挙げられる。
半導体集積回路に多数の素子を集積した場合その
素子と素子間を接続する配線量も集積素子数に比
例して多くなるので、この配線の為のスペースも
広くとらなければならない。特に集積回路は基本
的には平面上の回路であるので同一の配線層は絶
対に交差はゆるされない。この為に配線の引き回
しも長くなり、従つて配線のみに要する面積も大
きくなり易い。この面積の増加を防ぐために多結
晶シリコンの配線とアルミニユーム配線の二層配
線構造、さらには、多結晶シリコンを２層に、又
はアルミニユーム配線を２層に用いる等、多層配
線の技術が開発され市販品にも用いられている。
しかるにこの様な多層配線技術を用いた場合、
各配線層間で接続を取る必要があるので、この為
のコンタクト領域も配線層が多くなるとそれにつ
れて広くなる。第１図は従来の多層配線の一例を
示したものであり、ａは断面構造を、ｂは平面形
状を示す図である。半導体基板１の表面上の絶縁
膜２の上に第１の多結晶シリコン層３を形成し、
層間絶縁膜４を介して第２の多結晶シリコン層５
を形成する。この第１の多結晶シリコン３で、第
２の多結晶シリコン５は所望のシート抵抗値とす
る為に必要に応じてホウ素、リン等の不純物を拡
散されている。次に絶縁膜６を全面に被着した後
に、コンタクトホール８及び９を形成し、多結晶
シリコン３及び５の表面を露出させた後アルミニ
ユーム配線７を形成して、第１の多結晶シリコン
３と、第２の多結晶シリコン５との電気接続を取
る。この様な多層配線の構成を行なつた場合、平
面図ｂでわかる様に、アルミニユームと多結晶シ
リコンとのコンタクトを取る為に、両配線パター
ンをコンタクト領域において必ず大きくしなけれ
ばならない、又、多結晶シリコン３と５の接続で
あるにもかかわらず、アルミニユーム配線７のス
ペースも余分に必要となる。さらには、断面構造
を示す第１図ａから容易にわかる様に、絶縁膜の
コンタクトホールを開孔する際に、コンタクトホ
ール８は絶縁膜６のみをエツチングすれば良いの
に対し、コンタクトホール９は、絶縁膜４と６と
をともにエツチングしなければならない等の不合
理が生じてしまう。
各配線層間で接続を取る必要があるので、この為
のコンタクト領域も配線層が多くなるとそれにつ
れて広くなる。第１図は従来の多層配線の一例を
示したものであり、ａは断面構造を、ｂは平面形
状を示す図である。半導体基板１の表面上の絶縁
膜２の上に第１の多結晶シリコン層３を形成し、
層間絶縁膜４を介して第２の多結晶シリコン層５
を形成する。この第１の多結晶シリコン３で、第
２の多結晶シリコン５は所望のシート抵抗値とす
る為に必要に応じてホウ素、リン等の不純物を拡
散されている。次に絶縁膜６を全面に被着した後
に、コンタクトホール８及び９を形成し、多結晶
シリコン３及び５の表面を露出させた後アルミニ
ユーム配線７を形成して、第１の多結晶シリコン
３と、第２の多結晶シリコン５との電気接続を取
る。この様な多層配線の構成を行なつた場合、平
面図ｂでわかる様に、アルミニユームと多結晶シ
リコンとのコンタクトを取る為に、両配線パター
ンをコンタクト領域において必ず大きくしなけれ
ばならない、又、多結晶シリコン３と５の接続で
あるにもかかわらず、アルミニユーム配線７のス
ペースも余分に必要となる。さらには、断面構造
を示す第１図ａから容易にわかる様に、絶縁膜の
コンタクトホールを開孔する際に、コンタクトホ
ール８は絶縁膜６のみをエツチングすれば良いの
に対し、コンタクトホール９は、絶縁膜４と６と
をともにエツチングしなければならない等の不合
理が生じてしまう。
そこで近年においては、まず第１の多結晶シリ
コン配線を形成した後、層間絶縁膜を介して第２
の多結晶シリコン配線を形成し、この両層が層間
絶縁膜に設けたコンタクトホールを通して接合さ
れている配線構造が提案されている。
コン配線を形成した後、層間絶縁膜を介して第２
の多結晶シリコン配線を形成し、この両層が層間
絶縁膜に設けたコンタクトホールを通して接合さ
れている配線構造が提案されている。
そして、第２図ａ，ｂは上述の提案を示し、本
発明を説明するための図である。図においてａが
断面構造を、ｂが平面形状をそれぞれ表わしてい
る。半導体基板１０の表面上に形成された絶縁膜
１１の上に第１の多結晶シリコン１２を形成す
る。この多結晶シリコンは必要に応じ不純物を拡
散を行ない所望のシート抵抗を得るのも可能であ
る。さらに層間絶縁膜として絶縁膜１３を形成し
た後この絶縁膜１３にコンタクトホール１６を開
孔し、多結晶シリコン１２を露出させる。次に第
２の多結晶シリコン層１４を被着しコンタクトホ
ール１６において第１の多結晶シリコン１２と接
触させる。この時第２の多結晶シリコン１４は不
純物を含まない状態で形成した後プレデポジシヨ
ンを行なうか又は、不純物を含む多結晶シリコン
で形成した後例えば1000℃でアニールを行ない、
第１の多結晶シリコン１と同一の不純物を導入す
る事によつて両多結晶シリコン１２及び１４はオ
ーミツクなコンタクトを取る事が可能である。次
には必要に応じて、絶縁膜１５を全面に被着し、
第２の多結晶シリコン層１４を保護する。これに
より第１の多結晶シリコン１２と、第２の多結晶
シリコン１４との電気接触の為に、アルミニユー
ム等の他の配線を用いる必要は無く、又その為に
余分なスペースは必要なくなるという特徴を有す
る。さらには、コンタクトホールのエツチングに
おいて、従来における様な、膜厚の異なる絶縁膜
を同時にエツチングするという不合理も全く生じ
ない。
発明を説明するための図である。図においてａが
断面構造を、ｂが平面形状をそれぞれ表わしてい
る。半導体基板１０の表面上に形成された絶縁膜
１１の上に第１の多結晶シリコン１２を形成す
る。この多結晶シリコンは必要に応じ不純物を拡
散を行ない所望のシート抵抗を得るのも可能であ
る。さらに層間絶縁膜として絶縁膜１３を形成し
た後この絶縁膜１３にコンタクトホール１６を開
孔し、多結晶シリコン１２を露出させる。次に第
２の多結晶シリコン層１４を被着しコンタクトホ
ール１６において第１の多結晶シリコン１２と接
触させる。この時第２の多結晶シリコン１４は不
純物を含まない状態で形成した後プレデポジシヨ
ンを行なうか又は、不純物を含む多結晶シリコン
で形成した後例えば1000℃でアニールを行ない、
第１の多結晶シリコン１と同一の不純物を導入す
る事によつて両多結晶シリコン１２及び１４はオ
ーミツクなコンタクトを取る事が可能である。次
には必要に応じて、絶縁膜１５を全面に被着し、
第２の多結晶シリコン層１４を保護する。これに
より第１の多結晶シリコン１２と、第２の多結晶
シリコン１４との電気接触の為に、アルミニユー
ム等の他の配線を用いる必要は無く、又その為に
余分なスペースは必要なくなるという特徴を有す
る。さらには、コンタクトホールのエツチングに
おいて、従来における様な、膜厚の異なる絶縁膜
を同時にエツチングするという不合理も全く生じ
ない。
しかしながら、これだけでは、半導体集積回路
の高集積化を十分に達成したとは言えない。
の高集積化を十分に達成したとは言えない。
そこで本発明は、多層配線構造を有する半導体
構造において、当該配線中に抵抗を導入すること
によつて、基板中へ形成する抵抗体の数を減少さ
せ、半導体装置の効率よい高集積化を計ろうとす
るものである。
構造において、当該配線中に抵抗を導入すること
によつて、基板中へ形成する抵抗体の数を減少さ
せ、半導体装置の効率よい高集積化を計ろうとす
るものである。
第３図は本発明の実施例を示したものであつ
て、ａは断面構造を、ｂは平面形状をそれぞれ示
したものである。半導体基板１７の表面上に絶縁
膜１８を形成し、その上に第１の多結晶シリコン
１９を形成する。この第１の多結晶シリコン１９
には第１の導電型を示す不純物を拡散する。次に
層間絶縁膜２０を被着し、コンタクトホール２３
を開孔し、多結晶シリコン１９を露出させる。次
に不純物の拡散されていない多結晶シリコン２１
と、不純物が含まれる多結晶シリコン２２を同時
に形成する。この時の多結晶シリコン２１を第２
の多結品シリコンとみなしパターン形成は多結晶
シリコン２２と同時に行ない同一形状とする。
又、多結晶シリコン２２に含まれる不純物の導電
型は上記第１の導電型であつても、又逆の導電型
であつてもかまわない。不純物の含まれない多結
晶シリコン２１は電気的に高抵抗を有するので、
第１の多結晶シリコン１９と、多結晶シリコン２
２とは高抵抗で接続された回路と同一であつてコ
ンタクト２３の領域に高抵抗素子を構成した事に
なる。不純物を含まない多結晶シリコン２１は絶
縁膜２０を形成する前に多結晶シリコン１９の表
面に形成しても良く、これを第１の多結晶シリコ
ンとし、２２は第２の多結晶シリコンとみなす。
さらに又、この多結晶シリコン２１を形成せず、
多結晶シリコン１９と、多結晶シリコン２２をコ
ンタクトホール２３において直接接触させても高
抵抗素子を形成する事が可能であり、この場合は
多結晶シリコン２２に拡散される不純物は第１の
導電型と逆の導電型を示すものでなければならな
い。不純物を含まない多結晶シリコン２１を形成
する場合は、多結晶シリコン１９又は２２と同一
形状である必要は無く、少なくともコンタクトホ
ール２３をおおつて形成されていれば良いという
事はいうまでも無い。
て、ａは断面構造を、ｂは平面形状をそれぞれ示
したものである。半導体基板１７の表面上に絶縁
膜１８を形成し、その上に第１の多結晶シリコン
１９を形成する。この第１の多結晶シリコン１９
には第１の導電型を示す不純物を拡散する。次に
層間絶縁膜２０を被着し、コンタクトホール２３
を開孔し、多結晶シリコン１９を露出させる。次
に不純物の拡散されていない多結晶シリコン２１
と、不純物が含まれる多結晶シリコン２２を同時
に形成する。この時の多結晶シリコン２１を第２
の多結品シリコンとみなしパターン形成は多結晶
シリコン２２と同時に行ない同一形状とする。
又、多結晶シリコン２２に含まれる不純物の導電
型は上記第１の導電型であつても、又逆の導電型
であつてもかまわない。不純物の含まれない多結
晶シリコン２１は電気的に高抵抗を有するので、
第１の多結晶シリコン１９と、多結晶シリコン２
２とは高抵抗で接続された回路と同一であつてコ
ンタクト２３の領域に高抵抗素子を構成した事に
なる。不純物を含まない多結晶シリコン２１は絶
縁膜２０を形成する前に多結晶シリコン１９の表
面に形成しても良く、これを第１の多結晶シリコ
ンとし、２２は第２の多結晶シリコンとみなす。
さらに又、この多結晶シリコン２１を形成せず、
多結晶シリコン１９と、多結晶シリコン２２をコ
ンタクトホール２３において直接接触させても高
抵抗素子を形成する事が可能であり、この場合は
多結晶シリコン２２に拡散される不純物は第１の
導電型と逆の導電型を示すものでなければならな
い。不純物を含まない多結晶シリコン２１を形成
する場合は、多結晶シリコン１９又は２２と同一
形状である必要は無く、少なくともコンタクトホ
ール２３をおおつて形成されていれば良いという
事はいうまでも無い。
以上の様に、第１の多結晶シリコン層と第２の
多結晶シリコン層とは、その両者を絶縁する絶縁
膜の所望の位置においてコンタクトホールを介し
て直接接触させる事により、多層配線構造におい
て余分なスペースを省く事により半導体集積回路
の集積性を高めるとともにコンタクトホールエツ
チングにおける従来の様な不合理性を取り除き、
さらには、多結晶シリコンによる高抵抗素子が非
常に微細に形成出来る等、本発明は数々の優れた
特徴を有するものである。以上のような構成とす
ることにより、下記の効果が得られる。
多結晶シリコン層とは、その両者を絶縁する絶縁
膜の所望の位置においてコンタクトホールを介し
て直接接触させる事により、多層配線構造におい
て余分なスペースを省く事により半導体集積回路
の集積性を高めるとともにコンタクトホールエツ
チングにおける従来の様な不合理性を取り除き、
さらには、多結晶シリコンによる高抵抗素子が非
常に微細に形成出来る等、本発明は数々の優れた
特徴を有するものである。以上のような構成とす
ることにより、下記の効果が得られる。
即ち、
(イ) 不純物が導入されていない多結晶シリコン層
は、電気的に高抵抗を有するので、第１の多結
晶シリコン層と第２の多結晶シリコン層は高抵
抗で接続された回路と同一になり、SRAMの
付加抵抗等の抵抗素子を有効に形成できる。
は、電気的に高抵抗を有するので、第１の多結
晶シリコン層と第２の多結晶シリコン層は高抵
抗で接続された回路と同一になり、SRAMの
付加抵抗等の抵抗素子を有効に形成できる。
(ロ) 導電型の異なる２つの配線を直接接続する場
合には、配線の接続部でダイオード特性が生
じ、一方方向にしか電流を流さない整流作用が
発生するが配線間に高抵抗多結晶シリコンを介
在させることにより、導電型の異なる配線の接
続が可能となる。
合には、配線の接続部でダイオード特性が生
じ、一方方向にしか電流を流さない整流作用が
発生するが配線間に高抵抗多結晶シリコンを介
在させることにより、導電型の異なる配線の接
続が可能となる。
これは、基板の拡散層に直接多結晶シリコン
配線でコンタクトをとるために、Pch.トランジ
スタはＰ型不純物配線を、Nch.トランジスタ
はＮ型不純物配線を使用する最近の半導体集積
回路には非常に有効で、基板の拡散層から引き
出したＰ型不純物配線とＮ型不純物配線不純物
が導入されていない多結晶シリコンを介在させ
ることにより配線の不純物特性に関係なく接続
することができる。
配線でコンタクトをとるために、Pch.トランジ
スタはＰ型不純物配線を、Nch.トランジスタ
はＮ型不純物配線を使用する最近の半導体集積
回路には非常に有効で、基板の拡散層から引き
出したＰ型不純物配線とＮ型不純物配線不純物
が導入されていない多結晶シリコンを介在させ
ることにより配線の不純物特性に関係なく接続
することができる。
(ハ) 不純物が導入された多結晶シリコン配線と不
純物が導入されていない多結晶シリコンの高抵
抗部分は同一物質なので、配線と抵抗間のなじ
みがよく、接続部分でのクラツクが起こりにく
い。
純物が導入されていない多結晶シリコンの高抵
抗部分は同一物質なので、配線と抵抗間のなじ
みがよく、接続部分でのクラツクが起こりにく
い。
(ニ) 従来のように基板中に抵抗を形成するのでは
なく、抵抗体を配線中に形成することによつ
て、半導体集積回路の高集積化が可能となる。
なく、抵抗体を配線中に形成することによつ
て、半導体集積回路の高集積化が可能となる。
(ホ) 本願第３図ａに示すように、本願発明の抵抗
層は、少なくともコンタクトホールを覆うよう
に形成されればよいので、第２配線層と抵抗層
を同一のエツチングで形成し、同一形状とする
ことが可能である。
層は、少なくともコンタクトホールを覆うよう
に形成されればよいので、第２配線層と抵抗層
を同一のエツチングで形成し、同一形状とする
ことが可能である。
本発明の実施例で示した半導体基板は、必ずし
もこれを用いたものに限らず絶縁基板、導体基板
等を用いても本発明の主旨は変わるものでない。
もこれを用いたものに限らず絶縁基板、導体基板
等を用いても本発明の主旨は変わるものでない。
第１図ａ，ｂは従来における多層配線の例を示
すものである。又第２図ａ，ｂは本発明を説明す
るために示したものである。第３図ａ，ｂは本発
明の一実施例を示したものである。 １，１０，１７……半導体基板、２，４，６，
１１，１３，１５，１８，２０……絶縁膜、３，
１２，１９……第１の多結晶シリコン、５，１４
……第２の多結晶シリコン、２１……不純物を含
まない多結晶シリコン、２２……不純物を導入し
た多結晶シリコン、７……アルミニユーム、８，
９，１６，２３……コンタクトホール。
すものである。又第２図ａ，ｂは本発明を説明す
るために示したものである。第３図ａ，ｂは本発
明の一実施例を示したものである。 １，１０，１７……半導体基板、２，４，６，
１１，１３，１５，１８，２０……絶縁膜、３，
１２，１９……第１の多結晶シリコン、５，１４
……第２の多結晶シリコン、２１……不純物を含
まない多結晶シリコン、２２……不純物を導入し
た多結晶シリコン、７……アルミニユーム、８，
９，１６，２３……コンタクトホール。
Claims (1)
- １ 基板上に第１の絶縁膜を形成する工程、前記
第１の絶縁膜上に第１導電型の不純物が導入され
た第１の半導体配線層を形成する工程、前記第１
の半導体配線層上に第２の絶縁膜を形成する工
程、前記第２の絶縁膜にコンタクトホールを形成
する工程、前記コンタクトホール及び前記第２の
絶縁膜上に不純物を導入しない半導体層を形成す
る工程、前記コンタクトホール上に形成された前
記半導体層上に第２導電型の不純物が導入された
第２の半導体配線層を形成する工程、前記第２の
半導体配線層と前記半導体層をエツチングする工
程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293080A JPS5796548A (en) | 1980-12-08 | 1980-12-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17293080A JPS5796548A (en) | 1980-12-08 | 1980-12-08 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5796548A JPS5796548A (en) | 1982-06-15 |
| JPH028462B2 true JPH028462B2 (ja) | 1990-02-23 |
Family
ID=15950982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17293080A Granted JPS5796548A (en) | 1980-12-08 | 1980-12-08 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5796548A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153594A (ja) * | 1995-09-29 | 1997-06-10 | Nec Corp | 半導体装置とその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS504674U (ja) * | 1973-05-15 | 1975-01-18 | ||
| JPS5312385Y2 (ja) * | 1974-09-02 | 1978-04-04 | ||
| JPS51134085A (en) * | 1975-05-15 | 1976-11-20 | Fujitsu Ltd | Method to manufacture the semiconductor unit |
-
1980
- 1980-12-08 JP JP17293080A patent/JPS5796548A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5796548A (en) | 1982-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6321351B2 (ja) | ||
| US6696732B2 (en) | Semiconductor device having S/D to S/D connection and isolation region between two semiconductor elements | |
| KR940000504B1 (ko) | 반도체장치의 층간콘택구조 및 그 제조방법 | |
| KR0161379B1 (ko) | 반도체 소자의 다층배선 및 그 제조방법 | |
| JPH028462B2 (ja) | ||
| JPH03142966A (ja) | 半導体装置の製造方法 | |
| JPH0290668A (ja) | 半導体装置 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JP2719569B2 (ja) | 半導体装置 | |
| JPS632154B2 (ja) | ||
| KR100247911B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100242390B1 (ko) | 고저항 소자 및 그의 제조방법 | |
| KR19980058425A (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JPS63237443A (ja) | 半導体装置 | |
| KR970018597A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH02135770A (ja) | 半導体集積回路 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JPH10261646A5 (ja) | ||
| JPH0380564A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3006795B2 (ja) | 半導体装置 | |
| JPH065694B2 (ja) | 半導体装置 | |
| KR940016486A (ko) | 반도체 접속장치 제조방법 | |
| JPH09219494A (ja) | 半導体装置およびその製造方法 | |
| JPS62118569A (ja) | 半導体装置の製造方法 |