JPH0671007B2 - ヘテロ接合半導体装置の製造方法 - Google Patents
ヘテロ接合半導体装置の製造方法Info
- Publication number
- JPH0671007B2 JPH0671007B2 JP61301613A JP30161386A JPH0671007B2 JP H0671007 B2 JPH0671007 B2 JP H0671007B2 JP 61301613 A JP61301613 A JP 61301613A JP 30161386 A JP30161386 A JP 30161386A JP H0671007 B2 JPH0671007 B2 JP H0671007B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- ingaas
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 半絶縁性基板上に少なくとも、InGaAsコレクタ層、InGa
Asベース層、及びGaAsエミッタ層を順に形成し、CCl2F2
ガスを主成分とするガスを用いてエミッタ層を選択的に
ドライ・エッチングすることにより、ベース層のオーバ
ー・エッチを防止してベース抵抗の増大防止、および高
い歩留りを可能とする。
Asベース層、及びGaAsエミッタ層を順に形成し、CCl2F2
ガスを主成分とするガスを用いてエミッタ層を選択的に
ドライ・エッチングすることにより、ベース層のオーバ
ー・エッチを防止してベース抵抗の増大防止、および高
い歩留りを可能とする。
本発明は、ヘテロ接合半導体装置の製造方法に関し、よ
り詳細には、ヘテロ接合バイポーラトランジスタ（HB
T）のベース電極形成技術に関する。
り詳細には、ヘテロ接合バイポーラトランジスタ（HB
T）のベース電極形成技術に関する。
HBTは、エミッタ層としてベースの半導体よりバンドギ
ャップの大きい半導体、例えばガリウム・ひ素（GaAs）
のベースに対してアルミニウム・ガリウム・ひ素（AlGa
As）のエミッタが用いられているので、高い電流増幅
率βを実現できる、エミッタ効率を上げたままベース
抵抗を減少できる、エミッタ側の不純物濃度を減少さ
せることによりエミッタ・ベース間容量を減少させ、高
いしゃ断周波数を実現できる、等の利点を有している。
従って、このようなHBTは、発振回路等の高周波数応用
装置への利用が期待されている。
ャップの大きい半導体、例えばガリウム・ひ素（GaAs）
のベースに対してアルミニウム・ガリウム・ひ素（AlGa
As）のエミッタが用いられているので、高い電流増幅
率βを実現できる、エミッタ効率を上げたままベース
抵抗を減少できる、エミッタ側の不純物濃度を減少さ
せることによりエミッタ・ベース間容量を減少させ、高
いしゃ断周波数を実現できる、等の利点を有している。
従って、このようなHBTは、発振回路等の高周波数応用
装置への利用が期待されている。
HBTは、ベースの半導体よりバンドギャップの大きい半
導体をエミッタとして構成することによりエミッタ領域
からベースベース領域へのキャリヤ（電子）の移動を容
易にし、それによって高い電流増幅率（以下βで表わ
す）を実現しているが、この電子の移動度は、エミッタ
およびベースをそれぞれ構成する半導体の種類によって
異なるものである。多くの場合、GaAsのベースに対して
AlGaAsのエミッタを用いた構成が採用されているが、最
近、高速性を重視する観点から、GaAsあるいはAlGaAsよ
り電子の有効質量が小さく、それ故高速移動が可能な他
の半導体、例えばインジウム・ガリウム・ひ素（InGaA
s）を用いた構成が多用されている。
導体をエミッタとして構成することによりエミッタ領域
からベースベース領域へのキャリヤ（電子）の移動を容
易にし、それによって高い電流増幅率（以下βで表わ
す）を実現しているが、この電子の移動度は、エミッタ
およびベースをそれぞれ構成する半導体の種類によって
異なるものである。多くの場合、GaAsのベースに対して
AlGaAsのエミッタを用いた構成が採用されているが、最
近、高速性を重視する観点から、GaAsあるいはAlGaAsよ
り電子の有効質量が小さく、それ故高速移動が可能な他
の半導体、例えばインジウム・ガリウム・ひ素（InGaA
s）を用いた構成が多用されている。
第３図にはInGaAsを用いたHBTの従来の製造工程、特に
ベース電極形成工程、が示される。工程（ａ）に示され
るように、MBE法（分子線エピタキシー法）を用いて、
インジウム・リン（InP）の半絶縁性基板１の上に順
次、コレクタ電極形成用のn+−InGaAsのコンタクト層
２、ｎ−InGaAsのコレクタ層３、P+−InGaAsのベース層
４、ｎ−GaAsのエミッタ層５、およびエミッタ電極形成
用のn+−InGaAsのコンタクト層（キャップ層）６が積層
され、そしてエミッタ領域に相当する部分の上にマスク
としてのシリコン酸化（SiO2）膜７またはレジストが形
成される。次の工程（ｂ）ではフッ酸系のウェット・エ
ッチングによりベース層４を露出させるための処理が行
われる。工程（ｃ）では露出されたベース層４にベース
電極10が蒸着される。なお、第３図（ｃ）において９は
エミッタ電極を示すが、このエミッタ電極の形成は、実
際の製造プロセスでは図示しない後の工程、すなわちコ
レクタコンタクト層２を露出させるためのエッチング処
理工程の後で、コレクタ電極の形成と共に行われる。
ベース電極形成工程、が示される。工程（ａ）に示され
るように、MBE法（分子線エピタキシー法）を用いて、
インジウム・リン（InP）の半絶縁性基板１の上に順
次、コレクタ電極形成用のn+−InGaAsのコンタクト層
２、ｎ−InGaAsのコレクタ層３、P+−InGaAsのベース層
４、ｎ−GaAsのエミッタ層５、およびエミッタ電極形成
用のn+−InGaAsのコンタクト層（キャップ層）６が積層
され、そしてエミッタ領域に相当する部分の上にマスク
としてのシリコン酸化（SiO2）膜７またはレジストが形
成される。次の工程（ｂ）ではフッ酸系のウェット・エ
ッチングによりベース層４を露出させるための処理が行
われる。工程（ｃ）では露出されたベース層４にベース
電極10が蒸着される。なお、第３図（ｃ）において９は
エミッタ電極を示すが、このエミッタ電極の形成は、実
際の製造プロセスでは図示しない後の工程、すなわちコ
レクタコンタクト層２を露出させるためのエッチング処
理工程の後で、コレクタ電極の形成と共に行われる。
上述した従来のHBTの製造方法によれば、ベース電極を
形成する前のベース層の露出工程（第３図（ｂ）参照）
においてウェット・エッチング法が用いられているの
で、そのエッチング量の制御が難しく、多くの場合、ベ
ース層４を削り過ぎてしまう、いわゆるオーバー・エッ
チが生じ、これによってベース抵抗が増大するという問
題があった。このベース抵抗の増大は、電流増幅率βを
低減させる要因となるので好ましくない。
形成する前のベース層の露出工程（第３図（ｂ）参照）
においてウェット・エッチング法が用いられているの
で、そのエッチング量の制御が難しく、多くの場合、ベ
ース層４を削り過ぎてしまう、いわゆるオーバー・エッ
チが生じ、これによってベース抵抗が増大するという問
題があった。このベース抵抗の増大は、電流増幅率βを
低減させる要因となるので好ましくない。
一方、オーバー・エッチが生じないようにウェット・エ
ッチング処理の終了時点を少し早めた場合には、ベース
層４を構成する本来のＰ形半導体（P+−InGaAs）の中に
エミッタ層５を構成するｎ形半導体（ｎ−GaAs）が一部
混在してしまい、これによってベース抵抗が増大し、前
記同様βが低下するという不都合が生じる。また、エッ
チング量の制御が難しいので、常に最適なエッチングを
行うことができず、歩留りが低下するという問題もあっ
た。
ッチング処理の終了時点を少し早めた場合には、ベース
層４を構成する本来のＰ形半導体（P+−InGaAs）の中に
エミッタ層５を構成するｎ形半導体（ｎ−GaAs）が一部
混在してしまい、これによってベース抵抗が増大し、前
記同様βが低下するという不都合が生じる。また、エッ
チング量の制御が難しいので、常に最適なエッチングを
行うことができず、歩留りが低下するという問題もあっ
た。
本発明は、上述した従来技術における問題点に鑑みなさ
れたもので、ベース抵抗の増大を防止し、かつ歩留りを
高めることができるヘテロ接合半導体装置の製造方法を
提供することを目的としている。
れたもので、ベース抵抗の増大を防止し、かつ歩留りを
高めることができるヘテロ接合半導体装置の製造方法を
提供することを目的としている。
本発明に係るヘテロ接合半導体装置の製造方法は、半絶
縁性基板上に少なくとも、InGaAsコレクタ層、InGaAsベ
ース層、及びGaAsエミッタ層を順に形成し、CCl2F2ガス
を主成分とするガスを用いてGaAsエミッタ層を選択的に
ドライ・エッチングする工程を含むことを特徴とするも
のであるが、その具体的な構成および作用の詳細は図示
の実施例と共に説明する。
縁性基板上に少なくとも、InGaAsコレクタ層、InGaAsベ
ース層、及びGaAsエミッタ層を順に形成し、CCl2F2ガス
を主成分とするガスを用いてGaAsエミッタ層を選択的に
ドライ・エッチングする工程を含むことを特徴とするも
のであるが、その具体的な構成および作用の詳細は図示
の実施例と共に説明する。
第１図には本発明の一実施例としてのHBTの製造工程が
示される。本実施例におけるHBTは、ベースとしてInGaA
sを、エミッタとしてGaAsを、それぞれ用いて構成され
ている。
示される。本実施例におけるHBTは、ベースとしてInGaA
sを、エミッタとしてGaAsを、それぞれ用いて構成され
ている。
工程（ａ）から工程（ｅ）まではMBE法を用いて各層を
形成する。まず工程（ａ）ではInPの半絶縁性基板１の
上にコレクタ電極形成用のn+−InGaAs（厚さ3000〜5000
Å、ドーズ量５×1018cm-3）のコンタクト層２を形成す
る。工程（ｂ）ではさらにその上にｎ−InGaAs（厚さ30
00Å：ドーズ量１×1017cm-3）のコレクタ層３を形成す
る。工程（ｃ）ではさらにその上にP+−InGaAs（厚さ10
00Å、ドーズ量５×1018cm-3）のベース層４を形成す
る。工程（ｄ）ではさらにその上にｎ−GaAs（厚さ2000
Å、ドーズ量５×1017cm-3）のエミッタ層５を形成す
る。工程（ｅ）ではさらにその上にエミッタ電極形成用
のn+−InGaAs（厚さ3000Å、ドーズ量５×1018cm-3）の
コンタクト層（キャップ層）６を形成する。コンタクト
層２、ベース層４およびコンタクト層６は、各層にそれ
ぞれ接触して形成されるコレクタ電極、ベース電極、エ
ミッタ電極とのコンタクト抵抗を低減するために、高濃
度で形成されている。
形成する。まず工程（ａ）ではInPの半絶縁性基板１の
上にコレクタ電極形成用のn+−InGaAs（厚さ3000〜5000
Å、ドーズ量５×1018cm-3）のコンタクト層２を形成す
る。工程（ｂ）ではさらにその上にｎ−InGaAs（厚さ30
00Å：ドーズ量１×1017cm-3）のコレクタ層３を形成す
る。工程（ｃ）ではさらにその上にP+−InGaAs（厚さ10
00Å、ドーズ量５×1018cm-3）のベース層４を形成す
る。工程（ｄ）ではさらにその上にｎ−GaAs（厚さ2000
Å、ドーズ量５×1017cm-3）のエミッタ層５を形成す
る。工程（ｅ）ではさらにその上にエミッタ電極形成用
のn+−InGaAs（厚さ3000Å、ドーズ量５×1018cm-3）の
コンタクト層（キャップ層）６を形成する。コンタクト
層２、ベース層４およびコンタクト層６は、各層にそれ
ぞれ接触して形成されるコレクタ電極、ベース電極、エ
ミッタ電極とのコンタクト抵抗を低減するために、高濃
度で形成されている。
次の工程（ｆ）ではエミッタ領域に相当する部分の上に
マスクとしてのSiO2膜７を形成する。さらに次の工程
（ｇ）ではフッ酸系のウェット・エッチングにより、n+
−InGaAsのギャップ層６のSiO2膜７で覆われていない部
分を削り取る。これによってｎ−GaAsのエミッタ層５が
露出される。
マスクとしてのSiO2膜７を形成する。さらに次の工程
（ｇ）ではフッ酸系のウェット・エッチングにより、n+
−InGaAsのギャップ層６のSiO2膜７で覆われていない部
分を削り取る。これによってｎ−GaAsのエミッタ層５が
露出される。
工程（ｈ）ではCCl2F2（ジクロロジフルオロメタン）ガ
スを用いたRIE（反応性イオンエッチング）、すなわち
ドライ・エッチング処理を行う。これによって、ｎ−Ga
Asのエミッタ層のSiO2膜７で覆われていない部分のみが
きれいに削り取られ、その下のP+−InGaAsのベース層４
には上記ドライ・エッチングによる影響は現われない。
この理由を第２図に示される特性図を参照しながら説明
する。第２図は、GaAsおよびInGaAsに対するエッチング
量（Å/min）とドライ・エッチングに使用するCCl2F2ガ
スの圧力（Pa）との関係を示すものである。同図におい
てGaAsのエッチング量はガス圧の変化に対してほぼ2000
（Å/min）であるのに対し、一方、InGaAsのエッチング
量はガス圧の変化に対してほぼ一定の10（Å/min）であ
り、GaAsに比べてエッチング量が極めて少ない。
スを用いたRIE（反応性イオンエッチング）、すなわち
ドライ・エッチング処理を行う。これによって、ｎ−Ga
Asのエミッタ層のSiO2膜７で覆われていない部分のみが
きれいに削り取られ、その下のP+−InGaAsのベース層４
には上記ドライ・エッチングによる影響は現われない。
この理由を第２図に示される特性図を参照しながら説明
する。第２図は、GaAsおよびInGaAsに対するエッチング
量（Å/min）とドライ・エッチングに使用するCCl2F2ガ
スの圧力（Pa）との関係を示すものである。同図におい
てGaAsのエッチング量はガス圧の変化に対してほぼ2000
（Å/min）であるのに対し、一方、InGaAsのエッチング
量はガス圧の変化に対してほぼ一定の10（Å/min）であ
り、GaAsに比べてエッチング量が極めて少ない。
従って、工程（ｇ）で示される半導体積層体に対し、CC
l2F2ガスを用いたドライ・エッチングを行えば、工程
（ｈ）で示したようにGaAsからなるエミッタ層５はきれ
いに削り取られるが、InGaAsからなるベース層４は、実
質的に削り取られない。すなわち、GaAsのみの選択エッ
チングが行われ、従来形に見られるようなベース層のオ
ーバー・エッチは防止され得る。これによって、ベース
抵抗が増大するのを防止することができる。また、エッ
チング量を外部から人為的に制御する必要がないので、
歩留りを高めることができる。
l2F2ガスを用いたドライ・エッチングを行えば、工程
（ｈ）で示したようにGaAsからなるエミッタ層５はきれ
いに削り取られるが、InGaAsからなるベース層４は、実
質的に削り取られない。すなわち、GaAsのみの選択エッ
チングが行われ、従来形に見られるようなベース層のオ
ーバー・エッチは防止され得る。これによって、ベース
抵抗が増大するのを防止することができる。また、エッ
チング量を外部から人為的に制御する必要がないので、
歩留りを高めることができる。
なお、工程（ｈ）で用いたCCl2F2ガスにHe（ヘリウム）
ガスを混合してエッチングの選択比を高めることもでき
る。
ガスを混合してエッチングの選択比を高めることもでき
る。
第１図に戻って、工程（ｉ）から工程（ｌ）までは各電
極を形成するプロセスを示す。まず工程（ｉ）ではベー
ス領域に相当する部分の上にマスクとしてのSiO2膜８を
形成する。工程（ｊ）ではフッ酸系のウェット・エッチ
ングによりP+−InGaAsのベース層４およびｎ−InGaAsの
コレクタ層３を削り取る。これによってn+−InGaAsのコ
ンタクト層２が露出される。次の工程（ｋ）ではマスク
としてのSiO2膜７および８を例えば熱リン酸を用いて除
去する。最後の工程（ｌ）ではエミッタキャップ層６、
ベース層４およびコレクタコンタクト層２の各層の上に
Cr/Au（厚さ200/3000Å）のエミッタ電極９、コレクタ
電極10、コレクタ電極11を蒸着する。
極を形成するプロセスを示す。まず工程（ｉ）ではベー
ス領域に相当する部分の上にマスクとしてのSiO2膜８を
形成する。工程（ｊ）ではフッ酸系のウェット・エッチ
ングによりP+−InGaAsのベース層４およびｎ−InGaAsの
コレクタ層３を削り取る。これによってn+−InGaAsのコ
ンタクト層２が露出される。次の工程（ｋ）ではマスク
としてのSiO2膜７および８を例えば熱リン酸を用いて除
去する。最後の工程（ｌ）ではエミッタキャップ層６、
ベース層４およびコレクタコンタクト層２の各層の上に
Cr/Au（厚さ200/3000Å）のエミッタ電極９、コレクタ
電極10、コレクタ電極11を蒸着する。
なお、工程（ｊ）ではウェット・エッチングを用いてい
るので、n+−InGaAsのコンタクト層２は多少なりとも削
り取られるかも知れないが、この場合には、コンタクト
層２はベース層４の場合と異なり、その厚さは充分大き
く形成されているので、コレクタ抵抗が増大してデバイ
スに何らかの支障が生じるといっった問題は生起しな
い。
るので、n+−InGaAsのコンタクト層２は多少なりとも削
り取られるかも知れないが、この場合には、コンタクト
層２はベース層４の場合と異なり、その厚さは充分大き
く形成されているので、コレクタ抵抗が増大してデバイ
スに何らかの支障が生じるといっった問題は生起しな
い。
以上説明したように本発明によれば、ベース層のオーバ
ー・エッチを防止してベース抵抗の増大を防止すること
ができると共に、製造の際の歩留りを高めることができ
る。
ー・エッチを防止してベース抵抗の増大を防止すること
ができると共に、製造の際の歩留りを高めることができ
る。
第１図は本発明の一実施例としてのHBTの製造工程図、 第２図は第１図のHBTにおける２種類の半導体GaAsおよ
びInGaAsに対するエッチング量とCCl2F2ガス圧との関係
を示す特性図、 第３図は従来のHBT電極形成を説明するための工程図、 である。 （符号の説明） １…基板、 ２…コレクタコンタクト層、 ３…コレクタ層、 ４…ベース層、５…エミッタ層、 ６…エミッタコンタクト層（キャップ層）、 7,8…SiO2膜、９…エミッタ電極、 10…ベース電極、11…コレクタ電極。
びInGaAsに対するエッチング量とCCl2F2ガス圧との関係
を示す特性図、 第３図は従来のHBT電極形成を説明するための工程図、 である。 （符号の説明） １…基板、 ２…コレクタコンタクト層、 ３…コレクタ層、 ４…ベース層、５…エミッタ層、 ６…エミッタコンタクト層（キャップ層）、 7,8…SiO2膜、９…エミッタ電極、 10…ベース電極、11…コレクタ電極。
Claims (1)
- 【請求項１】半絶縁性基板（１）上に少なくとも、イン
ジウム・ガリウム・砒素からなるコレクタ層（３）、イ
ンジウム・ガリウム・砒素からなるベース層（４）、及
びガリウム・砒素からなるエミッタ層（５）を順に形成
し、ジクロロジフルオロメタンガスを主成分とするガス
を用いて前記エミッタ層を選択的にドライ・エッチング
する工程を含むことを特徴とするヘテロ接合半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61301613A JPH0671007B2 (ja) | 1986-12-19 | 1986-12-19 | ヘテロ接合半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61301613A JPH0671007B2 (ja) | 1986-12-19 | 1986-12-19 | ヘテロ接合半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63155762A JPS63155762A (ja) | 1988-06-28 |
| JPH0671007B2 true JPH0671007B2 (ja) | 1994-09-07 |
Family
ID=17899052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61301613A Expired - Lifetime JPH0671007B2 (ja) | 1986-12-19 | 1986-12-19 | ヘテロ接合半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671007B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0680675B2 (ja) * | 1984-03-06 | 1994-10-12 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS60244065A (ja) * | 1984-05-18 | 1985-12-03 | Fujitsu Ltd | ヘテロ接合バイポ−ラ半導体装置の製造方法 |
-
1986
- 1986-12-19 JP JP61301613A patent/JPH0671007B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ２５［５Ｍａｙ．１９８６Ｐ．Ｌ４２１−Ｌ４２４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63155762A (ja) | 1988-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JPH05109750A (ja) | 半導体装置及びその製造方法 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| US5296389A (en) | Method of fabricating a heterojunction bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH0671007B2 (ja) | ヘテロ接合半導体装置の製造方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0536713A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2595780B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3137666B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0360178B2 (ja) | ||
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH11135516A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2679347B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JPH08195401A (ja) | 半導体装置及びその製造方法 | |
| JPH04252034A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |