JPH0360178B2 - - Google Patents
Info
- Publication number
- JPH0360178B2 JPH0360178B2 JP59098547A JP9854784A JPH0360178B2 JP H0360178 B2 JPH0360178 B2 JP H0360178B2 JP 59098547 A JP59098547 A JP 59098547A JP 9854784 A JP9854784 A JP 9854784A JP H0360178 B2 JPH0360178 B2 JP H0360178B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- emitter
- base
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
Landscapes
- Bipolar Transistors (AREA)
Description
本発明は、AlGaAs／GaAsからなるヘテロ接
合を利用して高速化したヘテロ接合バイポーラ半
導体装置を製造する方法の改良に間する。 従来技術と問題点 近年、分子線エピタキシヤル成長（molec
ular beam epitaxy：MBE）法或いはMOCVD
（metal organic chemical vapour deposition）
法など薄膜形成技術の著しい進歩に伴つて、高速
スイツチング素子であるGaAs−MESFET
（metal semicond uctor field effect
transistor）或いはHEMT（high electron
mobility transistor）など電界効果型トランジス
タの開発が盛んに行われているが、バイポーラ型
トランジスタに関しても前記したようなヘテロ接
合バイポーラ・トランジスタ（HBT）と呼ばれ
る高速の半導体装置が開発されつつある。 第２図は従来技術に依つて製造されたHBTの
要部切断側面図である。 図に於いて、１は半絶縁性GaAs基板、２はn+
型GaAsコレクタ・コンタクト層、３はｎ型
GaAsコレクタ層、４はp+型GaAsベース層、５
はｎ型AlGaAsエミツタ層、６はn+型GaAsエミ
ツタ・コンタクト層、７はエミツタ電極、８はベ
ース電極、９はコレクタ電極、１０は素子間分離
用溝をそれぞれ示している。 前記各半導体層の厚さを例示すると次の通りで
ある。 n+型GaAsコレクタ・コンタクト層２ 2000〜3000〔Å〕程度 ｎ型GaAsコレクタ層３ 3000〔Å〕程度 p+型GaAsベース層４ 500〜1000〔Å〕程度 ｎ型AlGaAsエミツタ層５ 2000〔Å〕程度 n+型GaAsエミツタ・コンタクト層６2000
〔Å〕程度 前記説明したAlGaAs−GaAsからなるヘテロ
接合を用いたワイド・ギヤツプ・エミツタを有す
るバイポーラ・トランジスタに於いては、アーリ
ー効果（Early effect）を低減する為にベースの
キヤリア濃度を高くしても、注入効率βが充分に
大きい値を維持することができる旨の大きな利点
を有している。 然しながら、このHBTは、図からも判るよう
に、コレクタ層３の面積は他の半導体層に比較し
てかなり大きく、従つて、コレクタ容量Ccも大で
ある。 ところで、前記説明したHBTを集積回路化す
る場合にはECL（emitter coupled logic）回路が
最適であると考えられているが、このECL回路
に於いては、スイツチングの遅延時間τsがコレク
タ容量Ccに大きく依存、即ち、コレクタ容量Ccが
大であると遅延時間τsも大になつてしまう。 そこで、このような欠点を解消する為、エミツ
タとコレクタの位置を逆転させた反転型HBTが
開発された。 第３図は従来技術に依つて製造された反転型
HBTの要部切断側面図であり、第２図に関して
説明した部分と同部分は同記号で指示してある。 図から判るように、この反転型HBTでは、第
２図に関して説明した通常のHBTに於ける判絶
縁性GaAs基板１上に積層された各半導体層の構
成を全く逆転させたものに相当し、従つて、ｎ型
AlGaAsエミツタ層５が半絶縁性GaAs基板１側
に、ｎ型GaAsコレクタ層３が表面側に存在して
いる。 このような構造になつている為、ｎ型GaAsコ
レクタ層３の面積は通常のHBTに比較すると非
常に小さくなつていて、従つて、コレクタ容量Cc
も小である。 この反転型HBTは、前記説明したように、性
能的には大変優れたものをもつているが、製造す
る上で問題があり、特に、ベース電極８を引き出
すことが難しい。 通常、ベース電極８を引き出す場合には、p+
型GaAsベース層４の表面を選択的に露出させな
ければならないが、それには、n+型GaAsコレク
タ・コンタクト層２及びｎ型GaAsコレクタ層３
をメサ・エツチングする必要がある。 このメサ・エツチングは当然のことながら
HBTの表面側から行われることになるが、反転
型とした為、表面から見て同じGaAsであるコレ
クタ層３とベース層４とが接している構造となつ
たことが原因となり、そのメサ・エツチングをベ
ース層４の表面で停止させる制御は極めて困難に
なつた。 即ち、p+型GaAsベース層４の厚さは、注入効
率βを低下させないようにする為、極めて薄く形
成されていて、通常の反転型HBTに於いては、
500〜1000〔Å〕程度にしてあり、従つて、前記メ
サ・エツチングがオーバ・エツチングになつて突
き抜けを生じ易い。 発明の目的 本発明は、反転型HBTを製造する際に於ける
ベース電極の引出しを容易に行うことが可能であ
るようにして製造歩留りを向上し、また、ベース
層を従来のものよりも薄く形成することを可能に
して注入効率βを高く維持し、更にまた、ベース
層を薄くしてもベース抵抗が高くならないように
する。 発明の構成 本発明に於けるヘテロ接合バイポーラ半導体装
置の製造方法に於いては、絶縁性単結晶基板上に
少なくともAlGaAsエミツタ層とGaAsベース層
とAlGaAsストツパ層とGaAsコレクタ層とを順
に形成する工程と、次いで、前記コレクタ層とス
トツパ層とベース層とをメサ・エツチングして前
記エミツタ層のエミツタ電極形成領域を表出させ
る工程と、前記コレクタ層をドライ・エツチング
して前記ベース層に於けるベース電極形成領域上
に在る前記ストツパ層で停止させる工程と、前記
エミツタ電極形成領域上にはエミツタ電極を、ま
た、前記ベース電極形成領域上にはベース電極
を、また、エツチングされずに残つたコレクタ層
上にはコレクタ電極をそれぞれ形成する工程とが
含まれている構成を採つている。 このような構成に於いて、AlGaAsストツパ層
は厚さ10〜20〔Å〕程度に選択することに依り、
反転型HBTに於けるGaAsコレクタ層のメサ・
エツチングが前記AlGaAsストツパ層で停止した
らベース電極を形成すれば良く、従つて、GaAs
ベース層はメサ・エツチングに依つて何等の損傷
も受けない。尚、メサ・エツチングが停止した時
点で前記AlGaAsストツパ層の露出された部分は
除去しても良い。 発明の実施例 第１図は本発明を実施して製造された反転型
HBTの要部切断側面図であり、第３図に関して
説明した部分と同部分は同記号で指示してある。 本発明に依つて製造された反転型HBTが第３
図に見られる反転型HBTと相違する点は、p+型
GaAsベース層４とｎ型GaAsコレクタ層３との
間にp+（或いはn+型）型AlGaAsストツパ層１１
が介挿されていることである。 このp+型AlGaAsストツパ層１１の厚さは10〜
20〔Å〕程度であり、この程度の厚さの層は例え
ばMBE法を適用すれば容易に形成することがで
きる。 次に本発明の一実施例の工程を説明する。 (a) 例えば、MBE法を適用することに依り、半
絶縁性GaAs基板（絶縁性単結晶基板）１上に
厚さが2000〔Å〕程度であるn+型GaAsエミツ
タ・コンタクト層６、厚さが2000〔Å〕程度で
あるｎ型AlGaAsエミツタ層５、厚さが250〜
500〔Å〕程度であるp+型GaAsベース層４、厚
さが10〜20〔Å〕程度であるp+型AlGaAsスト
ツパ層１１、厚さが3000〔Å〕程度であるｎ型
GaAsコレクタ層３、厚さが2000〜3000〔Å〕
程度であるn+型コレクタ・コンタクト層２を
順に成長させる。尚、p+型としたAlGaAsスト
ツパ層１１はｎ型にすることも可能であり、ま
た、AlGaAsとしては、具体的には、導電型の
如何に拘わることなく、Al0.3Ga0.7Asを用いて
良い。 (b) エミツタ電極コンタクト表面を露出させる為
のメサ・エツチングを行い、n+型GaAsエミツ
タ・コンタクト層６の表面を選択的に露出させ
る。 (c) 蒸着法及びリフト・オフ法を適用してエミツ
タ電極７を形成する。 (d) 蒸着及びリフト・オフ法を適用してコレクタ
電極９を形成する。 (e) ベース電極コンタクト表面を露出させる為の
メサ・エツチングを行い、p+型AlGaAsストツ
パ層１１の表面を選択的に露出させる。 この場合のエツチングとしては、例えば、エ
ツチヤントをCCl2F2＋He、その圧力を５〔Pa〕
とした選択ドライ・エツチング法を適用して良
い。 このような選択ドライ・エツチングはp+型
AlGaAsストツパ層１１の表面で確実に停止す
る。 (f) エツチヤントをフツ化水素酸系エツチング液
として、p+型AlGaAsストツパ層１１の選択的
エツチングを行い、p+型GaAsベース層４の表
面を選択的に露出する。 この場合のウエツト・エツチングは、p+型
AlGaAsストツパ層１１の厚みが極めて薄いの
で、制御は確実に容易である。 尚、この工程は必須のものではなく、p+型
AlGaAsストツパ層１１の上に直にベース電極
８を形成しても実用上は差し支えない。 (g) 蒸着法及びリフト・オフ法を適用してベース
電極８を形成する。 尚、素子間分離はメサ・エツチングを行つた
り、酸素イオン或いはプロトンなどを注入して
絶縁膜を形成するなど適宜の技法を適用して実
施することができる。 発明の効果 本発明に於けるヘテロ接合バイポーラ半導体装
置の製造方法に於いては、絶縁性単結晶基板上に
少なくともAlGaAsエミツタ層とGaAsベース層
とAlGaAsストツパ層とGaAsコレクタ層とを順
に形成する工程と、次いで、前記コレクタ層とス
トツパ層とベース層とをメサ・エツチングして前
記エミツタ層のエミツタ電極形成領域を表出させ
る工程と、前記コレクタ層をドライ・エツチング
して前記ベース層に於けるベース電極形成領域上
に在る前記ストツパ層で停止させる工程と、前記
エミツタ電極形成領域上にはエミツタ電極を、ま
た、前記ベース電極形成領域上にはベース電極
を、また、エツチングされずに残つたコレクタ層
上にはコレクタ電極をそれぞれ形成する工程とが
含まれてなる構成を採つている。 従つて、HBTを反転型とし、GaAsベース層
の上にGaAsコレクタ層が存在する構造になつて
も、メサ・エツチングに依り、GaAsベース層の
表面を何等の損傷もなく露出してベース電極を形
成することができるので、その製造歩留りは著し
く向上し、また、ベース層の損傷がないことか
ら、従来よりも更に薄く形成して注入効率βを高
く維持することも可能であり、更にまた、ベース
層の損傷がないことから、薄く形成されたもので
あつても従来のものと比較して抵抗値が高くなる
ことはない。
合を利用して高速化したヘテロ接合バイポーラ半
導体装置を製造する方法の改良に間する。 従来技術と問題点 近年、分子線エピタキシヤル成長（molec
ular beam epitaxy：MBE）法或いはMOCVD
（metal organic chemical vapour deposition）
法など薄膜形成技術の著しい進歩に伴つて、高速
スイツチング素子であるGaAs−MESFET
（metal semicond uctor field effect
transistor）或いはHEMT（high electron
mobility transistor）など電界効果型トランジス
タの開発が盛んに行われているが、バイポーラ型
トランジスタに関しても前記したようなヘテロ接
合バイポーラ・トランジスタ（HBT）と呼ばれ
る高速の半導体装置が開発されつつある。 第２図は従来技術に依つて製造されたHBTの
要部切断側面図である。 図に於いて、１は半絶縁性GaAs基板、２はn+
型GaAsコレクタ・コンタクト層、３はｎ型
GaAsコレクタ層、４はp+型GaAsベース層、５
はｎ型AlGaAsエミツタ層、６はn+型GaAsエミ
ツタ・コンタクト層、７はエミツタ電極、８はベ
ース電極、９はコレクタ電極、１０は素子間分離
用溝をそれぞれ示している。 前記各半導体層の厚さを例示すると次の通りで
ある。 n+型GaAsコレクタ・コンタクト層２ 2000〜3000〔Å〕程度 ｎ型GaAsコレクタ層３ 3000〔Å〕程度 p+型GaAsベース層４ 500〜1000〔Å〕程度 ｎ型AlGaAsエミツタ層５ 2000〔Å〕程度 n+型GaAsエミツタ・コンタクト層６2000
〔Å〕程度 前記説明したAlGaAs−GaAsからなるヘテロ
接合を用いたワイド・ギヤツプ・エミツタを有す
るバイポーラ・トランジスタに於いては、アーリ
ー効果（Early effect）を低減する為にベースの
キヤリア濃度を高くしても、注入効率βが充分に
大きい値を維持することができる旨の大きな利点
を有している。 然しながら、このHBTは、図からも判るよう
に、コレクタ層３の面積は他の半導体層に比較し
てかなり大きく、従つて、コレクタ容量Ccも大で
ある。 ところで、前記説明したHBTを集積回路化す
る場合にはECL（emitter coupled logic）回路が
最適であると考えられているが、このECL回路
に於いては、スイツチングの遅延時間τsがコレク
タ容量Ccに大きく依存、即ち、コレクタ容量Ccが
大であると遅延時間τsも大になつてしまう。 そこで、このような欠点を解消する為、エミツ
タとコレクタの位置を逆転させた反転型HBTが
開発された。 第３図は従来技術に依つて製造された反転型
HBTの要部切断側面図であり、第２図に関して
説明した部分と同部分は同記号で指示してある。 図から判るように、この反転型HBTでは、第
２図に関して説明した通常のHBTに於ける判絶
縁性GaAs基板１上に積層された各半導体層の構
成を全く逆転させたものに相当し、従つて、ｎ型
AlGaAsエミツタ層５が半絶縁性GaAs基板１側
に、ｎ型GaAsコレクタ層３が表面側に存在して
いる。 このような構造になつている為、ｎ型GaAsコ
レクタ層３の面積は通常のHBTに比較すると非
常に小さくなつていて、従つて、コレクタ容量Cc
も小である。 この反転型HBTは、前記説明したように、性
能的には大変優れたものをもつているが、製造す
る上で問題があり、特に、ベース電極８を引き出
すことが難しい。 通常、ベース電極８を引き出す場合には、p+
型GaAsベース層４の表面を選択的に露出させな
ければならないが、それには、n+型GaAsコレク
タ・コンタクト層２及びｎ型GaAsコレクタ層３
をメサ・エツチングする必要がある。 このメサ・エツチングは当然のことながら
HBTの表面側から行われることになるが、反転
型とした為、表面から見て同じGaAsであるコレ
クタ層３とベース層４とが接している構造となつ
たことが原因となり、そのメサ・エツチングをベ
ース層４の表面で停止させる制御は極めて困難に
なつた。 即ち、p+型GaAsベース層４の厚さは、注入効
率βを低下させないようにする為、極めて薄く形
成されていて、通常の反転型HBTに於いては、
500〜1000〔Å〕程度にしてあり、従つて、前記メ
サ・エツチングがオーバ・エツチングになつて突
き抜けを生じ易い。 発明の目的 本発明は、反転型HBTを製造する際に於ける
ベース電極の引出しを容易に行うことが可能であ
るようにして製造歩留りを向上し、また、ベース
層を従来のものよりも薄く形成することを可能に
して注入効率βを高く維持し、更にまた、ベース
層を薄くしてもベース抵抗が高くならないように
する。 発明の構成 本発明に於けるヘテロ接合バイポーラ半導体装
置の製造方法に於いては、絶縁性単結晶基板上に
少なくともAlGaAsエミツタ層とGaAsベース層
とAlGaAsストツパ層とGaAsコレクタ層とを順
に形成する工程と、次いで、前記コレクタ層とス
トツパ層とベース層とをメサ・エツチングして前
記エミツタ層のエミツタ電極形成領域を表出させ
る工程と、前記コレクタ層をドライ・エツチング
して前記ベース層に於けるベース電極形成領域上
に在る前記ストツパ層で停止させる工程と、前記
エミツタ電極形成領域上にはエミツタ電極を、ま
た、前記ベース電極形成領域上にはベース電極
を、また、エツチングされずに残つたコレクタ層
上にはコレクタ電極をそれぞれ形成する工程とが
含まれている構成を採つている。 このような構成に於いて、AlGaAsストツパ層
は厚さ10〜20〔Å〕程度に選択することに依り、
反転型HBTに於けるGaAsコレクタ層のメサ・
エツチングが前記AlGaAsストツパ層で停止した
らベース電極を形成すれば良く、従つて、GaAs
ベース層はメサ・エツチングに依つて何等の損傷
も受けない。尚、メサ・エツチングが停止した時
点で前記AlGaAsストツパ層の露出された部分は
除去しても良い。 発明の実施例 第１図は本発明を実施して製造された反転型
HBTの要部切断側面図であり、第３図に関して
説明した部分と同部分は同記号で指示してある。 本発明に依つて製造された反転型HBTが第３
図に見られる反転型HBTと相違する点は、p+型
GaAsベース層４とｎ型GaAsコレクタ層３との
間にp+（或いはn+型）型AlGaAsストツパ層１１
が介挿されていることである。 このp+型AlGaAsストツパ層１１の厚さは10〜
20〔Å〕程度であり、この程度の厚さの層は例え
ばMBE法を適用すれば容易に形成することがで
きる。 次に本発明の一実施例の工程を説明する。 (a) 例えば、MBE法を適用することに依り、半
絶縁性GaAs基板（絶縁性単結晶基板）１上に
厚さが2000〔Å〕程度であるn+型GaAsエミツ
タ・コンタクト層６、厚さが2000〔Å〕程度で
あるｎ型AlGaAsエミツタ層５、厚さが250〜
500〔Å〕程度であるp+型GaAsベース層４、厚
さが10〜20〔Å〕程度であるp+型AlGaAsスト
ツパ層１１、厚さが3000〔Å〕程度であるｎ型
GaAsコレクタ層３、厚さが2000〜3000〔Å〕
程度であるn+型コレクタ・コンタクト層２を
順に成長させる。尚、p+型としたAlGaAsスト
ツパ層１１はｎ型にすることも可能であり、ま
た、AlGaAsとしては、具体的には、導電型の
如何に拘わることなく、Al0.3Ga0.7Asを用いて
良い。 (b) エミツタ電極コンタクト表面を露出させる為
のメサ・エツチングを行い、n+型GaAsエミツ
タ・コンタクト層６の表面を選択的に露出させ
る。 (c) 蒸着法及びリフト・オフ法を適用してエミツ
タ電極７を形成する。 (d) 蒸着及びリフト・オフ法を適用してコレクタ
電極９を形成する。 (e) ベース電極コンタクト表面を露出させる為の
メサ・エツチングを行い、p+型AlGaAsストツ
パ層１１の表面を選択的に露出させる。 この場合のエツチングとしては、例えば、エ
ツチヤントをCCl2F2＋He、その圧力を５〔Pa〕
とした選択ドライ・エツチング法を適用して良
い。 このような選択ドライ・エツチングはp+型
AlGaAsストツパ層１１の表面で確実に停止す
る。 (f) エツチヤントをフツ化水素酸系エツチング液
として、p+型AlGaAsストツパ層１１の選択的
エツチングを行い、p+型GaAsベース層４の表
面を選択的に露出する。 この場合のウエツト・エツチングは、p+型
AlGaAsストツパ層１１の厚みが極めて薄いの
で、制御は確実に容易である。 尚、この工程は必須のものではなく、p+型
AlGaAsストツパ層１１の上に直にベース電極
８を形成しても実用上は差し支えない。 (g) 蒸着法及びリフト・オフ法を適用してベース
電極８を形成する。 尚、素子間分離はメサ・エツチングを行つた
り、酸素イオン或いはプロトンなどを注入して
絶縁膜を形成するなど適宜の技法を適用して実
施することができる。 発明の効果 本発明に於けるヘテロ接合バイポーラ半導体装
置の製造方法に於いては、絶縁性単結晶基板上に
少なくともAlGaAsエミツタ層とGaAsベース層
とAlGaAsストツパ層とGaAsコレクタ層とを順
に形成する工程と、次いで、前記コレクタ層とス
トツパ層とベース層とをメサ・エツチングして前
記エミツタ層のエミツタ電極形成領域を表出させ
る工程と、前記コレクタ層をドライ・エツチング
して前記ベース層に於けるベース電極形成領域上
に在る前記ストツパ層で停止させる工程と、前記
エミツタ電極形成領域上にはエミツタ電極を、ま
た、前記ベース電極形成領域上にはベース電極
を、また、エツチングされずに残つたコレクタ層
上にはコレクタ電極をそれぞれ形成する工程とが
含まれてなる構成を採つている。 従つて、HBTを反転型とし、GaAsベース層
の上にGaAsコレクタ層が存在する構造になつて
も、メサ・エツチングに依り、GaAsベース層の
表面を何等の損傷もなく露出してベース電極を形
成することができるので、その製造歩留りは著し
く向上し、また、ベース層の損傷がないことか
ら、従来よりも更に薄く形成して注入効率βを高
く維持することも可能であり、更にまた、ベース
層の損傷がないことから、薄く形成されたもので
あつても従来のものと比較して抵抗値が高くなる
ことはない。
第１図は本発明一実施例に依り製造された反転
型HBTの要部切断側面図、第２図は従来技術で
製造された通常のHBTの要部切断側面図、第３
図は従来技術で製造された反転型HBTの要部切
断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板（絶縁性
単結晶基板）、２はn+型GaAsコレクタ・コンタ
クト層、３はｎ型GaAsコレクタ層、４はp+型
GaAsベース層、５はｎ型AlGaAsエミツタ層、
６はn+型GaAsエミツタ・コンタクト層、７はエ
ミツタ電極、８はベース電極、９はコレクタ電
極、１０は素子間分離用溝をそれぞれ示してい
る。
型HBTの要部切断側面図、第２図は従来技術で
製造された通常のHBTの要部切断側面図、第３
図は従来技術で製造された反転型HBTの要部切
断側面図をそれぞれ表している。 図に於いて、１は半絶縁性GaAs基板（絶縁性
単結晶基板）、２はn+型GaAsコレクタ・コンタ
クト層、３はｎ型GaAsコレクタ層、４はp+型
GaAsベース層、５はｎ型AlGaAsエミツタ層、
６はn+型GaAsエミツタ・コンタクト層、７はエ
ミツタ電極、８はベース電極、９はコレクタ電
極、１０は素子間分離用溝をそれぞれ示してい
る。
Claims (1)
- 【特許請求の範囲】 １ 絶縁性単結晶基板上に少なくともAlGaAsエ
ミツタ層とGaAsベース層とAlGaAsストツパ層
とGaAsコレクタ層とを順に形成する工程と、 次いで、前記コレクタ層とストツパ層とベース
層とをメサ・エツチングして前記エミツタ層のエ
ミツタ電極形成領域を表出させる工程と、 前記コレクタ層をドライ・エツチングして前記
ベース層に於けるベース電極形成領域上に在る前
記ストツパ層で停止させる工程と、 前記エミツタ電極形成領域上にはエミツタ電極
を、また、前記ベース電極形成領域上にはベース
電極を、また、エツチングされずに残つたコレク
タ層上にはコレクタ電極をそれぞれ形成する工程
と が含まれてなることを特徴とするヘテロ接合バイ
ポーラ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098547A JPS60244065A (ja) | 1984-05-18 | 1984-05-18 | ヘテロ接合バイポ−ラ半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098547A JPS60244065A (ja) | 1984-05-18 | 1984-05-18 | ヘテロ接合バイポ−ラ半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60244065A JPS60244065A (ja) | 1985-12-03 |
| JPH0360178B2 true JPH0360178B2 (ja) | 1991-09-12 |
Family
ID=14222713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098547A Granted JPS60244065A (ja) | 1984-05-18 | 1984-05-18 | ヘテロ接合バイポ−ラ半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60244065A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671007B2 (ja) * | 1986-12-19 | 1994-09-07 | 富士通株式会社 | ヘテロ接合半導体装置の製造方法 |
| JP2906407B2 (ja) * | 1987-11-18 | 1999-06-21 | 株式会社日立製作所 | 半導体装置 |
| JP2811327B2 (ja) * | 1989-08-31 | 1998-10-15 | 富士通株式会社 | ヘテロ接合バイポーラ半導体装置 |
| US5648294A (en) * | 1989-11-29 | 1997-07-15 | Texas Instruments Incorp. | Integrated circuit and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130559A (ja) * | 1981-11-02 | 1983-08-04 | テキサス・インスツルメンツ・インコ−ポレイテツド | ３−５族バイポ−ラ集積回路装置 |
| JPS5961073A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-05-18 JP JP59098547A patent/JPS60244065A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60244065A (ja) | 1985-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| KR950014277B1 (ko) | 헤테로 접합형 바이폴러트랜지스터 | |
| JP3439578B2 (ja) | 半導体装置およびその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| KR0174879B1 (ko) | 화합물 반도체 소자의 격리방법 | |
| JPH0360178B2 (ja) | ||
| KR100216593B1 (ko) | 화합물 반도체 소자 제조 방법 | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH10321640A (ja) | 半導体装置及びその製造方法 | |
| JPH0217934B2 (ja) | ||
| JP3123940B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2745624B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61177781A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6252957B2 (ja) | ||
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH01241867A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPS61168269A (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2894801B2 (ja) | 半導体トランジスタおよびその製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| KR950008253B1 (ko) | 자기정렬된 베이스의 재성장에 의한 이종접합 트랜지스터의 제조방법 | |
| JPH04212428A (ja) | 半導体装置の製造方法 | |
| JPH04287331A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |