JPH0671073B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH0671073B2
JPH0671073B2 JP1222678A JP22267889A JPH0671073B2 JP H0671073 B2 JPH0671073 B2 JP H0671073B2 JP 1222678 A JP1222678 A JP 1222678A JP 22267889 A JP22267889 A JP 22267889A JP H0671073 B2 JPH0671073 B2 JP H0671073B2
Authority
JP
Japan
Prior art keywords
silicon layer
single crystal
crystal silicon
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1222678A
Other languages
English (en)
Other versions
JPH0384961A (ja
Inventor
秀一 佐俣
嘉明 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1222678A priority Critical patent/JPH0671073B2/ja
Priority to US07/552,056 priority patent/US5057899A/en
Priority to DE69031753T priority patent/DE69031753T2/de
Priority to EP90307826A priority patent/EP0415537B1/en
Priority to KR1019900013288A priority patent/KR940000827B1/ko
Publication of JPH0384961A publication Critical patent/JPH0384961A/ja
Priority to US07/724,906 priority patent/US5124276A/en
Publication of JPH0671073B2 publication Critical patent/JPH0671073B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は半導体装置及びその製造方法に関する。
（従来の技術） MOS・LSIでは、高集積比に伴い、コンタクトホールに対
するSAC（セルフ・アライン・コンタクト）技術及びコ
ンタクトの平坦化技術が重要になってきている。近年、
これら２つの技術を同時に完成させる技術としてSEG
（シリコン選択エピタキシャル成長）技術が注目されて
いる。
以下、第４図を参照しながらSEG技術を用いた半導体装
置の製造方法について説明する。
まず、ｐ型半導体基板１の表面領域にn+型ソース・ドレ
イン拡散層２を形成する。次に、基板１上に絶縁層３を
形成する。また、絶縁層３にソース・ドレイン拡散層２
に達するコンタクトホール４を形成する。この後、SEG
技術を用いてコンタクトホール４をソース・ドレイン拡
散層２と同一導電型（ｎ型）の単結晶シリコン（Si）層
５で埋め込む。そして、コンタクトホール４上にAl配線
６を形成する。
このように、コンタクトホール４は単結晶シリコン層５
により埋め込まれ、又Al配線６はSAC技術によりソース
・ドレイン拡散層２と電気的に接続される。これによ
り、コンタクトホール４の平坦化と、Al配線６のセルフ
・アライン・コンタクトとは一見解決されたようにみえ
た。
ところが、高集積化されたLSIの微細コンタクトでは、
そのコンタクトホールの大きさは１μｍ以下になるた
め、その形状が実際には円柱状に構成される。このた
め、円柱状のコンタクトホールにSEG技術を用いて単結
晶シリコン層を埋め込むと、このシリコン層には、ウェ
ハ表面に対して傾きを持った平面、いわゆるファセット
が形成される。これは、例えばSi（100）ウェーハで
は、（311）面のファセットが表れることが知られてい
る。
従って、前記第４図に示すように、円柱状のコンタクト
ホール４周辺では単結晶シリコン層５のファセット７の
ため完全に平坦化されず、そこには窪みが生じる。即
ち、コンタクトホール４での段差は、これを単結晶シリ
コン層５により埋め込まない場合よりは改善されるが、
まだ完全にはなくならない。よって、この状態でAl配線
６を形成すると、その段差部でAl配線６の断線が発生す
ることがある。
ところで、埋め込み形状の完全な平坦化方法の１つとし
て、多結晶シリコンの選択成長技術があるが、この場
合、ソース・ドレイン拡散層上の自然酸化膜除去が不十
分になる。このため、多結晶シリコン層とソース・ドレ
イン拡散層間にSiO2層が残り、このSiO2層のためにコン
タクト部分の抵抗が増加するという欠点が生じる。
（発明が解決しようとする課題） このように、従来は、SEG技術が注目されていたが、こ
のSEG技術を用いた単結晶シリコン層の埋め込みでは、
ファセットが生じるため完全に平坦化できない欠点があ
った。また、選択成長技術を用いた多結晶シリコン層の
埋め込みでは、自然酸化膜除去が不十分になりコンタク
ト部分の抵抗が増加するという欠点があった。
よって、本発明は、コンタクトホールにSEG技術を用い
てシリコン層を埋め込む場合にファセットの影響がない
実用上十分な平坦性を有すると共に、Al配線とソース・
ドレイン拡散層間に実用上十分に低いコンタクト抵抗を
実現することを目的とする。
［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、本発明の半導体装置は、半
導体基板と、この半導体基板の表面領域に形成される拡
散層と、この拡散層上に開口部を有するように前記半導
体基板上に形成される絶縁層と、前記開口部内の前記拡
散層上に形成される単結晶シリコン層と、前記開口部を
埋め込むように前記単結晶シリコン層上に形成される非
単結晶シリコン層と、前記非単結晶シリコン層上に形成
される配線層とを有している。
また、前記単結晶シリコン層は、その膜厚が0.3μｍ以
下になっている。
さらに、前記非単結晶シリコン層が多結晶シリコン層で
あり、前記単結晶シリコン層に生ずるファセットの深さ
が、前記多結晶シリコン層の平均結晶粒径以下になるよ
う構成されている。
そして、このような半導体装置の製造方法としては、ま
ず、半導体基板の表面領域に拡散層を形成し、前記拡散
層を含む前記半導体基板上に絶縁層を形成し、前記絶縁
層に前記拡散層に達する開口を形成する。また、シリコ
ン選択成長技術を用いて、前記開口部に単結晶シリコン
層を選択成長させた後、続けて前記開口部に非単結晶シ
リコン層を選択成長させ、これら単結晶シリコン層及び
非単結晶シリコン層により前記開口部を埋め込む。そし
て、前記非単結晶シリコン層上に配線層を形成し、前記
拡散層と前記配線層とを電気的に接続するというもので
ある。
（作用） このような構成によれば、開口部は、拡散層に接して形
成される単結晶シリコン層と、この単結晶シリコン層上
に形成される非単結晶シリコン層とにより埋め込まれ
る。このため、ファセットの影響を極力押えることがで
きると共に、拡散層と配線層間に実用上十分に低いコン
タクト抵抗を実現できる。
また、前記単結晶シリコン層の膜厚は0.3μｍ以下であ
るためファセットが小さくなり、前記非単結晶シリコン
層が多結晶シリコン層のときは、その多結晶シリコン層
の平均結晶粒が大きくなり過ぎず、開口部の平坦化効果
も薄れることがない。
さらに、前記非単結晶シリコン層が多結晶シリコン層で
ある場合には、単結晶シリコン層に生ずるファセットの
深さが多結晶シリコン層の平均結晶粒径以下になるた
め、その開口部では、前記ファセットの影響を完全にな
くすことができ、実用上十分な平坦性を有することがで
きる。
そして、その製造方法が、SEG技術による単結晶シリコ
ン層を形成した後、続けて非単結晶シリコン層を形成す
るように構成されている。このため、拡散層上に存在す
る自然酸化膜は、単結晶シリコン層のSEG技術により完
全に除去することができる。また、単結晶シリコン層を
形成した後、酸化性ガス雰囲気にさらすことなく、続け
て非単結晶シリコン層を選択成長するため、単結晶シリ
コン層と非単結晶シリコン層との電気的導通を良好にす
ることが可能である。
（実施例） 以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
第１図は本発明の一実施例に係わる半導体装置を示すも
のである。ここで、11はｐ型半導体基板、12はn+拡散
層、13は絶縁層、14はコンタクトホール、15aは単結晶
シリコン層、15bは多結晶シリコン層、16はAl配線であ
る。
ｐ型半導体基板11の表面領域にはn+拡散層（例えばMOS
型FETのソース・ドレイン拡散層）12が形成されてい
る。n+拡散層12を含む半導体基板11上には絶縁層13が形
成されている。絶縁層13にはn+拡散層12に達するコンタ
クトホール14が形成されている。また、コンタクトホー
ル14内にはn+拡散層12に接して単結晶シリコン層15aが
形成されている。なお、この単結晶シリコン層15aには
ファセット17が形成されている。さらに、コンタクトホ
ール14内の単結晶シリコン層15a上には、コンタクトホ
ール14を埋め込むようにして多結晶シリコン層15bが形
成されている。なお、単結晶シリコン層15aに生ずるフ
ァセット17の深さｄは、多結晶シリコン層15bの平均結
晶粒径以下になっている。そして、平坦化されたコンタ
クトホール14上にはAl配線16が形成されており、n+拡散
層12とAl配線16とが電気的に接続されている。
次に、同図を参照しながら本発明の一実施例に係わる半
導体装置の製造方法について詳細に説明する。
まず、ｐ型半導体基板（例えばｐ型Si（100）ウェー
ハ）11上に表面不純物濃度1.5×1020cm-3程度のn+拡散
層12を形成する。次に、n+拡散層12を含む半導体基板11
上に厚さ1.6μｍ程度の絶縁層（例えばSiO2）13を形成
する。また、絶縁層13にn+拡散層12に達する直径0.8μ
ｍ程度の円柱状のコンタクトホール14を形成する。
この後、反応炉を用いて、SiH2Cl2、HCl、H2ガスにより
Si選択エピタキシャル成長を行い、コンタクトホール14
に厚さ0.2μｍ程度の単結晶シリコン層15aを選択成長さ
せる。この時、n+拡散層12上に存在する自然酸化膜は、
単結晶シリコン層15aのSEG技術により完全に除去され、
n+拡散層12と単結晶シリコン層15aとは低抵抗で電気的
に接続される。また、単結晶シリコン層15aにはファセ
ット17が形成され、そのファセット17の深さｄは0.1μ
ｍ程度になる。なお、単結晶シリコン層15aは、これに
生ずるファセット17の深さｄがこの後に形成する多結晶
シリコン層15bの平均結晶粒径以下になるように形成さ
れる。
続いて、この基板を反応炉から取り出すことなく、即ち
酸化性ガス雰囲気にさらすことなく、コンタクトホール
14内の単結晶シリコン層15a上に厚さ1.4μｍ程度の多結
晶シリコン層15bを選択成長し、コンタクトホール14を
埋め込む。この時、単結晶シリコン層15aと多結晶シリ
コン層15bとの間には自然酸化膜（SiO2膜）が形成され
ることがなく、単結晶シリコン層15aと多結晶シリコン
層15bとは低抵抗で電気的に接続される。また、単結晶
シリコン層15aに生ずるファセット17の深さｄが多結晶
シリコン層の平均結晶粒径以下になるように、単結晶シ
リコン層15a及び多結晶シリコン層15bの成長条件が制御
される。例えば、ファセット17の深さｄが0.1μｍ程度
の場合、多結晶シリコン層の平均結晶粒径は0.15μｍ程
度にするのがよい。これにより、コンタクトホール14上
を実用上十分に平坦化することができる。なお、多結晶
シリコン層の平均結晶粒径が大きくなり過ぎると、コン
タクトホール14上の平坦化に逆行するので、単結晶シリ
コン層15aの厚さはなるべく薄く（0.3μｍ以下）してお
く必要がある。ところで、同一反応炉において、選択成
長させるシリコン層を単結晶から多結晶へ変化させるこ
とは、ガス濃度、圧力、温度、ガス流等の成長条件を適
切に制御すれば可能である。
この後、コンタクトホール14内の単結晶及び多結晶シリ
コン層15a,15bに、コンタクトホール14下の拡散層12と
同一導電型（ｎ型）の不純物、リン（Ｐ）、ヒ素（As）
等をイオン注入し、約900℃のN2雰囲気中で熱処理を行
う。そして、平坦化されたコンタクトホール14上にAl配
線16を形成し、n+拡散層12とAl配線16とを電気的に接続
する。
このような構成によれば、コンタクトホール14内にシリ
コン層を埋め込む場合、まず、SEG技術による単結晶シ
リコン層15aを形成し、続けてSEG技術による多結晶シリ
コン層15bを形成するようにしている。このため、n+拡
散層12上に存在する自然酸化膜は、単結晶シリコン層15
aのSEG技術により完全に除去され、n+拡散層12と単結晶
シリコン層15aとは低抵抗で電気的に接続される。ま
た、単結晶シリコン層15aを形成した後、酸化性ガス雰
囲気にさらすことなく、続けて多結晶シリコン層15bを
選択成長するため、単結晶シリコン層15aと多結晶シリ
コン層15bとの電気的導通が良好になる。さらに、単結
晶シリコン層15aに生ずるファセット17の深さｄが多結
晶シリコン層15bの平均結晶粒径以下であるため、ファ
セット17の影響もなくなり、コンタクトホール14の平坦
化が実現できる。
これにより、デバイスの製造歩留りを低下させることな
く、セルフ・アライン・コンタクトと、コンタクトの平
坦化とを同時に実現することができる。セルフ・アライ
ン・コンタクトとコンタクトの平坦化は、例えばDRAM等
のメモリデバイスにおいては、メモリセル面積の10％以
上の縮小を可能にする。また、サブミクロン以後の微
細、高集積デバイスにおいては、チップサイズが思うよ
うに小さくできず、パッケージに入れることが困難であ
り実用的な高集積デバイスの実現が難しくなっている。
しかし、本発明によりセル面積の縮小を行うことによ
り、製造歩留りの低下なしにチップ面積の縮小が可能に
なり、実用的な高集積デバイスの実現が可能になる。
第２図は、前記実施例、その比較的並びに従来例１及び
２に係わるそれぞれのテストデバイスを試作し、これら
テストデバイスのコンタクト抵抗及びAl配線の抵抗不良
率について評価した結果を示すものである。ここで、比
較例とは、前記実施例に比べてコンタクトホール内の単
結晶シリコン層の厚さを厚くしたもの、即ち単結晶シリ
コン層の厚さを0.6μｍ程度、多結晶シリコン層の厚さ
を1.0μｍ程度にしたものである。なお、比較例では単
結晶シリコン層のファセットの深さが0.3μｍ程度にな
る。また、従来例１とは、コンタクトホール内に1.6μ
ｍの単結晶シリコン層のみを選択成長させたものであ
る。なお、従来例１では単結晶シリコン層のファセット
の深さが0.4μｍ程度になる。さらに、従来例２とは、
コンタクトホール内に1.6μｍの多結晶シリコン層のみ
を選択成長させたものである。
コンタクト抵抗については、実施例、その比較例及び従
来例１では約100Ωが得られたが、従来例２では1000Ω
以上の抵抗値であった。なお、従来例２のコンタクト抵
抗値が高かったのは、n+拡散層上の自然酸化膜の除去が
不十分であったためと考えられる。また、Al配線の抵抗
不良率については、実施例及び従来例２では０％であっ
たが、比較例では10％程度の不良、従来例１では20％程
度の不良が見られた。これは、比較例及び従来例１で
は、ファセットの影響を完全に無視することができず、
コンタクト部分の平坦化が不十分であったため、コンタ
クトホールの周辺に断差を生じ、Al配線の断線が発生し
たためであると考えられる。なお、実際にテストデバイ
スをへき開し、SEM（scanning electron microscope）
でコンタクト部分の断面形状を観察した結果、実施例及
び従来例２ではコンタクトが平坦に埋め込まれている
が、比較例及び従来例１ではファセットの影響で完全に
平坦ではなかった。また、比較例及び従来例１ではAl配
線がコンタクトホールの周辺部で断線しているものも確
認できた。
第３図は、これらの結果を総合し、単結晶シリコン層の
ファセットの深さ（μｍ）と多結晶シリコン層の平均結
晶粒径（μｍ）との関係に対して、Al配線の不良発生率
（任意単位（arbitrary unit）で表す。）がどのように
変化するかを示したものである。
即ち、単結晶シリコン層のファセットの深さが多結晶シ
リコン層の平均結晶粒径より小さい場合には、Al配線の
抵抗不良率はほとんど０％である。しかし、ファセット
の深さが平均結晶粒径を越えるようになると、Al配線の
抵抗不良率が上昇してくる。これは、ファセットの深さ
に比べて多結晶シリコン層の平均結晶粒径が小さくなる
ため、多結晶シリコン層を埋め込んでもファセットの影
響を完全に無くすことができず、コンタクトホールの平
坦化が不十分になるためである。
なお、コンタクトホール内の単結晶シリコン層の膜厚を
０μｍから順次増やしていった試料を適当に形成し、そ
の単結晶シリコン層上に多結晶シリコン層を選択成長さ
せたときのコンタクト部分の平坦性をSEMを用いて評価
してみた。ここで、単結晶シリコン層のファセットの深
さは、常に多結晶シリコン層の平均結晶粒径以下になる
ようにした。その結果、単結晶シリコン層15aの膜厚が
0.3μｍ以下では良好な平坦性が得られることがわかっ
た。これは、単結晶シリコン層15aの膜厚が0.3μｍ以上
になると、多結晶シリコン層の平均結晶粒径が大きくな
り過ぎ、コンタクトホールの平坦化効果が薄れるからで
ある。
ところで、前記実施例において、単結晶シリコン層15a
上には多結晶シリコン層15bを形成したが、多結晶シリ
コン層15bに限られず他の非単結晶シリコン層、例えば
アモルファス化されたシリコン層あっても実用上十分な
平坦性と低いコンタクト抵抗とを実現できる。また、単
結晶シリコン層15a及び多結晶シリコン層15bには、ｎ型
不純物（リン、ヒ素等）がドープされたが、コンタクト
ホール14下の拡散層12がp+型の場合にはｐ型不純物（ボ
ロン等）がドープされる。さらに、半導体基板11上に形
成される絶縁膜13はSiO2に限られず、他の材質、構造の
絶縁膜であっても、同様の効果が得られることは言うま
でもない。
［発明の効果］ 以上、説明したように、本発明の半導体装置及びその製
造方法によれば、次のような効果を奏する。
コンタクトホール内にSi層を埋め込む場合、SEG技術に
よる単結晶シリコン層を形成し、続けてシリコン選択成
長技術による多結晶シリコン層を形成するようにしてい
る。このため、拡散層上に存在する自然酸化膜は、単結
晶シリコン層のSEG技術により完全に除去され、る。ま
た、単結晶シリコン層を形成した後、続けて多結晶シリ
コン層を選択成長するため、単結晶シリコン層と多結晶
シリコン層との界面に自然酸化膜が存在することもな
い。このめ、Al配線とソース・ドレイン拡散層間に実用
上十分に低いコンタクト抵抗を実現することができる。
さらに、単結晶シリコン層に生ずるファセットの深さが
多結晶シリコン層の平均結晶粒径以下であるため、その
ファセットの影響もほとんどなくなり実用上十分な平坦
性を有することができる。
【図面の簡単な説明】
第１図は本発明の一実施例に係わる半導体装置を示す断
面図、第２図は試作したテストデバイスについてコンタ
クト抵抗とAl配線の抵抗不良率とを評価した結果を示す
図、第３図は単結晶シリコン層のファセットの深さと多
結晶シリコン層の平均結晶粒径との関係に対して、Al配
線の抵抗不良率がどのように変化するかを示す図、第４
図は従来の半導体装置を示す断面図である。 11……半導体基板、12……n+拡散層、13……絶縁膜、14
……コンタクトホール、15a……単結晶シリコン層、15b
……多結晶シリコン層、16……Al配線、17……ファセッ
ト。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】半導体基板と、この半導体基板の表面領域
    に形成される拡散層と、この拡散層上に開口部を有する
    ように前記半導体基板上に形成される絶縁層と、前記開
    口部内の前記拡散層上に形成される単結晶シリコン層
    と、前記開口部を埋め込むように前記単結晶シリコン層
    上に形成される非単結晶シリコン層と、前記非単結晶シ
    リコン層上に形成される配線層とを具備することを特徴
    とする半導体装置。
  2. 【請求項２】半導体基板と、この半導体基板の表面領域
    に形成される拡散層と、この拡散層上に開口部を有する
    ように前記半導体基板上に形成される絶縁層と、前記開
    口部内の前記拡散層上に形成される単結晶シリコン層
    と、前記開口部を埋め込むように前記単結晶シリコン層
    上に形成される多結晶シリコン層と、前記多結晶シリコ
    ン層上に形成される配線層とを具備することを特徴とす
    る半導体装置。
  3. 【請求項３】前記単結晶シリコン層は、その膜厚が0.3
    μｍ以下であることを特徴とする請求項１又は２記載の
    半導体装置。
  4. 【請求項４】前記単結晶シリコン層に生ずるファセット
    の深さは、前記多結晶シリコン層の平均結晶粒径以下で
    あることを特徴とする請求項２記載の半導体装置。
  5. 【請求項５】半導体基板の表面領域に拡散層を形成する
    工程と、前記拡散層を含む前記半導体基板上に絶縁層を
    形成する工程と、前記絶縁層に前記拡散層に達する開口
    を形成する工程と、シリコン選択成長技術を用いて、前
    記開口部に単結晶シリコン層を選択成長させた後、続け
    て前記開口部に非単結晶シリコン層を選択成長させ、こ
    れら単結晶シリコン層及び非単結晶シリコン層により前
    記開口部を埋め込む工程と、前記非単結晶シリコン層上
    に配線層を形成する工程とを具備することを特徴とする
    半導体装置の製造方法。
JP1222678A 1989-08-29 1989-08-29 半導体装置及びその製造方法 Expired - Fee Related JPH0671073B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1222678A JPH0671073B2 (ja) 1989-08-29 1989-08-29 半導体装置及びその製造方法
US07/552,056 US5057899A (en) 1989-08-29 1990-07-13 Semiconductor device with improved wiring contact portion
DE69031753T DE69031753T2 (de) 1989-08-29 1990-07-17 Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
EP90307826A EP0415537B1 (en) 1989-08-29 1990-07-17 Method for manufacturing a wiring contact portion of a semiconductor device
KR1019900013288A KR940000827B1 (ko) 1989-08-29 1990-08-28 반도체장치 및 그 제조방법
US07/724,906 US5124276A (en) 1989-08-29 1991-07-02 Filling contact hole with selectively deposited EPI and poly silicon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1222678A JPH0671073B2 (ja) 1989-08-29 1989-08-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0384961A JPH0384961A (ja) 1991-04-10
JPH0671073B2 true JPH0671073B2 (ja) 1994-09-07

Family

ID=16786211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1222678A Expired - Fee Related JPH0671073B2 (ja) 1989-08-29 1989-08-29 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US5057899A (ja)
EP (1) EP0415537B1 (ja)
JP (1) JPH0671073B2 (ja)
KR (1) KR940000827B1 (ja)
DE (1) DE69031753T2 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
KR940006689B1 (ko) * 1991-10-21 1994-07-25 삼성전자 주식회사 반도체장치의 접촉창 형성방법
US5635411A (en) * 1991-11-12 1997-06-03 Rohm Co., Ltd. Method of making semiconductor apparatus
US5266517A (en) * 1991-12-17 1993-11-30 Texas Instruments Incorporated Method for forming a sealed interface on a semiconductor device
US5347161A (en) * 1992-09-02 1994-09-13 National Science Council Stacked-layer structure polysilicon emitter contacted p-n junction diode
US5557131A (en) * 1992-10-19 1996-09-17 At&T Global Information Solutions Company Elevated emitter for double poly BICMOS devices
US5639688A (en) * 1993-05-21 1997-06-17 Harris Corporation Method of making integrated circuit structure with narrow line widths
JPH07193024A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
KR950025908A (ko) * 1994-02-03 1995-09-18 김주용 반도체소자 제조방법
US5796673A (en) * 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
JP2964925B2 (ja) * 1994-10-12 1999-10-18 日本電気株式会社 相補型ｍｉｓ型ｆｅｔの製造方法
US5637518A (en) * 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
US5753555A (en) * 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device
US5885761A (en) * 1997-01-08 1999-03-23 Advanced Micro Devices Semiconductor device having an elevated active region formed from a thick polysilicon layer and method of manufacture thereof
US5872038A (en) * 1997-01-08 1999-02-16 Advanced Micro Devices Semiconductor device having an elevated active region formed in an oxide trench and method of manufacture thereof
JP2001510942A (ja) 1997-07-15 2001-08-07 インフィネオン テクノロジース アクチエンゲゼルシャフト 半導体ゾーンに接触する方法
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6319782B1 (en) * 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR20010061029A (ko) * 1999-12-28 2001-07-07 박종섭 엘리베이티드 소오스/드레인 구조의 모스 트랜지스터형성방법
KR100414947B1 (ko) * 2001-06-29 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR100455724B1 (ko) * 2001-10-08 2004-11-12 주식회사 하이닉스반도체 반도체소자의 플러그 형성방법
KR100446316B1 (ko) * 2002-03-30 2004-09-01 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법
KR100449948B1 (ko) * 2002-05-18 2004-09-30 주식회사 하이닉스반도체 콘택저항을 감소시킨 콘택플러그 형성방법
US7115949B2 (en) * 2002-05-30 2006-10-03 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof
KR100517328B1 (ko) * 2002-09-17 2005-09-28 주식회사 하이닉스반도체 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100485690B1 (ko) 2002-10-26 2005-04-27 삼성전자주식회사 모스 트랜지스터 및 그 제조방법
KR100505456B1 (ko) * 2002-11-27 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 형성방법
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7247528B2 (en) * 2004-02-24 2007-07-24 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques
JP2005290358A (ja) * 2004-03-08 2005-10-20 Ichikawa Co Ltd 製紙機械用ベルト及びその製造方法
KR100616495B1 (ko) 2004-07-29 2006-08-25 주식회사 하이닉스반도체 실리콘 박막과 실리콘막 사이의 격자 부정합을 줄일 수있는 반도체 소자 제조 방법
KR100605585B1 (ko) 2005-06-20 2006-07-31 주식회사 하이닉스반도체 이중층 고상에피택시실리콘을 패드플러그로서 갖는 반도체소자 및 제조방법
US7989297B2 (en) * 2009-11-09 2011-08-02 International Business Machines Corporation Asymmetric epitaxy and application thereof
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US10032672B1 (en) 2017-08-02 2018-07-24 United Microelectronics Corp. Method of fabricating a semiconductor device having contact structures
US12419041B2 (en) 2020-12-30 2025-09-16 Changxin Memory Technologies, Inc. Method for forming storage node contact structure and semiconductor structure
CN114695266A (zh) * 2020-12-30 2022-07-01 长鑫存储技术有限公司 存储节点接触结构的形成方法及半导体结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL163372C (nl) * 1967-11-14 1980-08-15 Sony Corp Halfgeleiderinrichting, omvattende een monokristallijn halfgeleiderlichaam met een door aangroeien vanuit de dampfase verkregen halfgeleidende laag, die een gebied van monokristallijn materiaal en een gebied van polykristallijn materiaal omvat.
JPS59186367A (ja) * 1983-04-06 1984-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
IT1213192B (it) * 1984-07-19 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori ad effetto di campo agate isolato (igfet) ad elevata velocita' di risposta in circuiti integrati ad alta densita'.
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US4841347A (en) * 1985-10-30 1989-06-20 General Electric Company MOS VLSI device having shallow junctions and method of making same
JPS6344725A (ja) * 1986-04-02 1988-02-25 Toshiba Corp 半導体装置の製造方法
US4749441A (en) * 1986-12-11 1988-06-07 General Motors Corporation Semiconductor mushroom structure fabrication
US4786615A (en) * 1987-08-31 1988-11-22 Motorola Inc. Method for improved surface planarity in selective epitaxial silicon
US5010034A (en) * 1989-03-07 1991-04-23 National Semiconductor Corporation CMOS and bipolar fabrication process using selective epitaxial growth scalable to below 0.5 micron
US4963506A (en) * 1989-04-24 1990-10-16 Motorola Inc. Selective deposition of amorphous and polycrystalline silicon
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법

Also Published As

Publication number Publication date
DE69031753T2 (de) 1998-04-23
EP0415537A2 (en) 1991-03-06
EP0415537A3 (en) 1991-10-09
EP0415537B1 (en) 1997-11-26
JPH0384961A (ja) 1991-04-10
US5057899A (en) 1991-10-15
DE69031753D1 (de) 1998-01-08
KR910005383A (ko) 1991-03-30
US5124276A (en) 1992-06-23
KR940000827B1 (ko) 1994-02-02

Similar Documents

Publication Publication Date Title
JPH0671073B2 (ja) 半導体装置及びその製造方法
US7368790B2 (en) Strained Si/SiGe/SOI islands and processes of making same
US6030894A (en) Method for manufacturing a semiconductor device having contact plug made of Si/SiGe/Si
JP3676596B2 (ja) メモリセル装置及びその製造方法
US20120097977A1 (en) Semiconductor device and a method for manufacturing a semiconductor device
US5963822A (en) Method of forming selective epitaxial film
US9484430B2 (en) Back-end transistors with highly doped low-temperature contacts
TW201537623A (zh) 應變釋放方法、形成應變釋放半導體層的方法及半導體元件
US10319676B2 (en) Vertically integrated nanosheet fuse
KR100416627B1 (ko) 반도체 장치 및 그의 제조방법
CN1182959A (zh) 三维器件布置
KR100493018B1 (ko) 반도체 장치의 제조방법
KR100517328B1 (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
JPH10303207A (ja) 半導体ウエハおよびその製造方法、ならびに半導体集積回路装置
US20240096949A1 (en) Diodes in nanosheet technology
KR20250054424A (ko) 반도체 장치
JP2005109186A (ja) 半導体基板及びその製造方法、半導体装置及びその製造方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
JPH10112442A (ja) 半導体ウエハおよびその製造方法ならびにそれを用いた半導体集積回路装置の製造方法
JPH02125615A (ja) 半導体装置の形成方法
JPS63205953A (ja) 半導体装置の製造方法
JPH01189918A (ja) 半導体装置の製造方法
JP2008198704A (ja) 半導体装置の製造方法
KR19990005991A (ko) 반도체 소자의 도전배선 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees