JPH0671242B2 - 周波数ホッピング同期装置 - Google Patents
周波数ホッピング同期装置Info
- Publication number
- JPH0671242B2 JPH0671242B2 JP1306616A JP30661689A JPH0671242B2 JP H0671242 B2 JPH0671242 B2 JP H0671242B2 JP 1306616 A JP1306616 A JP 1306616A JP 30661689 A JP30661689 A JP 30661689A JP H0671242 B2 JPH0671242 B2 JP H0671242B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- hopping
- output
- signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は周波数ホッピングのホッピング同期をとるた
めの周波数ホッピング同期装置に関するものである。
めの周波数ホッピング同期装置に関するものである。
第３図は例えば特開昭59−183564号に示された従来の周
波数ホッピング同期装置を示し、図において、１は周波
数ホッピング受信信号入力端子、２はシンセサイザ（局
部発振器）、３は受信信号1aとシンセサイザ２の出力2a
とをミキシング（合成）して受信信号1aをIFバンド（中
間周波帯域）に周波数変換するミキサ、４は前記ミキサ
３の出力の不要信号を除去する帯域通過フィルタ（BP
F）、５は前記BPF4の出力信号（IF信号）4aをエンベロ
ープ検波するエンベロープ検波器、７は前記エンベロー
プ検波器５の出力5aを、内部ホッピング同期信号12の前
半と後半で積分の極性を反転することにより受信信号と
ホッピング同期信号12の位相差を出力する積分器、８は
基準クロック入力端子であり、この基準クロック8aの周
波数ホッピング同期信号12より十分高い周波数が入力さ
れる。９は前記基準クロック8aの周波数を、前記積分器
７の位相差信号出力7bで制御する進相・遅相制御回路、
10は前記進相・遅相制御回路９の出力周波数によりホッ
ピング同期信号12を発生するホッピング同期信号発生回
路であり、通常これはカウンタで構成され、進相・遅相
制御回路９の出力クロック9aの周波数によりホッピング
同期信号12の位相が制御される。11は周波数ホッピング
装置の送信機と同じホッピング周波数系列を発生するホ
ッピングパターン発生器である。
波数ホッピング同期装置を示し、図において、１は周波
数ホッピング受信信号入力端子、２はシンセサイザ（局
部発振器）、３は受信信号1aとシンセサイザ２の出力2a
とをミキシング（合成）して受信信号1aをIFバンド（中
間周波帯域）に周波数変換するミキサ、４は前記ミキサ
３の出力の不要信号を除去する帯域通過フィルタ（BP
F）、５は前記BPF4の出力信号（IF信号）4aをエンベロ
ープ検波するエンベロープ検波器、７は前記エンベロー
プ検波器５の出力5aを、内部ホッピング同期信号12の前
半と後半で積分の極性を反転することにより受信信号と
ホッピング同期信号12の位相差を出力する積分器、８は
基準クロック入力端子であり、この基準クロック8aの周
波数ホッピング同期信号12より十分高い周波数が入力さ
れる。９は前記基準クロック8aの周波数を、前記積分器
７の位相差信号出力7bで制御する進相・遅相制御回路、
10は前記進相・遅相制御回路９の出力周波数によりホッ
ピング同期信号12を発生するホッピング同期信号発生回
路であり、通常これはカウンタで構成され、進相・遅相
制御回路９の出力クロック9aの周波数によりホッピング
同期信号12の位相が制御される。11は周波数ホッピング
装置の送信機と同じホッピング周波数系列を発生するホ
ッピングパターン発生器である。
次に動作について説明する。第４図は第３図の各部信号
波形を示す図である。図において、1aは入力信号を示
し、A,B,C,…,Fは周波数ホッピングにより周波数が変化
していることを表わす。2aはシンセサイザ２の出力であ
り、入力信号周波数よりIF周波数fIFだけ高い（又は低
い）。4aは周波数fIFだけを通過させるフィルタBPF4の
出力であり、入力信号周波数1aとシンセサイザ出力周波
数2aの周波数差がfIFのときだけ出力が得られる。5aは
前記IF信号4aのエンベロープ検波出力、10aは内部ホッ
ピング同期信号発生回路10の出力で、このパルス周期に
より局部発振器の発振期間が調整され、入力信号との同
期がとられる。積分器７はこの信号10aがＨレベルの区
間でエンベロープ検波出力5aを正の方向に積分し信号10
aがＬレベルの区間でエンベロープ検波出力5aを負の方
向に積分する。7bは積分器７の出力である。進相・遅相
制御回路９は前記積分器出力7bが正のとき基準クロック
8aを追加し、負のとき減少したクロック信号9aを発生す
る。ホッピング同期信号発生回路10は前記クロック信号
9aを分周することにより積分極性信号10aを生成すると
ともに、該信号10aはホッピングパターン発生器11に入
力され、内部ホッピング周波数を変更する。
波形を示す図である。図において、1aは入力信号を示
し、A,B,C,…,Fは周波数ホッピングにより周波数が変化
していることを表わす。2aはシンセサイザ２の出力であ
り、入力信号周波数よりIF周波数fIFだけ高い（又は低
い）。4aは周波数fIFだけを通過させるフィルタBPF4の
出力であり、入力信号周波数1aとシンセサイザ出力周波
数2aの周波数差がfIFのときだけ出力が得られる。5aは
前記IF信号4aのエンベロープ検波出力、10aは内部ホッ
ピング同期信号発生回路10の出力で、このパルス周期に
より局部発振器の発振期間が調整され、入力信号との同
期がとられる。積分器７はこの信号10aがＨレベルの区
間でエンベロープ検波出力5aを正の方向に積分し信号10
aがＬレベルの区間でエンベロープ検波出力5aを負の方
向に積分する。7bは積分器７の出力である。進相・遅相
制御回路９は前記積分器出力7bが正のとき基準クロック
8aを追加し、負のとき減少したクロック信号9aを発生す
る。ホッピング同期信号発生回路10は前記クロック信号
9aを分周することにより積分極性信号10aを生成すると
ともに、該信号10aはホッピングパターン発生器11に入
力され、内部ホッピング周波数を変更する。
第４図に示すように、入力信号1aに対して局部発振器出
力2aが遅れているときは、局部発振器の出力期間を定め
ている同期パルス10aの位相を進めなくてはならない。
そして積分器７の正積分の期間が負積分の期間より長い
ことをもって局部発振器出力2aの遅れを進相・遅相制御
回路９で検出し、同期信号発生回路10に入力されるクロ
ックパルス9aを増加して位相を進めるようにしているの
である。
力2aが遅れているときは、局部発振器の出力期間を定め
ている同期パルス10aの位相を進めなくてはならない。
そして積分器７の正積分の期間が負積分の期間より長い
ことをもって局部発振器出力2aの遅れを進相・遅相制御
回路９で検出し、同期信号発生回路10に入力されるクロ
ックパルス9aを増加して位相を進めるようにしているの
である。
従来の周波数ホッピング同期装置は以上のように構成さ
れているので、同期専用のエンベロープ検波器を必要と
し、同期感度の観点からも、データ再生が可能である低
入力レベルで同期保持が不安定になる等の問題点があっ
た。
れているので、同期専用のエンベロープ検波器を必要と
し、同期感度の観点からも、データ再生が可能である低
入力レベルで同期保持が不安定になる等の問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、回線品質が悪い領域でも安定した同期を行う
ことができる、小型で安価な周波数ホッピング同期装置
を得ることを目的とする。
たもので、回線品質が悪い領域でも安定した同期を行う
ことができる、小型で安価な周波数ホッピング同期装置
を得ることを目的とする。
この発明に係る周波数ホッピング同期装置は、エンベロ
ープ検波出力のかわりにデータ再生用周波数弁別器の出
力をホッピング同期情報としたもので、周波数弁別器の
出力から受信信号より振幅の大きい雑音を取り出し、そ
の雑音発生位置が内部の周波数ホッピング同期クロック
の位相より進相か遅相かを判定し、送受信機のホッピン
グ同期が一致するように受信機のクロックを進相／遅相
制御するようにしたものである。
ープ検波出力のかわりにデータ再生用周波数弁別器の出
力をホッピング同期情報としたもので、周波数弁別器の
出力から受信信号より振幅の大きい雑音を取り出し、そ
の雑音発生位置が内部の周波数ホッピング同期クロック
の位相より進相か遅相かを判定し、送受信機のホッピン
グ同期が一致するように受信機のクロックを進相／遅相
制御するようにしたものである。
すなわち、この発明は、ホッピング同期信号発生回路
と、該ホッピング同期信号発生回路の周波数ホッピング
同期クロックに同期して送信側のホッピング周波数系列
に対しIF周波数だけ異なる周波数系列の出力を発生する
シンセサイザと、該シンセサイザの出力と入力信号とを
ミキシングして入力信号をIFバンドに周波数変換するミ
キサとを具備してなる周波数ホッピング通信装置の受信
機における周波数ホッピング同期装置において、 前記IFバンドの信号を受けて再生データを出力するデー
タ再生用周波数弁別器と、 該データ再生用周波数弁別器の出力に含まれる受信信号
及び雑音のうち当該受信信号より振幅の大きい雑音が現
れる期間を検出する雑音レベル判定器と、 該雑音レベル判定器のレベル判定出力の雑音判定位置が
前記周波数ホッピング同期クロックの位相より進相か遅
相かを判定し、送信側のホッピング同期と一致するよう
に前記ホッピング同期信号発生回路へのクロック信号を
進相／遅相制御する進相／遅相制回路とを備えたことを
特徴とするものである。
と、該ホッピング同期信号発生回路の周波数ホッピング
同期クロックに同期して送信側のホッピング周波数系列
に対しIF周波数だけ異なる周波数系列の出力を発生する
シンセサイザと、該シンセサイザの出力と入力信号とを
ミキシングして入力信号をIFバンドに周波数変換するミ
キサとを具備してなる周波数ホッピング通信装置の受信
機における周波数ホッピング同期装置において、 前記IFバンドの信号を受けて再生データを出力するデー
タ再生用周波数弁別器と、 該データ再生用周波数弁別器の出力に含まれる受信信号
及び雑音のうち当該受信信号より振幅の大きい雑音が現
れる期間を検出する雑音レベル判定器と、 該雑音レベル判定器のレベル判定出力の雑音判定位置が
前記周波数ホッピング同期クロックの位相より進相か遅
相かを判定し、送信側のホッピング同期と一致するよう
に前記ホッピング同期信号発生回路へのクロック信号を
進相／遅相制御する進相／遅相制回路とを備えたことを
特徴とするものである。
この発明においては、共通の検波回路を用いてデータ再
生とホッピング同期を行うことができ、また、データ再
生用周波数弁別器出力のホッピング同期情報では入感
（＋合致時），無入感（不合致時）の差が大きく、デー
タ伝送のアイパターンがほとんど開かない状態において
も、入感，無入感の差を顕著に判別できる。
生とホッピング同期を行うことができ、また、データ再
生用周波数弁別器出力のホッピング同期情報では入感
（＋合致時），無入感（不合致時）の差が大きく、デー
タ伝送のアイパターンがほとんど開かない状態において
も、入感，無入感の差を顕著に判別できる。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による周波数ホッピング同期
装置を示す。本実施例は、第３図の従来装置におけるエ
ンベロープ検波器５に代えて、IF信号、すなわちBPF4の
出力を受けるデータ再生用周波数弁別器61、該データ再
生用周波数弁別器61の出力61aに含まれる受信信号及び
雑音のうち当該受信信号より振幅の大きい雑音が現れる
期間を検出する雑音レベル判定器62、データ出力端子13
を設けたものであり、図において、第３図と同一符号は
同一部分を示す。
装置を示す。本実施例は、第３図の従来装置におけるエ
ンベロープ検波器５に代えて、IF信号、すなわちBPF4の
出力を受けるデータ再生用周波数弁別器61、該データ再
生用周波数弁別器61の出力61aに含まれる受信信号及び
雑音のうち当該受信信号より振幅の大きい雑音が現れる
期間を検出する雑音レベル判定器62、データ出力端子13
を設けたものであり、図において、第３図と同一符号は
同一部分を示す。
次に本発明の動作について説明する。第２図は第１図の
各部信号波形を示す図である。図において、1aは入力信
号を示し、A,B,C,…Ｆは周波数ホッピングにより周波数
が変化していることを表わす。2aはシンセサイザ２の出
力であり、入力信号周波数となる送信側のホッピング周
波数系列に対しIF周波数fIFだけ高い（又は低い）。4a
はIF周波数fIFだけを通過させるフィルタBPF4の出力で
あり、入力信号周波数1aとシンセサイザ出力周波数2aの
周波数差がfIFのときだけ出力が得られる。61aは周波数
弁別器61の出力であり、前記IF信号4aのレベルが高いと
きデータ（受信信号）が再生され、いわゆるアイパター
ンが観測される。またIF信号4aのレベルが低いときはデ
ータよりも大振幅のノイズ（雑音）が発生する。この信
号は出力端子13より出力され、データ再生に使用される
他、雑音レベル判定器62に入力される。62aは前記周波
数弁別器出力61aで示す破線50の部分より周波数弁別器
出力61aが大か小かを判定し、スムージングした出力で
あり、入力信号1aとシンセサイザ出力2aの差がfIFであ
るときＬレベル、それ以外のときＨレベルとなる信号で
ある。また、10aは内部ホッピング周波数切替タイミン
グを示す信号であって周波数ホッピング同期クロック12
として用いられ、このクロックの立ち上がり点でシンセ
サイザ出力周波数2aは変化する。また、雑音レベル判定
器出力62aのＨレベルは内部ホッピング周波数切替タイ
ミング10aの立ち上がり点の右か左に存在し、左のとき
は入力信号1aよりシンセサイザ出力2aの方が遅れ、右の
ときはその逆である。70aはデイジタル積分器70の進相
クロック出力であり、雑音レベル判定器出力62aの正パ
ルスが内部ホッピング周波数切替タイミング10aの左
（Ｌレベル）に発生したとき、即ち、入力信号1aが周波
数切替タイミング10aより進んでいるときに出力され
る。70bはその逆の動作で出力される遅相クロックであ
る。そして、進相・遅相制御回路９はデジタル積分器70
の進相クロック，あるいは遅相クロック出力に応じて、
基準クロック8aを増加，あるいは減少したクロック信号
9aを発生する。
各部信号波形を示す図である。図において、1aは入力信
号を示し、A,B,C,…Ｆは周波数ホッピングにより周波数
が変化していることを表わす。2aはシンセサイザ２の出
力であり、入力信号周波数となる送信側のホッピング周
波数系列に対しIF周波数fIFだけ高い（又は低い）。4a
はIF周波数fIFだけを通過させるフィルタBPF4の出力で
あり、入力信号周波数1aとシンセサイザ出力周波数2aの
周波数差がfIFのときだけ出力が得られる。61aは周波数
弁別器61の出力であり、前記IF信号4aのレベルが高いと
きデータ（受信信号）が再生され、いわゆるアイパター
ンが観測される。またIF信号4aのレベルが低いときはデ
ータよりも大振幅のノイズ（雑音）が発生する。この信
号は出力端子13より出力され、データ再生に使用される
他、雑音レベル判定器62に入力される。62aは前記周波
数弁別器出力61aで示す破線50の部分より周波数弁別器
出力61aが大か小かを判定し、スムージングした出力で
あり、入力信号1aとシンセサイザ出力2aの差がfIFであ
るときＬレベル、それ以外のときＨレベルとなる信号で
ある。また、10aは内部ホッピング周波数切替タイミン
グを示す信号であって周波数ホッピング同期クロック12
として用いられ、このクロックの立ち上がり点でシンセ
サイザ出力周波数2aは変化する。また、雑音レベル判定
器出力62aのＨレベルは内部ホッピング周波数切替タイ
ミング10aの立ち上がり点の右か左に存在し、左のとき
は入力信号1aよりシンセサイザ出力2aの方が遅れ、右の
ときはその逆である。70aはデイジタル積分器70の進相
クロック出力であり、雑音レベル判定器出力62aの正パ
ルスが内部ホッピング周波数切替タイミング10aの左
（Ｌレベル）に発生したとき、即ち、入力信号1aが周波
数切替タイミング10aより進んでいるときに出力され
る。70bはその逆の動作で出力される遅相クロックであ
る。そして、進相・遅相制御回路９はデジタル積分器70
の進相クロック，あるいは遅相クロック出力に応じて、
基準クロック8aを増加，あるいは減少したクロック信号
9aを発生する。
以上のように本実施例によれば、周波数ホッピング通信
方式のホッピング同期をデータ再生用周波数弁別器の入
感・無入感による雑音レベルを利用して行うようにした
ので、データの再生とホッピング同期回路を共通の検波
器で構成でき、データ再生可能な入力レベルにおいて、
同期保持を安定に行うことができる。
方式のホッピング同期をデータ再生用周波数弁別器の入
感・無入感による雑音レベルを利用して行うようにした
ので、データの再生とホッピング同期回路を共通の検波
器で構成でき、データ再生可能な入力レベルにおいて、
同期保持を安定に行うことができる。
なお、上記実施例では雑音レベル判定器62の入力信号と
して、周波数弁別器61の出力61aを用いたが、第５図の
本発明の他の実施例に示すように、信号と雑音を分離し
て高感度な雑音検出を行うため、雑音レベル判定器62の
前にHPFを設けても良い。次にこの第５図の動作につい
て説明する。本実施例のように、第１図の検波部６の雑
音レベル判定器62の前にHPF63を設けた場合、第６図のH
PF63の出力波形63aには信号成分が含まれないので、該
判定器62により第２図61aで示す判定レベル50よりも低
い判定レベル50を基準に信号の入感・無入感が判定され
る。
して、周波数弁別器61の出力61aを用いたが、第５図の
本発明の他の実施例に示すように、信号と雑音を分離し
て高感度な雑音検出を行うため、雑音レベル判定器62の
前にHPFを設けても良い。次にこの第５図の動作につい
て説明する。本実施例のように、第１図の検波部６の雑
音レベル判定器62の前にHPF63を設けた場合、第６図のH
PF63の出力波形63aには信号成分が含まれないので、該
判定器62により第２図61aで示す判定レベル50よりも低
い判定レベル50を基準に信号の入感・無入感が判定され
る。
このような本発明の他の実施例においても上記実施例と
同様の効果を奏する。
同様の効果を奏する。
以上のようにこの発明によれば、周波数ホッピング通信
方式のホッピング同期を、周波数弁別器の入感・無入感
による雑音レベルを利用してとるようにしたので、デー
タ再生可能な入力レベル範囲で安定した同期を得ること
ができ、また、データ再生とホッピング同期を行う回路
を共通の検波器を用いて構成でき、高感度でしかも小型
で安価な周波数ホッピング同期装置を提供できる効果が
ある。
方式のホッピング同期を、周波数弁別器の入感・無入感
による雑音レベルを利用してとるようにしたので、デー
タ再生可能な入力レベル範囲で安定した同期を得ること
ができ、また、データ再生とホッピング同期を行う回路
を共通の検波器を用いて構成でき、高感度でしかも小型
で安価な周波数ホッピング同期装置を提供できる効果が
ある。
第１図はこの発明の一実施例による周波数ホッピング同
期装置の回路図、第２図は第１図の各部の信号波形図、
第３図は従来の周波数ホッピング同期装置の回路図、第
４図は第３図の各部の信号波形図、第５図はこの発明の
他の実施例による周波数ホッピング同期装置の回路図、
第６図は第５図の各部の信号波形図である。 １……入力端子、２……シンセサイザ、３……ミキサ、
４……BPF、５……エンベロープ検波器、６……検波
部、７……積分器、８……基準クロック入力端子、９…
…進相・遅相制御回路、10……ホッピング同期信号発生
回路、11……ホッピングパターン発生器、12……ホッピ
ング同期クロック、13……データ出力端子、61……周波
数弁別器、62……雑音レベル判定器、63……HPF、70…
…ディジタル積分器。 なお図中同一符号は同一又は相当部分を示す。
期装置の回路図、第２図は第１図の各部の信号波形図、
第３図は従来の周波数ホッピング同期装置の回路図、第
４図は第３図の各部の信号波形図、第５図はこの発明の
他の実施例による周波数ホッピング同期装置の回路図、
第６図は第５図の各部の信号波形図である。 １……入力端子、２……シンセサイザ、３……ミキサ、
４……BPF、５……エンベロープ検波器、６……検波
部、７……積分器、８……基準クロック入力端子、９…
…進相・遅相制御回路、10……ホッピング同期信号発生
回路、11……ホッピングパターン発生器、12……ホッピ
ング同期クロック、13……データ出力端子、61……周波
数弁別器、62……雑音レベル判定器、63……HPF、70…
…ディジタル積分器。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】ホッピング同期信号発生回路と、該ホッピ
ング同期信号発生回路の周波数ホッピング同期クロック
（12）に同期して送信側のホッピング周波数系列に対し
IF周波数だけ異なる周波数系列の出力を発生するシンセ
サイザと、該シンセサイザの出力と入力信号とをミキシ
ングして入力信号をIFバンドに周波数変換するミキサと
を具備してなる周波数ホッピング通信装置の受信機にお
ける周波数ホッピング同期装置において、 前記IFバンドの信号を受けて再生データを出力するデー
タ再生用周波数弁別器と、 該データ再生用周波数弁別器の出力に含まれる受信信号
及び雑音のうち当該受信信号より振幅の大きい雑音が現
れる期間を検出する雑音レベル判定器と、 該雑音レベル判定器のレベル判定出力の雑音判定位置が
前記周波数ホッピング同期クロック（12）の位相より進
相か遅相かを判定し、送信側のホッピング同期と一致す
るように前記ホッピング同期信号発生回路へのクロック
信号（9a）を進相／遅相制御する進相／遅相制回路とを
備えたことを特徴とする周波数ホッピング同期装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1306616A JPH0671242B2 (ja) | 1989-11-28 | 1989-11-28 | 周波数ホッピング同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1306616A JPH0671242B2 (ja) | 1989-11-28 | 1989-11-28 | 周波数ホッピング同期装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03167928A JPH03167928A (ja) | 1991-07-19 |
| JPH0671242B2 true JPH0671242B2 (ja) | 1994-09-07 |
Family
ID=17959227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1306616A Expired - Lifetime JPH0671242B2 (ja) | 1989-11-28 | 1989-11-28 | 周波数ホッピング同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671242B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839137A (ja) * | 1981-08-31 | 1983-03-07 | Matsushita Electric Ind Co Ltd | 同期検出方式 |
| JPS59183564A (ja) * | 1983-04-01 | 1984-10-18 | Mitsubishi Electric Corp | 同期装置 |
-
1989
- 1989-11-28 JP JP1306616A patent/JPH0671242B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03167928A (ja) | 1991-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03167928A (ja) | 周波数ホッピング同期装置 | |
| JPS6235731A (ja) | デ−タ信号伝送方式 | |
| JPH114359A (ja) | テレビジョン受像機 | |
| JPH077686A (ja) | Ａｍ復調器 | |
| JP2679621B2 (ja) | クロック抽出回路 | |
| KR100203330B1 (ko) | 칼라 카메라의 내/외부 동기 장치 | |
| JPH08335932A (ja) | 局間クロック同期回路 | |
| JP2000101554A (ja) | サンプリングクロック再生回路 | |
| JPH07114402B2 (ja) | 標本化周波数再生方式 | |
| JP2801171B2 (ja) | クロック信号同期回路 | |
| JP2650572B2 (ja) | スペクトル拡散方式における復調装置 | |
| JPH0362681A (ja) | 映像信号クランプ回路 | |
| JPH10247954A (ja) | クロック抽出回路 | |
| JPH06189157A (ja) | ジッタ軽減方法 | |
| JPH01256239A (ja) | クロック信号抽出装置 | |
| JPS63193626A (ja) | 位相同期回路 | |
| JPS6223252A (ja) | クロツク再生装置 | |
| JPH098787A (ja) | クロック再生装置 | |
| JP2002118541A (ja) | 同期クロック生成回路 | |
| JPS5911081A (ja) | サンプリングクロツクパルス再生回路 | |
| JP2002064477A (ja) | 位相同期装置及び位相同期方法 | |
| JPS59183564A (ja) | 同期装置 | |
| JPH08223545A (ja) | クロック再生回路、文字放送デコード装置及び受信装置 | |
| JPH10276111A (ja) | Ａｆｔ装置 | |
| JPH04310029A (ja) | 位相固定ループ回路及び信号送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |