JPH0675802A - プログラムメモリ切替方式 - Google Patents

Abstract

(57)【要約】 【目的】プログラムメモリの切替失敗後の再立上げに失
敗した場合、これ以降の切替動作を停止し、不要な切替
動作のくり返しを防止する。 【構成】切替処理は切替要求によりＰＩＯ９からの制御
信号１７が発生し、パルス状のＣＰＵリセット信号１２
が出力され、フラグ５，６により切替指定されたプログ
ラムメモリで立上げることにより行なわれる。この立上
処理のときにＣＰＵのトラブルで立上がらずにウォッチ
ドックタイマ部７のタイムアウトが発生した場合、再び
ＣＰＵリセット信号１２が発生するがリトライ制御出力
信号１５がＬｏｗのため、一定時間後解除され切替え前
のプログラムで再立上げ処理が行なわれる。この再立上
処理でウォッチドックタイマ部７のタイムアウトが再び
発生すると、ＣＰＵリセット１２が発生するが、リトラ
イ制御出力信号１５はＨｉｇｈのため、このＣＰＵリセ
ット信号１２は保持される。従ってこの再立上げ処理は
１回で停止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプログラムメモリの切替
方式に関し、特に切替失敗の検出、および切替前のメモ
リ上のプログラムによる再立上げ機能を有する切替方式
に関する。

【０００２】

【従来の技術】従来、この種の２つのプログラムメモリ
の切替方式は、２つのプログラムメモリを実装したＣＰ
Ｕ回路において、第一のメモリ上のプログラムを実行
中、第二のメモリ上のプログラムに切替える際に用いら
れている。

【０００３】従来、切替方式としては、ＣＰＵのリセッ
トが発生するたびに０または１の２つの状態により２つ
のプログラムメモリのうちどちらのプログラムを実行す
るかを決定するようにして置き、このＣＰＵをリセット
することにより切替える方式が知られている。

【０００４】この方式では、プログラムメモリの切替え
をＣＰＵのリセットの実行により開始する。リセット終
了後の立上処理においてトグルスイッチの状態を識別
し、これに従い、いずれかのプログラムメモリ上のプロ
グラムを実行する。切替えによる立上げ時にＣＰＵが暴
走した場合は、ウォッチドックタイマにより再びＣＰＵ
のリセットが発生し立上り処理の再実行（リトライ）が
行われるため、切替えを行う前のプログラムで再立上げ
が行われる。

【０００５】

【発明が解決しようとする課題】この従来のプログラム
メモリ切替方式では、リセットによるリトライの回数に
制限が無いため、切替えによる立上けに失敗し、さらに
切替前のプログラムでの再立上げに失敗した場合、切替
動作が停止しなくなる可能性がある。

【０００６】

【課題を解決するための手段】実行中の第１のプログラ
ムから待機中の第２のプログラムに切替える時は切替要
求によりＣＰＵをリセットし前記第２のプログラムで立
上げることにより切替え、この切替えに失敗した時は自
動的に前記第１のプログラムの立上動作をくり返すプロ
グラム切替方式において、前記第２のプログラムの切替
えに失敗した時は自動的に前記ＣＰＵをリセットしこれ
を保持することにより前記第１のプログラムの立上動作
を１回で停止している。

【０００７】

【実施例】つぎに、本発明の一実施例について図面を参
照して説明する。図１は本発明の一実施例を示すブロッ
ク図である。図１において、ＣＰＵ１は、ブート用プロ
グラム１０１が書き込まれたブート用メモリ２、第一の
プログラム２０１が書き込まれた第一のプログラム用メ
モリ３、第二のプログラム２０２が書込まれた第二のプ
ログラム用メモリ４、立上げを行うプログラムを識別す
るための第一のフラグ５、切替時の処理状態を識別する
ための第二のフラグ６、ウォッチドックタイマ部７、リ
トライ制御部８を設定するためのパラレルＩ０（ＰＩ
Ｏ）９とデータ・アドレスバス１８により構成される。
なお、フラグ５、６は従来例におけるトグルスイッチの
機能を実現するものである。

【０００８】メモリ２、３、４、およびフラグ５、６は
電源断でも内容が保持されるメモリである。さらに、メ
モリ３、４、および、フラグ５、６は電気的に書込み可
能なメモリである。また、フラグ１０１、２０１、２０
２はそれぞれ別々のアドレス空間に配置されている。Ｃ
ＰＵ１は電源投入、または、リセット解除が行われたと
き、メモリ２上のブート用プログラム１０１を実行す
る。メモリ２上のブート用プログラム１０１により、メ
モリ３上の第１のプログラム２０１、または、メモリ４
上の第２のプログラム２０２へ実行を移す。

【０００９】ウォッチドックタイマ部７はクロック部１
０により供給されるクロック１１をカウントし、ＣＰＵ
１が一定時間以上、ウォッチドックタイマ部７の内部タ
イマをクリアしない（タイムアウトが発生した）場合、
ＣＰＵリセット信号１２によりＣＰＵ１のリセットを行
う。リトライ制御部８は、ＰＩＯ９から行わる設定に従
って、ウォッチドックタイマ部７のタイムアウトに従う
リトライの回数を制御する。

【００１０】図２は図１におけるウォッチドックタイマ
部７とリトライ制御部８の回路図である。カウンタ７２
はクロック１１をカウントする。カウント値はＣＰＵ１
によりデコーダ７１，ＯＲ７７を通してリセットされ
る。一定時間カウント値のリセットが行なわれない場
合、カウンタ７２からはＮＯＴ７５，ＯＲ７４を通して
ＣＰＵリセット信号１２が発生する。さらに、一定時間
クロック１１の入力がつづいた場合、ＣＰＵリセット信
号１２を解除する（リトライ動作）。Ｄフリップフロッ
プ（Ｄ−ＦＦ）８１は、カウンタ７２の出力８０２をＣ
ＬＫ入力として動作し、ＮＡＮＤ８３，ＡＮＤ７６を介
しカウンタ７２の入力クロック１１を制御する。フリッ
プフロップ８のリセット、セットはＰＩＯ９の信号１
６，１７により行う。

【００１１】図３は図２における各部のタイミングチャ
ートである。また図４、図５は図１の実施例において、
各プログラムで実行する処理を示すフトーチャートであ
る。

【００１２】次に、図１の回路の動作について、メモリ
３上の第１のプログラム２０１から、メモリ４上の第２
のプログラム２０２に切り替える場合を図３および図４
を参照して説明する。図４（ａ）において、初めにフラ
グ５に２をセット（処理１０１０）、フラグ６に０をセ
ットする（１０２０）。次に、ＰＩＯの出力１７を制御
することにより、Ｄ−ＦＦ８１のＱ出力８０３をＨｉｇ
ｈにセットし（１０３０）、ＣＰＵ１のソフトウェアリ
セットを行なう（１０４０）（図３のｔ１の時点）。Ｃ
ＰＵ１のソフトウェアリセット後、メモリ２上のブート
プログラム１０１が実行される（１１００）。

【００１３】図４（ｂ）において第１のプログラム１０
１では、フラグ６の値が０であることから切替処理であ
ることを認識し（１１１０）、フラグ６を１にセットす
る（１１２０）。次に、フラグ５の値が２であることか
ら立上げを行うプログラムを第２のプログラム２０２と
し、第２のプログラム２０２のエントリアドレスにジャ
ンプする（１１３０）。図４（ｃ）において第２のプロ
グラム２０２が正常に立上がった場合、フラグ６を０に
リセット（１２３０）、フリップフロップ１０をリセッ
ト（１２４０）し正常切替えとなる（１２５０）。

【００１４】第２のプログラム２０２の立上処理の実行
中にＣＰＵの動作停止、暴走が発生した場合、あるいは
特定の異常状態を第２のプログラム２０２により検出し
（１２２０）ＣＰＵの動作を停止させる。（１２６
０）、図３においてはタイマ７２のタイムアウトが発生
し（ｔ３の時点）、１回目のＣＰＵリセット信号１２が
発生する。このとき、リトライ制御部の出力１５はＬｏ
ｗであり、クロック入力１１は続くため、ＣＰＵリセッ
ト信号１２は一定時間後解除され（ｔ４の時点）、これ
によりブート用プログラム１０１が再度実行される（１
１００）。

【００１５】図４（ｂ）に戻りブート用プログラム１０
１では、フラグ６の値が１であることから切替失敗によ
る再立上処理であることを認識する（１１００）。次
に、フラグ５の値が２であることから、再立上げを行う
プログラムを第１のプログラム２０１とし、フラグ５を
１とし（１１５０）、第１のプログラム２０１のエント
リアドレスにジャンプする（１１６０）図４（ｄ）にお
いて第１のプログラム２０１が正常に立ち上がった場
合、フラグ６を０にリセット（１３３０）、フリップフ
ロップ１９をリセット（１３４０）し再立上げ完了とな
る（１３５０）。

【００１６】プログラム２０１の立上処理実行中にＣＰ
Ｕの動作停止、暴走が発生した場合、あるいは特定の異
常状態をプログラム２０１により検出し（１３２０）Ｃ
ＰＵの動作を停止させた場合（１３６０）、図３におい
てタイマ７２のタイムアウトが発生し（ｔ６の時点）、
２回目のＣＰＵリセット信号１２が発生する。このと
き、リトライ制御部の出力１５はＨｉｇｈとなり、クロ
ック入力１１は停止し、ＣＰＵリセット信号１２はリセ
ットのまま保持される（１４００）。

【００１７】図５において、プログラムメモリ４上に第
２のプログラム２０２から、メモリ３上の第１のプログ
ラム２０１に切替える場合は、フラグ５の初期値が１、
立上げを行うプログララムが切替時はプログラム２０
１、再立上げ時はプログラム２０２となる以外は以上と
同じ動作となる。

【００１８】尚、図２においてＤ−ＦＦ８１のＣＬＫ入
力信号８０２を分周する分周回路を挿入することによ
り、この分周比に応じて第１のプログラム２０１の再立
上処理の回数を指定することができる。

【００１９】

【発明の効果】以上説明したように、本発明のプログラ
ムメモリ切替方式は、切替動作中のウォッチドックタイ
マのタイマアウトに伴うリセット後に行なわれるリトラ
イの回数を制限できるリトライ制御回路を設けるため、
切替えによる立ち上げに失敗し、さらに切替前のプログ
ラムでの再立上げに失敗した場合にはリセット状態が保
持され、不要な切替動作のくり返しを停止する効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１におけるウォッチドックタイマ部とリトラ
イ制御部の回路図である。

【図３】図１における各部信号のタイミングチャートで
ある。

【図４】図１における第１のフローチャート（第１のプ
ログラム２０１より第２のプログラム２０２へ切り替え
る場合） （ａ）第１のプログラム２０１が実行する初期設定 （ｂ）ブート用プログラム１０１が実行する処理 （ｃ）第２のプログラム２０２が実行する切替時の立上
処理 （ｄ）第１のプログラム２０１が実行する切替失敗によ
る再立上処理

【図５】図１における第２のフローチャート（第２のプ
ログラム２０２より第１のプログラム２０１切り替える
場合） （ａ）第２のプログラム２０２が実行する初期設定 （ｂ）ブート用プログラム１０１が実行する処理 （ｃ）第１のプログラム２０１が実行する切替時の立上
処理 （ｄ）第２のプログラム２０２が実行する切替失敗によ
る再立上処理

【符号の説明】

１ ＣＰＵ ２，３，４ メモリ ５，６ フラグ ７ ウォッチドックタイマ部 ８ リトライ制御部 ９ ＰＩＯ １０ ＣＬＫ発生部 ７１ デコーダ ７２ カウンタ ７３ 電源電圧監視回路 ８１ Ｄ−ＦＦ １２ ＣＰＵリセット信号 １５ リトライ制御信号 １１ ＣＬＫ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 実行中の第１のプログラムから待機中の
   第２のプログラムに切替える時は切替要求によりＣＰＵ
   をリセットし前記第２のプログラムで立上げることによ
   り切替え、この切替えに失敗した時は自動的に再度前記
   ＣＰＵをリセットし切替前の第１のプログラムで立上げ
   を行い、更にこの立上げに失敗した時は自動的に前記第
   １のプログラムの立上動作をくり返すプログラム切替方
   式において、前記第２のプログラムの切替えに失敗した
   時は自動的に前記ＣＰＵをリセットしこれを保持するこ
   とにより前記第１のプログラムの立上動作を１回で停止
   することを特徴とするプログラム切替方式。
2. 【請求項２】 ＣＰＵの動作停止，または暴走を検出し
   ＣＰＵをリセットする第一の異常検出機能と、前記第一
   の異常検出機能によるＣＰＵのリセット状態を一定時間
   継続した後このリセット状態を解除するリトライ機能
   と、第一のプログラムメモリ上の第一のプログラムを走
   行中にプログラム切替要求により前記第一のプログラム
   から第二のプログラムメモリ上の第二のプログラムに切
   替え立上処理を行なう機能と、前記第二のプログラムの
   立上処理の実行中に前記第一の異常検出機能によるリセ
   ットと前記リトライ機能によるリセット解除が発生する
   ことにより前記第一のプログラムの立上を行なう機能を
   有するプログラムメモリ切替方式において、前記リトラ
   イ機能は前記第２のプログラムの立上げ処理中に発生し
   たＣＰＵのリセット状態を一定時間継続した後このリセ
   ット状態を解除し、また前記第１のプログラムの立上げ
   処理中に発生した前記リセット状態をそのまま保持する
   機能を備えることを特徴とするプログラムメモリ切替方
   式。