JPH0675903A - データ転送制御回路 - Google Patents

Abstract

(57)【要約】 【構成】 アドレスストローブ信号ｂの出力期間内に、
アドレス信号ａで示されるアドレスが有効か否かを判定
するコンパレータ回路３の判定結果を用いて出力設定を
行いながらデータ転送するものである。アドレスストロ
ーブ信号ｂの出力時にアドレス信号ａを保持してコンパ
レータ回路３に入力させる第１入力バッファ回路２を有
している。 【効果】 アドレスストローブ信号ｂの出力期間内は、
アドレス信号ａがノイズ等によって不安定化した場合で
も、コンパレータ回路３に入力されるアドレス信号ａに
変化がなく、判定結果も全く変化を生じることがない。
よって、データ転送が行われるアドレスストローブ信号
ｂの出力期間内に、判定結果を用いた出力設定に変化が
生じないため、データ転送の中断する確率を低減でき
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータに備えら
れたＶＭＥ（Versa Module Europe)バス等のシステムバ
ス同士を接続することによってコンピュータ間で送受信
される情報データのデータ転送を制御するデータ転送制
御回路に関するものである。

【０００２】

【従来の技術】一般に、制御装置や情報処理装置に用い
られるコンピュータは、規格化された例えばＶＭＥバス
等のシステムバスを備えており、このシステムバスによ
ってコンピュータの機種に依存することなく外部のコン
ピュータに接続して情報データを送受信できるようにな
っている。従って、上記のシステムバスを備えたコンピ
ュータには、情報データを外部のコンピュータの所定の
アドレスに転送するデータ転送制御回路が設けられてい
る。

【０００３】従来のデータ転送制御回路は、図３に示す
ように、システムバスからのデータ転送を要求するため
の第１入力バッファ回路５１と、データ転送のアドレス
範囲を決定する設定スイッチ５２と、アクセスするアド
レスが有効か否かを判定するコンパレータ回路５３と、
アドレス信号を転送先のシステムバスに出力する第２入
力バッファ回路５４と、外部からのアドレス信号をシス
テムバスに出力する出力バッファ回路５５と、アドレス
信号の送受信を制御する制御回路５６とを有しており、
同一構成を有する外部のデータ転送制御回路に接続され
ることによって、下記の動作手順に従って所定のアドレ
スに情報データを転送するようになっている。

【０００４】即ち、転送先のアドレスを示すアドレス信
号が第１入力バッファ回路５１に入力されると、このア
ドレス信号のアドレスと設定スイッチ５２のアドレス範
囲とをコンパレータ回路５３により比較し、アクセスす
るアドレスが有効か否かを判定し、有効であれば制御回
路５６にデータ転送信号を出力することになる。そし
て、データ転送信号によって転送先のシステムバスが獲
得されると、第２入力バッファ回路５４および出力バッ
ファ回路５５のゲートを制御してアドレス信号に対応す
るアドレスに情報データを転送するようになっている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来のデータ転送制御回路では、コンパレータ回路５３に
アドレス信号を入力させる第１入力バッファ回路５１の
入力側と出力側とが常に同一の信号状態になるため、入
力側においてアドレス信号がノイズ等によって不安定化
すると、データ転送中においても誤ったアドレス信号が
第１入力バッファ回路５１を介してコンパレータ回路５
３に入力されることになる。従って、従来のデータ転送
制御回路では、誤ったアドレス信号がデータ転送中にコ
ンパレータ回路５３により判定されることがあるため、
データ転送の中断する確率が高いものになっている。

【０００６】従って、本発明においては、データ転送中
に入力側のアドレス信号がノイズ等によって不安定化し
た場合でも、データ転送が中断されないデータ転送制御
回路を提供することを目的としている。

【０００７】

【課題を解決するための手段】本発明のデータ転送制御
回路は、上記課題を解決するために、アドレスストロー
ブ信号の出力期間内に、アドレス信号で示されるアドレ
スが有効か否かを判定する判定手段の判定結果を用いて
出力設定を行いながらデータ転送するものであり、下記
の特徴を有している。

【０００８】即ち、データ転送制御回路は、アドレスス
トローブ信号の出力時にアドレス信号を保持して判定手
段に入力させる保持手段を有していることを特徴として
いる。

【０００９】

【作用】上記の構成によれば、保持手段は、アドレスス
トローブ信号が出力された時のアドレス信号を保持し、
この保持したアドレス信号を判定手段に入力させるよう
になっている。従って、アドレスストローブ信号の出力
期間内は、アドレス信号がノイズ等によって不安定化し
た場合でも、判定手段に入力されるアドレス信号に変化
がないため、このアドレス信号の判定手段による判定結
果も全く変化を生じることがない。これにより、データ
転送制御回路は、データ転送が行われるアドレスストロ
ーブ信号の出力期間内に、判定結果を用いた出力設定に
変化が生じないため、データ転送の中断する確率が低い
ものになっている。

【００１０】

【実施例】本発明の一実施例を図１および図２に基づい
て説明すれば、以下の通りである。

【００１１】本実施例に係るデータ転送制御回路は、例
えばＶＭＥバス規格のシステムバス同士が接続されたコ
ンピュータ間における情報データの転送を制御するもの
である。ＶＭＥバス規格のシステムバスは、転送先のア
ドレスを示すアドレス信号ａと、システムバス上に出力
されているアドレス信号の有効なビット数を示すＡＭ
（アドレスモディファイア）信号と、アドレス信号の出
力直後にＬレベルとして出力されるＡＳ＊信号ｂ（アド
レスストローブ信号）とをデータ転送時に出力するよう
になっており、データ転送は、上記のＡＳ＊信号ｂの出
力期間内に行われるようになっている。

【００１２】上記のアドレス信号ａ、ＡＭ信号、および
ＡＳ＊信号ｂは、それぞれアドレス信号線、ＡＭ信号
線、およびＡＳ＊信号線を伝送されるようになってお
り、これらの信号線は、図１に示すように、データ転送
制御回路の第１入力バッファ回路２（保持手段）に接続
されている。この第１入力バッファ回路２は、ＡＳ＊信
号線が接続されたローアクティブのラッチ端子２ａと、
アドレス信号線およびＡＭ信号線が接続された入力部２
ｂと、入力部２ｂに入力された各信号を出力する出力部
２ｃとを有しており、ラッチ端子２ａにＬレベルのＡＳ
＊信号ｂが入力された際に、出力部２ｃの信号状態を保
持するようになっている。

【００１３】上記の第１入力バッファ回路２の出力部２
ｃは、第２入力バッファ回路４の入力部４ａに接続され
ていると共に、２入力のコンパレータ回路３（判定手
段）の一方の入力部３ａに接続されている。コンパレー
タ回路３の他方の入力部３ｂには、設定スイッチ６が接
続されており、この設定スイッチ６は、外部のシステム
バスに出力するアドレス範囲を指定するアドレス設定信
号を他方の入力部３ｂに出力するようになっている。そ
して、アドレス設定信号およびアドレス信号ａが入力さ
れるコンパレータ回路３は、両信号を比較することによ
って、外部のシステムバスにアクセスするアドレスが有
効か否かを判定し、判定結果が有効であればＨレベルの
データ転送信号ｃを出力するようになっている。

【００１４】上記のデータ転送信号ｃは、コンパレータ
回路３の出力端子３ｃから出力されるようになってお
り、この出力端子３ｃは、制御回路５の内部入力端子５
ａに接続されている。制御回路５は、２出力の内部出力
端子５ｂ・５ｃと、２出力の外部出力端子５ｄ・５ｅ
と、２入力の外部入力端子５ｆ・５ｇとを有している。
制御回路５の一方の内部出力端子５ｃは、上述の設定ス
イッチ６のゲート端子４ｂに接続されており、ゲート端
子４ｂに入力バッファ制御信号ｄを入力させることによ
って、第２入力バッファ回路４を出力状態に設定するよ
うになっている。

【００１５】また、制御回路５の他方の内部出力端子５
ｂは、出力バッファ回路１のゲート端子１ｂに接続され
ており、ゲート端子１ｂに出力バッファ制御信号ｅを入
力させることによって、出力バッファ回路１を出力状態
に設定するようになっている。この出力バッファ回路１
は、出力部１ａがシステムバスに接続されており、入力
部１ｃが上述の第２入力バッファ回路４の出力部４ｃに
接続されている。そして、これらの出力バッファ回路１
の入力部１ｃと第２入力バッファ回路４の出力部４ｃと
は、制御回路５の外部入力端子５ｆ・５ｇおよび外部出
力端子５ｄ・５ｅと共にケーブルを介して外部のデータ
転送制御回路に接続されるようになっている。

【００１６】上記の構成において、データ転送制御回路
の動作を図２のタイミングチャートを基にして説明す
る。

【００１７】図１に示すように、例えば図中左側のシス
テムバスから右側のシステムバスにデータ転送する場合
には、先ず、左側のシステムバスから転送先のアドレス
を示すアドレス信号ａが出力され、第１入力バッファ回
路２の入力部２ｂに入力されることになる。そして、こ
のアドレス信号ａは、第１入力バッファ回路２の出力部
２ｃからコンパレータ回路３の入力部３ａおよび第２入
力バッファ回路４の入力部４ａに出力されることにな
る。

【００１８】上記のアドレス信号ａが出力されると、Ａ
Ｓ＊信号ｂがＨレベルからＬレベルに立ち下げられるこ
とになる。このＡＳ＊信号ｂは、第１入力バッファ回路
２のラッチ端子２ａに入力されており、第１入力バッフ
ァ回路２は、ＡＳ＊信号ｂがＨレベルからＬレベルに立
ち下げられた時のアドレス信号ａを保持することにな
る。そして、この保持されたアドレス信号ａは、ラッチ
端子２ａにＬレベルが印加されている期間、出力部２ｃ
からコンパレータ回路３の入力部３ａおよび第２入力バ
ッファ回路４の入力部４ａに出力されることになる。

【００１９】コンパレータ回路３に入力されたアドレス
信号ａは、コンパレータ回路３の他方の入力部３ａから
入力されている設定スイッチ６のアドレス設定信号と比
較され、アドレス信号ａの示すアドレスが外部のシステ
ムバスにアクセスするアドレスとして有効か否かが判定
されることになる。そして、有効であると判定された場
合には、Ｈレベルのデータ転送信号ｃが出力端子３ｃか
ら制御回路５の内部入力端子５ａに出力されることにな
る。

【００２０】制御回路５は、データ転送信号ｃが入力さ
れると、出力バッファ制御信号ｅをＬレベルに維持しつ
つ、入力バッファ制御信号ｄをＬレベルからＨレベルに
立ち上げることになる。これにより、出力バッファ制御
信号ｅがゲート端子１ｂに入力される出力バッファ回路
１は、ゲートの閉状態を維持することになる。一方、入
力バッファ制御信号ｄがゲート端子４ｂに入力される第
２入力バッファ回路４は、信号の立ち上がり時にゲート
を開くことによって、第１入力バッファ回路２から入力
されたアドレス信号ａを出力部４ｃから出力することに
なる。

【００２１】また、上記の制御回路５は、データ転送信
号ｃが入力されると、このデータ転送信号ｃをケーブル
を介して接続された外部（図中右側）のデータ転送制御
回路の制御回路５に出力することになる。そして、この
制御回路５は、データ転送信号ｃが入力されることによ
って、入力バッファ制御信号ｆをＬレベルに維持しつ
つ、出力バッファ制御信号ｇをＬレベルからＨレベルに
立ち上げることになる。

【００２２】これにより、入力バッファ制御信号ｆがゲ
ート端子４ｂに入力される第２入力バッファ回路４は、
ゲートの閉状態を維持することになる。一方、出力バッ
ファ制御信号ｇがゲート端子１ｂに入力される出力バッ
ファ回路１は、信号の立ち上がり時にゲートを開くこと
によって、ケーブルを介して入力されたアドレス信号ａ
を出力部１ａからシステムバスに出力することになる。
この後、アドレス信号ａに対応するアドレスに情報デー
タが転送されることになる。

【００２３】このように、本実施例のデータ転送制御回
路は、ＡＳ＊信号ｂがＨレベルからＬレベルに立ち下げ
られた時のアドレス信号ａを保持し、この保持したアド
レス信号ａを用いてコンパレータ回路３の判定およびデ
ータ転送を行うようになっている。従って、このデータ
転送制御回路は、第１入力バッファ回路２の入力側のア
ドレス信号ａがノイズ等によって不安定化した場合で
も、第１入力バッファ回路２から出力されるアドレス信
号ａに全く変化が生じないことから、誤ったアドレス信
号ａがデータ転送中にコンパレータ回路３により判定さ
れることがなく、結果としてデータ転送の中断する確率
が低いものになっている。

【００２４】

【発明の効果】本発明のデータ転送制御回路は、以上の
ように、アドレスストローブ信号の出力期間内に、アド
レス信号で示されるアドレスが有効か否かを判定する判
定手段の判定結果を用いて出力設定を行いながらデータ
転送するものであり、アドレスストローブ信号の出力時
にアドレス信号を保持して判定手段に入力させる保持手
段を有している構成である。

【００２５】これにより、アドレスストローブ信号の出
力により保持されたアドレス信号を判定手段に入力させ
るため、アドレスストローブ信号の出力期間内は、アド
レス信号がノイズ等によって不安定化した場合でも、判
定手段に入力されるアドレス信号に変化がなく、結果と
して判定手段による判定結果も全く変化を生じることが
ない。よって、データ転送が行われるアドレスストロー
ブ信号の出力期間内に、判定結果を用いた出力設定に変
化が生じないため、データ転送の中断する確率を低減さ
せることができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明のデータ転送制御回路の要部を示すブロ
ック図である。

【図２】図１における各信号のタイミングチャートであ
る。

【図３】従来例を示すものであり、データ転送制御回路
の要部を示すブロック図である。

【符号の説明】

１ 出力バッファ回路 ２ 第１入力バッファ回路（保持手段） ２ａ ラッチ端子 ３ コンパレータ回路（判定手段） ４ 第２入力バッファ回路 ５ 制御回路 ６ 設定スイッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】アドレスストローブ信号の出力期間内に、
   アドレス信号で示されるアドレスが有効か否かを判定す
   る判定手段の判定結果を用いて出力設定を行いながらデ
   ータ転送するデータ転送制御回路であって、 上記アドレスストローブ信号の出力時にアドレス信号を
   保持して判定手段に入力させる保持手段を有しているこ
   とを特徴とするデータ転送制御回路。