JPH067633B2

JPH067633B2 - 半導体レ−ザの製造方法

Info

Publication number: JPH067633B2
Application number: JP20695385A
Authority: JP
Inventors: 昌幸庄野; 弘喜浜田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1985-09-19
Filing date: 1985-09-19
Publication date: 1994-01-26
Anticipated expiration: 2009-01-26
Also published as: JPS6266692A

Description

【発明の詳細な説明】 (イ)産業上の利用分野本発明は半導体レーザの製造方法に関する。

(ロ)従来の技術第３図は従来の半導体レーザを示し、(１)はｐ型ＧａＡ
ｓからなる層厚100μｍの基板、(２)はｎ型ＧａＡｓか
らなる層厚1.2μｍの電流狭窄層であり、該狭窄層には
その表面より基板(１)に達するＶ字型の溝が形成され
る。(３)〜(６)は上記電流狭窄層(２)上に順次積層され
たｐ型Ｇａ_0.5Ａｌ_0.5Ａｓからなる第１クラッド層、ノ
ンドープＧａ_0.8Ａｌ_0.2Ａｓからなる活性層、Ｇａ_0.5
Ａｌ_0.5Ａｓからなる第２クラッド層及びｎ型ＧａＡｓ
からなるキャップ層であり、上記各層は夫々0.2μｍ、
0.1μｍ、1.5μｍ及び２μｍの層厚を有する。(７)(８)
は夫々基板(１)裏面及びキャップ層(６)表面に形成され
た第１、第２電極である。

然るに、このような半導体レーザではアイイーイーイ
ー，ジャーナル・オブ・カンタム・エレクトロニクス
（IEEE,Journal of Quantum Electronics），Vol.QE-1
7,No.5,PP763(1981)に報告されているように各層の組成
の違いにより内部応力が発生し、劣化の原因となる。具
体的には、上記活性層(４)等の積層層、第１電極(７)及
び第２電極(８)には夫々、5.0×10⁷dyne／cm²の圧縮応
力、1.5×10⁷dyne／cm²の圧縮応力及び3.0×10⁷dyne／c
m²の引張応力が発生し、全体として図中矢印でしめすよ
うな応力が生じることとなるため、活性層(４)が湾曲し
て歪を発生することとなる。

そこで、第４図に示す如く基板(１)裏面側にラッピング
により緩和層(９)を形成することにより内部応力を相殺
し、活性層(４)での歪発生を抑止する構成が実願昭60-1
00736号で提案されている。尚、第４図中、第３図と同
一箇所には同一符号をつけ説明を省略する。

(ハ)発明が解決しようとする問題点然るに、実願昭60-100736号で提案された構成において
も、その製造過程で内部応力が発生し活性層(４)に歪が
発生する。

第５図に上記第４図に示した半導体レーザの一般的な製
造方法を示すが、斯る方法としては第５図(ａ)(ｂ)(ｃ)
(ｄ)(ｅ)の各工程を順次処理する第１の製造方法と、同
図(ａ)(ｆ)(ｇ)(ｈ)(ｅ)の各工程を順次処理する第２の
製造方法とがある。以下、上記各工程の処理及びそのと
き発生する内部応力について説明する。

まず、第５図(ａ)に示した工程では厚さ300μｍ以上の
基板(１)表面に第１クラッド層(３)、活性層(４)、第２
クラッド層(５)及びキャップ層(６)からなる発振層(10)
を形成する。このときの発振層(10)に生じる応力は上記
基板(１)が厚いため略０である。

同図(ｂ)に示した工程では発振層(10)表面に第２電極
(８)となる金属を積層する。このときもまた基板(１)が
300μｍ以上と厚いため、発振層(10)及び第２電極(８)
にはほとんど応力は発生しない。

同図(ｃ)に示した工程では、基板(１)裏面をラッピング
することにより基板(１)の厚みを約100μｍとする。こ
のように基板(１)を薄くすると発振層(10)及び第２電極
(８)には夫々5.0×10⁷dyne／cm²の圧縮応力及び3.0×10
⁷dyne／cm²の引張応力が発生する。また、上記ラッピン
グにより基板(１)裏面に緩和層（ダメージ層）(９)が発
生し、斯る緩和層(９)にも2.0×10⁸dyne／cm²の引張応
力が生じる。従って、全体として1.8×10⁸dyne／cm²の
引張応力が発生することとなる。

同図(ｄ)に示した工程では基板(１)裏面に第１電極(７)
となる金属を蒸着等により積層する。このとき、発振層
(10)、第２電極(８)及び緩和層(９)の応力は変化せず、
夫々5.0×10⁷dyne／cm²の圧縮応力、3.0×10⁷dyne／cm²
の引張応力及び2.0×10⁸dyne／cm²の引張応力であり、
また新たに形成された第２電極(８)にも1.5×10⁷dyne／
cm²の圧縮応力が発生する。従って、全体として1.6×10
⁸dyne／cm²の引張応力が生じることとなる。

同図(ｅ)に示した工程では基板全体を400℃10分の条件
で熱処理を行なう。斯る熱処理により第１電極(７)及び
第２電極(８)が合金化すると共に緩和層(９)の結晶性が
回復され、斯る緩和層(９)の応力が3.5×10⁷dyne／cm²
に減少する。尚、第１、第２電極(７)(８)及び発振層(1
0)の応力は変化しないので、全体としての応力は略０と
なる。

同図(ｆ)に示した工程では、同図(ｃ)の工程と同様に基
板(１)裏面をラッピングすることにより基板(１)の厚み
を約100μｍとする。このように基板(１)を薄くすると
発振層(10)に5.0×10⁷dyne／cm²の圧縮応力が生じ、ま
た上記ラッピングにより生じた緩和層(９)に2.0×10⁸dy
ne／cm²の引張応力が発生する。従って、全体として1.5
×10⁸dyne／cm²の引張応力が発生する。

同図(ｇ)に示した工程では、基板裏面に第１電極(７)と
なる金属を蒸着等により積層する。このとき、斯る第１
電極(７)、発振層(10)及び緩和層(９)に夫々1.5×10⁷dy
ne／cm²の引張応力、5.0×10⁷dyne／cm²の圧縮応力及び
2.0×10⁸dyne／cm²の引張応力が発生する。従って、全
体として1.2×10⁸dyne／cm²の引張応力が発生すること
となる。

同図(ｈ)に示した工程では発振層(10)表面に第２電極
(８)となる金属を蒸着等により形成する。このとき、第
１、第２電極(７)(８)、発振層(10)及び緩和層(９)には
夫々1.5×10⁷dyne／cm²の圧縮応力、3.0×10⁷dyne／cm²
の引張応力、5.0×10⁷dyne／cm²の圧縮応力及び2.0×10
⁸dyne／cm²の引張応力が発生する。従って、全体として
1.2×10⁸dyne／cm²の引張応力が発生することとなる。

このように、第１図(ａ)(ｆ)(ｇ)(ｈ)(ｅ)の各工程から
なる第２の製造方法においても、その製造工程中に10⁸d
yne／cm²以上の内部応力が発生していた。

(ニ)問題点を解決するための手段本発明は斯る点に鑑みてなされたもので、その構成的特
徴は基板表面に少なくとも第１クラッド層、活性層及び
第２クラッド層を順次積層して発振層を形成する第１工
程、上記発振層をラッピングする第２工程、上記基板裏
面をラッピングする第３工程、上記基板裏面に第１電極
を形成する第４工程、上記第２工程におけるラッピング
により生じた上記発振層表面のダメージ層を除去する第
５工程、上記発振層表面に第２電極を形成する第６工程
からなり上記第１乃至第６工程を順次に処理することに
ある。

(ホ)作用斯る方法により半導体レーザを作成すると、工程中に発
生する内部応力を極力抑止できる。

(ヘ)実施例第１図は本発明の実施例を示す工程図である。尚、第１
図中第３図乃至第５図と同一箇所には同一番号を付して
説明を省略する。

第１図(ａ)は第１工程を示し、表面にＶ字溝を有する厚
さ300μｍの基板(１)上に第１クラッド層(３)、活性層
(４)、第２クラッド層(５)及びキャップ層(６)を順次積
層し発振層(10)を形成する。

第１図(ｂ)は第２工程を示し、発振層(10)表面を１〜２
μｍ程度ラッピングすることにより第１のダメージ層(2
1)を形成する。斯るラッピングは例えば回動するアルミ
ナ板上にラッピング材として粒径10μｍのガーネットが
溶解された水溶液たらした状態で上記発振層(10)表面を
荷重5.5×10^-2kg／cm²の力で上記アルミナ板に押し当て
ることにより行なう。

斯る処理が終了した時点では第１のダメージ層(21)に１
×10⁷dyne／cm²の圧縮応力が発生する。またこのとき上
記基板(１)が300μｍと厚いため発振層(10)には応力が
ほとんど発生しない。従って、全体としては１×10⁷dyn
e／cm²の圧縮応力が発生することとなる。

第１図(ｃ)は第３工程を示し、基板(１)裏面をラッピン
グにより基板(１)の厚みを約100μｍとする。尚、上記
ラッピングは、第２工程と同様な方法により行なえる。

斯るラッピングにより基板(１)裏面には第２のダメージ
層(22)が形成され、斯るダメージ層(22)には２×10⁸dyn
e／cm²の引張応力が発生する。また、基板(１)を100μ
ｍと薄くしたことにより発振層(10)には5.0×10⁷dyne／
cm²という圧縮応力が発生し、かつ第１のダメージ層(2
1)の圧縮応力は2.0×10⁸dyne／cm²に変化する。従っ
て、全体としては5.0×10⁷dyne／cm²の圧縮応力が発生
することとなる。

第１図(ｄ)は第４工程を示し、基板(１)裏面に第１電極
(７)となる金(Au)等を蒸着等により形成する。斯る第１
電極(７)には1.5×10⁷dyne／cm²の圧縮応力が発生し、
また第１、第２ダメージ層(21)(22)及び発振層(10)には
夫々2.0×10⁸dyne／cm²の圧縮応力、2.0×10⁸dyne／cm²
の引張応力及び5.6×10⁷dyne／cm²の圧縮応力が発生す
るので、全体としては6.5×10⁷dyne／cm²の圧縮応力が
かかることとなる。

第１図(ｅ)は第５工程を示し、400℃、10分の条件で熱
処理し第１電極(７)と基板(１)とのオーミック化を行な
う。斯る熱処理により第１、第２ダメージ層(21)(22)の
結晶性が回復されるため、斯る両層の応力は夫々3.5×1
0⁷dyne／cm²の圧縮応力及び3.5×10⁷dyne／cm²の引張応
力となる。尚、発振層(10)及び第１電極(７)の応力は変
化しないので、全体としては6.5×10⁷dyne／cm²の圧縮
応力が生じることとなる。

第１図(ｆ)は第６工程を示し、第１ダメージ層(21)を除
去する。斯る除去は例えばＨ_２ＳＯ_４：Ｈ_２Ｏ_２：Ｈ_２
Ｏ＝３：１：１のエッチャントを用いて行なう。これに
より全体にかかる応力は第２ダメージ層(22)、発振層(1
0)及び第１電極(７)の夫々で発生する応力の総和である
3.0×10⁷dyne／cm²となる。

第１図(ｇ)は最終工程を示し、発振層(10)表面に第２電
極(８)を形成する。斯る形成は金(Au)等を発振層(10)上
に蒸着した後、400℃、10分の条件で熱処理することに
より形成できる。斯る第２電極(８)には3.0×10⁷dyne／
cm²の引張応力が発生し、また第１電極(７)、第２ダメ
ージ層(22)及び発振層(10)には夫々1.5×10⁷dyne／cm²
の圧縮応力、3.5×10⁷dyne／cm²の引張応力及び5.0×10
⁷dyne／cm²の圧縮応力が発生するので、上記各応力は完
全に相殺され、全体としての内部応力は“０”となる。

このように本実施例によれば、その工程中に発生する内
部応力は最大6.5×10⁷dyne／cm²であり、従来に較べて
１桁小さくなる。

第２図は本実施例の方法により製造された半導体レーザ
（図中○印）と第５図の従来方法により得られた半導体
レーザ（図中△印）との寿命試験結果の比較を示す。斯
る試験は70℃の高温雰囲気中で５ｍＷで連続発振した際
の駆動電流を調べたものである。

第２図より明らかな如く、従来方法で製造された半導体
レーザでは2000時間以上の連続発振を行なうと駆動電流
が急激に上昇するのに対して、本実施例方法で製造され
た半導体レーザでは4000時間以上の連続発振を行なった
際にもその駆動電流はほとんど変化しなかった。

尚、本実施例において発振層(10)を第１クラッド層
(３)、活性層(４)、第２クラッド層(５)及びキャップ層
(６)で構成したが、キャップ層(６)を除いたとしても同
様の結果は得られる。

(ト)発明の効果このように、本発明を用いるとその製造過程で生じる半
導体レーザの内部応力を低く抑えることが可能であり、
従って高寿命の半導体レーザが得られる。

【図面の簡単な説明】

第１図は本発明の実施例を示す工程別断面図、第２図は
寿命試験結果を示す特性図、第３図及び第４図は半導体
レーザの構造を示す斜視図及び断面図、第５図は従来の
製造工程を示す工程別断面図である。 (１)・・・基板、(３)・・・第１クラッド層、(４)・・
・活性層、(５)・・・第２クラッド層、(７)(８)・・・
第１、第２電極、(10)・・・発振層、(21)(22)・・・第
１、第２のダメージ層。

Claims

【特許請求の範囲】

【請求項１】基板表面に少なくとも第１クラッド層、活
性層及び第２クラッド層を順次積層して発振層を形成す
る第１工程、上記発振層をラッピングする第２工程、上
記基板裏面をラッピングする第３工程、上記基板裏面に
第１電極を形成する第４工程、上記第２工程におけるラ
ッピングにより生じた上記発振層表面のダメージ層を除
去する第５工程、上記発振層表面に第２電極を形成する
第６工程からなり上記第１乃至第６工程を順次に処理す
ることを特徴とする半導体レーザの製造方法。