JPH0676839U - 利得補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 利得補正回路における温度補償動作を、周囲
温度の変化のみならず、通電による自己加熱に対しても
有効に作動させて温度補償を行い、回路の利得補正の向
上を図る。 【構成】 トランジスタＱ１のエミッタに接続され、利
得補正回路４を構成するサーミスタＲｔの他端を、同じ
くエミッタに接続される抵抗Ｒ１，Ｒ２の接続点に結ん
で、直流帰路Ｌ４を形成する。これによりサーミスタＲ
ｔにはトランジスタＱ１のエミッタ電流の一部が分流
し、サーミスタＲｔも通電電流により自己加熱される。
したがって前記抵抗Ｒ１，Ｒ２などの通電による抵抗値
変化がサーミスタＲｔの負の温度特性により補償され、
周囲温度と通電特性の両面から温度補償を行う利得補正
回路が実現される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、利得補正回路に関し、さらに詳しくはサーミスタを利用する利得補 正回路に関する。

【０００２】

【従来の技術】

温度により抵抗値が変化するサーミスタを用いて温度補償を行うことはよく知 られており、とくに温度係数が負、すなわち温度が上昇すれば抵抗値が減少する ＮＴＣ型サーミスタは、電子回路における利得補正回路に広く使用されている。 典型的な先行技術は図３に示されている。図示の回路は、トランジスタＱ１１に よるエミッタ接地型増幅回路１１である。入力端子１２に与えられた入力信号Ｖ ｉｎは、結合コンデンサＣ１２を通り、ラインＬ１１を介してトランジスタＱ１ １のベースに入力される。トランジスタＱ１１のコレクタには、抵抗Ｒｃを介し て電源ラインＬ１２の電源電圧Ｖｃｃが供給され、結合コンデンサＣ１３を介し て出力ラインＬ１３が接続され、出力端子１３に増幅出力Ｖｏｕｔが導出される 。トランジスタＱ１１のエミッタは、抵抗Ｒ１１を介して接地され、抵抗Ｒ１１ と並列に、ＮＴＣ型サーミスタＲｔとバイパスコンデンサＣ１１との直列回路が 接続されている。利得補正はサーミスタＲｔの温度特性を利用する。バイパスコ ンデンサＣ１１の容量を、入力信号Ｖｉｎの周波数に対して十分に低いインピー ダンスに設定すれば、エミッタ接地増幅回路１１の利得Ａｃは、抵抗Ｒｃ，Ｒ１ １およびサーミスタＲｔの抵抗値を参照符と同一記号で表せば、ほぼ Ａｃ＝Ｒｃ ／〔 ｒｅ＋（Ｒ１１//Ｒｔ）〕 …（１） で表される。ここにｒｅはトランジスタＱ１１の内部エミッタ抵抗である。また 記号“//”は抵抗Ｒ１１とサーミスタＲｔの並列合成抵抗を示す。エミッタ接地 型増幅回路１の利得は周囲温度が上昇すると低下するので、この利得変化をサー ミスタの抵抗値変化が相殺するように動作させることにより、周囲温度の変化に ともなう利得変化を補償することができる。

【０００３】

【考案が解決しようとする課題】

しかしながら、前述のような先行技術による利得補正には、通電特性に対する 考慮が不十分なため、使用中に利得が変化するといった問題点がある。よく知ら れているように、回路中の抵抗などの部品は、動作中の通電電流によるジュール 熱のためその値が変化する。したがって温度変化による回路の利得補正を考える 際には、周囲温度の変化といった外的要因のほかに、自己加熱による回路定数値 の変化という内的要因も考慮しなければ完全なものとはいえない。たとえば前掲 図３のエミッタ接地型増幅回路１１において、抵抗Ｒ１１は、トランジスタＱ１ １のコレクタ電流Ｉｃの温度上昇による増加を自動的に抑制する負帰還機能を有 するが、通電による自己加熱で抵抗値が変化しては設けた意味が減殺される。ま た前掲式（１）に示されるように、回路利得Ａｃは抵抗値に影響される。しかる に前述のエミッタ接地型増幅回路１１では、周囲温度の変化といった外的要因に 対してはサーミスタＲｔの抵抗値が追随するため有効ではあるが、上に述べた通 電特性のような内的要因に対しては有効ではない。これは先行技術の利得補正で は、回路内に挿入されているサーミスタＲｔはバイパスコンデンサＣ１１により 直流的に遮断されているため、使用中は単なる温度センサの機能しか持たない。 このため並設されている抵抗Ｒ１１や抵抗Ｒｃなどの通電特性に追随できず、サ ーミスタＲｔによる温度補償が十分に機能されないという結果となっていた。

【０００４】 本考案の目的は、上述のような問題点を簡単な回路変更により解決し、しかも 周囲温度の変化のみではなく、通電特性に対しても十分に考慮された利得補正回 路を提供することである。

【０００５】

【課題を解決するための手段】

本考案は、増幅回路の利得を決定する抵抗と並列に温度補償用サーミスタを接 続し、当該サーミスタに直流帰路を設けたことを特徴とする利得補正回路である 。

【０００６】

【作用】 本考案による利得補正回路は、増幅回路の利得を決定する抵抗に並列に接続さ れる温度補償用サーミスタの帰路に、直流帰路を設ける。これにより前記サーミ スタには、前記トランジスタのエミッタ電流の一部が分流して自己加熱され、周 囲温度の変化のほかに通電特性による抵抗値変化が加わっても、所望する温度補 償特性を得ることができ、増幅回路の利得を有効に補正することができる。

【０００７】

【実施例】

図１は本考案の一実施例の、利得補正回路の構成を示す回路図である。エミッ タ接地型増幅回路１を構成するトランジスタＱ１のベースには、抵抗Ｒ３，Ｒ４ による分圧回路によりベースバイアス電圧が印加されている。入力端子２に与え られた入力信号Ｖｉｎは、結合コンデンサＣ２を通り、ラインＬ２を介してトラ ンジスタＱ１のベースに入力される。トランジスタＱ１のコレクタには、抵抗Ｒ ｃを介して電源ラインＬ１の電源電圧Ｖｃｃが供給され、結合コンデンサＣ３を 介して出力ラインＬ３が接続され、出力端子３に増幅出力Ｖｏｕｔが導出される 。トランジスタＱ１のエミッタには、本考案による利得補正回路４の一端が接続 され、他端は接地される。利得補正回路４は、抵抗Ｒ１，Ｒ２と、サーミスタＲ ｔ、バイパスコンデンサＣ１との直並列回路で形成されている。

【０００８】 本実施例において注目すべきは、前記サーミスタＲｔとバイパスコンデンサＣ １の接続点と抵抗Ｒ１，Ｒ２の接続点とがラインＬ４で接続されていることであ る。これにより前記サーミスタＲｔは、エミッタ側に挿入された抵抗の一部を介 して接地され、直流的な帰路が形成されることになる。したがってサーミスタＲ ｔにはトランジスタＱ１のエミッタ電流の一部が分流し、並設された抵抗Ｒ１， Ｒ２などと同じく動作中は通電電流によるジュール熱で自己加熱される。抵抗Ｒ Ｉ，Ｒ２などは正の温度係数をもつのに対し、サーミスタＲｔは負の温度係数を もつため、動作中の通電特性は相殺され、トランジスタＱ１からみたエミッタ側 の合成抵抗値の変化が抑制され、しかもサーミスタＲｔの周囲温度に対する補償 機能はいささかも損なわれることがないのである。本考案は、このようにトラン ジスタＱ１のエミッタ側の回路を僅かに修正するという簡単な方法により、回路 の利得補正を温度変化と通電特性の両面にわたって改善することができる。

【０００９】 図２は、本考案による利得補正回路４を、ＦＭ受信機の中間周波増幅回路に適 用した例を示す回路図である。中間周波増幅回路２１は前掲図１のエミッタ接地 型増幅回路１と同一構成であり、対応する部分には同一の参照符を付して説明を 省略する。図２において入力端子ＩＮに加えられた入力信号ＩＦは、前置増幅器 ５によって増幅され、セラミックフィルタなどで実現される第１バンドパスフィ ルタ６を介して中間周波増幅回路２１の入力端子２に入力され、トランジスタＱ １のベースに加えられる。前記フィルタ６で直流分がカットされるため、図１に おける入力側の結合コンデンサＣ２は、出力側に挿入される結合コンデンサＣ３ とともに省略されている。中間周波増幅回路２１の出力は出力端子３を介して次 段の検波回路８に入力され、検波により低周波信号ＬＦが取り出されて低周波増 幅回路９により増幅され、スピーカ１０などから音響化される。

【００１０】 このような回路構成において、たとえば前段の前置増幅回路５や後段の検波回 路８などにおいて通電特性により利得低下が生じても、利得補正回路４によって 前記通電特性が補正され、したがって回路の利得低下といった不所望な問題が発 生するのを防止することができる。また図２に示された回路構成では、利得補正 回路４を含む増幅回路は前置増幅回路５と検波回路８の間に挿入されているが、 前置増幅回路５や検波回路８、さらには低周波増幅回路９などにも利得補正回路 ４を設けるようにしてもよく、これによって装置全体にわたる利得補正が行われ る。

【００１１】

【考案の効果】

以上のように本考案による利得補正回路は、増幅回路の利得を決定する抵抗に 並列に接続される温度補償用サーミスタの帰路に、直流帰路を設けたので、前記 サーミスタには前記トランジスタのエミッタ電流の一部が分流し自己加熱され、 周囲温度の変化のほかに通電特性による抵抗値変化が加わり、所望する温度補償 特性を得て増幅回路の利得を有効に補正することができる。しかも本考案は、サ ーミスタの接続を変更するという簡単な方法で前述のように利得補正を改善する ことができるので、従来の回路にも容易かつ低コストで適用できる。

【図面の簡単な説明】

【図１】本考案の一実施例の利得補正回路の構成を示す
回路図である。

【図２】図１図示の利得補正回路の適用例を示す回路図
である。

【図３】先行技術による利得補正回路の構成を示す回路
図である。

【符号の説明】

１ 利得補正回路 ２ 入力端子 ３ 出力端子 Ｌ４ サーミスタの直流帰路 Ｑ１ トランジスタ Ｒ１，Ｒ２ 抵抗 Ｒｔ サーミスタ Ｃ１ バイパスコンデンサ Ｖｉｎ 入力信号 Ｖｏｕｔ 出力信号

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 増幅回路の利得を決定する抵抗と並列に
   温度補償用サーミスタを接続し、当該サーミスタに直流
   帰路を設けたことを特徴とする利得補正回路。