JPH0677239B2 - メモリアクセス制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置がテーブル索引アクセス処理
によりアクセス処理を多重に行う場合の、主記憶装置ア
クセス処理部におけるメモリアクセス制御方式に関す
る。

ここで、テーブル索引アクセス方式とは、主記憶装置に
一つ又は多数の索引テーブルを置き、これらの索引テー
ブルを一つのキーデータに基づき１回、又は求められた
索引テーブルデータを直接又は加工処理しながら連続し
て複数回、主記憶装置をアクセスすることにより、目的
のデータを得るアクセス方式である。また、この方式を
用いた処理をテーブル索引アクセス処理という。

〔従来の技術〕

第３図は、従来のテーブル索引アクセス処理によるメモ
リアクセス制御方式を示したものであり、第４図は、主
記憶装置に対するアクセス動作を説明したものである。

第３図及び第４図において、10は主記憶装置であり、一
つ又は複数の索引テーブルがストアされている。11は主
記憶装置アクセス処理部（MAC）であり、テーブル索引
アクセス処理を制御する。

MAC11において、12はポートであり、処理要求、アドレ
ス生成情報、書き込みデータ等をストアする。各ポート
を区別するときは、A,B,C等を付して区別し、例えば、
ポートA12A等で示される。

13は主記憶装置アクセス要求回路（MAD）であり、アド
レスを生成して主記憶装置10に対し、アクセス要求を行
う。

14はアドレスデータ・レジスタ（ADR）であり、主記憶
装置10にアクセスするためのアドレスデータがストアさ
れる。15は読み出しデータ・レジスタ（RDR）であり、
主記憶装置10から読み出されたデータがストアされる。

16は読み出しバッファ（RDB）であり、各ポートに対応
して設けられる、主記憶装置10から読み出された最終デ
ータ、即ち主記憶装置10にアクセスした下位処理部へ出
力するデータが格納される。各RDBを区別するときは、
ポートの区別に対応してA,B,C等を付して区別し、例え
ば、ポートA12Aに対応するRDB16は、RDB.A16Aで示され
る。

17はワーク・レジスタ（WR）であり、主記憶装置10から
読み出されたデータで再度主記憶装置10をアクセスする
場合に、そのデータが格納される。各WRを区別するとき
は、P,Q等を付して区別し、例えば、WR・P17Pで示され
る。

18及び19は、セレクタ回路であり、これらのセレクタ回
路により、所望のWR17のデータがMAD13に戻される。20
は、各部の動作を制御して主記憶装置10に対するメモリ
アクセス制御を行うする制御回路である。

この構成において、複数の下位処理部（例えばチャネ
ル）の中の下位処理部Ａが主記憶装置10をアクセスする
場合には、テーブル索引アクセス処理要求とアドレスデ
ータがポートA12Aに格納される。

MAD13は、セレクタ回路19を介して下位処理部Ａからテ
ーブル索引アクセス処理要求があることを検知すると、
WR17に空きがあることをチェックし、空いたWR17例えば
WR・P17Pをリザーブする。

次いで、ポートA12Aからのアドレスのキーデータに基づ
いてアドレスを生成してADR14に格納する。このアドレ
スにより主記憶装置10に対し１回目のアクセスを行い、
その索引テーブルよりデータを読み出し、RDR15に格納
する（第４図（Ａ））。

RDR15に格納された１回目の読み出しデータは、リザー
ブされたWR・P17Pに転送される。

制御回路20は、１回目の読み出しが終了したことを記憶
すると共に、テーブル索引アクセス要求の場合には、こ
のWR・P17Pに格納された読み出しデータを、セレクタ回
路18及び19を経由してMAD13に転送する。

MAD13は、この１回目の読み出しデータに示されたアド
レスより直接、又はこのデータを加工処理して得られた
アドレスにより、主記憶装置10に対し２回目のアクセス
を行い、対応する索引テーブルよりデータを読み出し、
RDR15に格納する（第４図（Ｂ））。

RDR15に格納された２回目の読み出しデータは、WR・P17
Pに転送、格納された後、セレクタ回路18及び19を経由
してMAD13に加えられる。

MAD13は、この２回目の読み出しデータに基づいて、主
記憶装置10に対し３回目のアクセスを行ってデータを読
み出す 以下、同様にして、ｎ回目に読み出されたデータに基づ
いて生成されたアドレスにより主記憶装置10をアクセス
し、対応する索引テーブルより（ｎ＋１）回目のデータ
の読み出しを行う処理が繰返される（第４図（Ｃ））。

主記憶装置10へのアクセスが全て終了して、所望アドレ
スのデータが主記憶装置10より読み出されると、RDR15
を経由してRDB・A16Aに格納される。下部処理部への処
理動作可能状態になったとき、下部処理部Ａへデータが
転送される。

複数の下位処理部から同時に主記憶装置10に対して処理
要求があると、MAD13は、空いているWR17をチェック
し、処理要求数がWR17の数よりも少いときは全ての処理
要求を受入れるが、処理要求数がWR17の数よりも多いと
きは、例えば優先順位の高いものから処理要求の受入れ
を行う。要求が受入れられなかった下位処理部は、ワー
ク・レジスタWRの１つが空くまで、ポートで待機する。

〔発明が解決しようとする問題点〕

従来のテーブル索引アクセス方式は、前述のように、読
み出しバッファRDBとは別個にワーク・レジスタWRを設
けてアクセス処理を行っていた。

しかしながら、この場合コストやスペース等の関係か
ら、ワーク・レジスタWRは読み出しバッファRDBの数よ
りも少く設けられていた。

このため、テーブル索引アクセス処理要求頻度が低い場
合は支障がないが、この処理要求頻度が高くなり、下位
処理部からワーク・レジスタWRの数を越える処理要求が
発生すると、ワーク・レジスタWRの数を越えた要求は、
先にワーク・レジスタWRをリザーブした処理が終了する
まで待たされるという問題があった。更に、ワーク・レ
ジスタWRを設けているため、余分にスペースを要し、又
コストもそれだけ高くなるという問題があった。

本発明は、従来のテーブル索引アクセス方式における前
述の問題点を解消し、ワーク・レジスタを必要としない
簡単化されたハードウェア構成で、かつ、下位処理部か
ら多数のテーブル索引アクセス要求が発生しても、これ
らの処理要求をすべて効率良く多重処理できるように改
良したメモリアクセス制御方式を提供することを目的と
する。

〔問題点を解決するための手段〕

本発明は、従来のテーブ索引アクセス方式における前述
の問題点を解決するために、次のように構成したたこを
特徴とする。

すなわち、 主記憶装置にアクセスし、前記主記憶装置から読み出さ
れたデータをアドレス情報として、再度主記憶装置にア
クセスするという動作を複数回繰り返すことにより主記
憶装置からデータを読み出すテーブル索引アクセス機能
を有し、アクセス処理を多重に行う主記憶装置アクセス
処理部のメモリアクセス制御装置において、 （ａ） 下位処理部から入力されたアドレス生成情報等
を記憶する記憶部、アクセス処理要求種別を保持する処
理要求種別保持部と、処理要求種別がテーブル索引アク
セスであるときの主記憶装置へのアクセス回数を格納す
るアクセス回数記憶部と、データを記憶するデータバッ
ファとを備えた複数のポートと、 （ｂ） 前記ポートの一つのアドレス生成情報及びアク
セス処理要求種別に基づいてアドレスを生成してアドレ
スレジスタに入力し、主記憶装置にアクセスを要求する
主記憶装置アクセス要求手段と、 （ｃ） 前記処理要求種別保持部に格納された処理要求
種別が、主記憶装置からデータレジスタを介して読み出
されたデータが処理要求元に転送される処理要求である
場合も、処理要求種別がテーブル索引アクセスであると
きに再度主記憶装置にアクセスするときのアドレス情報
として使用する場合も、前記データを共通にストアす
る、前記ポートに対応した複数の読み出しバッファ手段
と、 （ｄ） 前記各手段及び各部を制御して主記憶装置に対
するメモリアクセス制御を行う制御手段であって、 前記処理要求種別保持部に格納される処理要求種別
が、テーブル索引アクセス要求のときには、該テーブル
索引アクセスが用いている読み出しバッファ手段に対応
するアクセス回数記憶部の値を更新すると共に、該読み
出しバッファ手段に記録されているデータを読み出して
アドレス生成情報として再度主記憶装置アクセス要求手
段に供給し、 前記アクセス回数記憶部に記録されているアクセス回数
が所定のアクセス数に等しくなったとき、該読み出しバ
ッファ手段に記録されているデータをアクセス要求元に
転送し、 前記処理要求種別保持部に格納される処理要求種別
が、テーブル索引アクセス要求でなく、主記憶装置にア
クセスする場合は、 主記憶装置より読み出されたデータが記録されている読
み出しバッファ手段の記録データをアクセス要求元に転
送するように制御する制御手段と、 を備えたことを特徴とする。

〔作用〕

主記憶装置をアクセスする複数の下位処理部から入力さ
れたアドレス生成情報は、複数のポートによって記憶さ
れる。各ポートには、アドレス生成情報の他、処理要求
種別保持部にはアクセス処理要求種別を保持され、ま
た、アクセス回数記憶部には、下位処理部からの処理要
求がテーブル索引アクセスであるときにその処理要求に
よって行われる主記憶装置へのアクセス回数等が格納さ
れる。

この複数ポートの一つが選択されて、そのアドレス生成
情報が、アクセス処理要求種別や主記憶装置へのアクセ
ス回数等とともに主記憶装置アクセス要求手段に供給さ
れる。

主記憶装置アクセス要求手段は、入力されたアドレス生
成情報及びアクセス処理要求種別に基づいてアドレスを
生成し、アドレスレジスタに入力して主記憶装置にアク
セスを要求する。

主記憶装置からデータレジスタを介して読み出されたデ
ータは、処理要求元に転送される場合も、再度主記憶装
置にアクセスする場合のアドレス情報として使用する場
合も、前記ポートに対応して設けられた複数のバッファ
手段に共通に格納される。

前記各手段及び各部を制御する制御手段は、次のように
して、主記憶装置に対するメモリアクセス制御を行う。

テーブル索引アクセスの場合 前記処理要求種別保持部に格納されるアクセス種別が、
テーブル索引アクセス要求のときには、主記憶装置から
のデータが読み出された後に、該読み出しデータがアド
レス生成情報として使用されて主記憶装置に再度アクセ
スする場合には、前記読み出しデータが主記憶装置から
読み出されたときに使用された前記バッファ手段を選択
して、前記読み出しデータをアドレス生成情報として再
度主記憶装置アクセス要求手段に供給する。

それとともに、該テーブル索引アクセスが用いているバ
ッァ手段に対応するアクセス回数記憶部の値を一回の主
記憶装置に対するアクセス毎に更新する。

前記バッファ手段に記録されているアクセス回数がアク
セス数に等しくなったときはバッファ手段に記録されて
いるデータをアクセス要求元に転送する。

テーブル索引アクセスでない場合 前記処理要求種別保持部に格納されるアクセス種別が、
テーブル索引アクセス要求でなく、主記憶装置にアクセ
スする場合は、主記憶装置より読出されたデータが記録
されているバッファ手段のデータをアクセス要求元に転
送する。

以上のように、本発明は、ワーク・レジスタ等を読み出
しバッファと共用するようにしたので、装置のハードウ
ェア構成を簡単化することができる。

また、複数の下位処理部から主記憶装置に対するアクセ
ス要求があっても、それら複数のアクセス要求をすべて
効率良く多重処理することができる。

更に、ポートから入力されたアドレス生成情報及び主記
憶装置からの読み出しデータの両者を用いてアドレスを
生成し、主記憶装置アクセス要求手段によりテーブル索
引方式で主記憶装置をアクセスするようにしたので、他
からの制御信号を必要とせず、アクセスコマンドのみで
以降の主記憶装置に対する再アクセス処理を実行するこ
とかできる。

〔実施例〕

従来のテーブル索引アクセス方式においては、第３図で
説明したように、テーブル索引アクセス処理中はワーク
・レジスタWRのみが使用され、読み出しバッファRDBは
使用されない。そしてアクセスしたアドレスに対する所
望のデータ読み出されると、それは読み出しバッファRD
Bにストアされ、ワーク・レジスタWRは使用されない。

本発明は、この事実に着目し、テーブル索引アクセス処
理に使用されるワーク・レジスタWRと読み出しバッファ
RDBを共通にすることにより、ワーク・レジスタWRを削
除できると共に、ポート数分のテーブル索引用レジスタ
（ワーク・レジスタに当る）を確保することができ、処
理要求は全て多重処理できるようにしたものである。

以下、本発明の各実施例を図面を参照して詳細に説明す
る。

（Ａ）第１の実施例 本発明の第１の実施例を、第１図及び第４図を参照して
説明する。第１図は、第１の実施例の構成をブロック図
で説明したものである。

第１図において、21は主記憶装置アクセス処理部（MA
C）であり、全体のテーブル索引アクセス処理を制御す
る。

MAC21において、22A〜22Cはポートであり、複数の下位
処理部Ａ〜Ｃから入力されたアドレス生成情報等が記憶
される。

各ポート22A〜22Cにおいて、221A〜221Cは処理要求種別
保持部であり、アクセス処理要求種別が保持される。22
2A〜222Cは回数記憶部であり、下位処理部Ａ〜Ｃからの
処理要求がテーブル索引アクセスであるとき下位処理部
より転送されるアクセス数とその要求によって行なわれ
る主記憶装置30へのアクセス回数とが記録される。

23は主記憶装置アクセス要求手段（MAD）であり、前記
ポートの一つの情報を入力し、そのアドレス生成情報及
びアクセス処理要求種別に基づいてアドレスを生成し、
前記主記憶装置30へのアクセス回数等とともにアドレス
レジスタ24に入力して、主記憶装置30にアクセスを要求
する処理を行う。

24はアドレスデータ・レジスタ（ADR）であり、主記憶
装置30にアクセスするためのアドレスデータが格納され
る。25は読み出しデータ・レジスタ（RDR）であり、主
記憶装置30から読み出されたデータが格納される。

26A〜26Cは読み出しバッファ（RDB）であり、前記処理
要求種別保持部221A〜221Cに格納された処理要求種別
が、主記憶装置30からデータレジスタ24を介して読み出
されたデータが処理要求元に転送される処理要求種別で
ある場合も、処理要求種別がテーブル索引アクセスであ
るときに再度主記憶装置にアクセスするときのアドレス
情報として使用する場合も、前記RDR25に格納されたデ
ータが共通に格納れさる。

27及び28はセレクタ回路であり、これらのセレクタ回路
により、所望のRDB26A〜26CのデータがMAD23に戻され
る。

29は制御手段であり、前記〔問題点を解決するための手
段〕及び〔作用〕の項で説明したようにして、各手段及
び各部の動作を制御する。主記憶装置30には、１つ又は
複数の索引テーブルがストアされている。

次に、第１図の動作を、複数の下位処理部の中の下位処
理部Ａが主記憶装置30をアクセスして所望アドレスのデ
ータを取り出す場合を例にとって説明する。なお、第４
図も本発明の動作説明に参照される。

下位処理部Ａから転送されてきたテーブル索引アクセス
処理要求等のアクセス処理要求種別、アクセス数および
アドレス生成情報がポートA22Aに入力され、アクセス処
理要求種別は処理要求種別保持部221Aに、アクセス数は
アクセス回数記憶部222Aに格納される。アクセス回数記
憶部222Aはアクセス数を記録するメモリとアクセス回数
を記録するメモリとで構成され、アクセス回数を記録す
るメモリは最初０にリセットされている。

MAD23は、セレクタ回路28を介して下位処理部Ａからの
ポート情報を受け、そのアクセス処理要求種別がテーブ
ル索引アクセス処理要求であることを検知すると、ポー
トA22Aより受け取ったアドレス生成情報に基づいてアド
レスを生成してADR24に格納する。この場合、アドレス
のキーデータはそのままアドレスとして使用されるかも
しれないし、処理要求の種類によりモディファイされる
かもしれない。また、アクセス回数記憶部222Aから受け
取ったアクセス数およびアクセス回数もADR24に格納さ
れる。

このようにして、生成されたアドレスにより、主記憶装
置30に対し１回目のアクセスが行われ、その索引テーブ
ルよりデータが読み出されてRDR25に格納される（第４
図（Ａ））。このRDR25には、ADR24に格納された前記主
記憶装置30へのアクセス数もリードデータとし格納され
ている。

RDR25に格納された１回目の読み出しデータは、ポートA
22Aに対応するRDB・A26Aに格納される。

複数の下位処理部から同時に処理要求があったときは、
多重処理が行われ、各要求元毎のバッファ手段RDB26に
格納される。

１回目の読み出しが終了すると、制御手段29は、RDR25
にセットされたリードデータから前記処理要求種別保持
部221Aに格納されるアクセス種別を検知する。

検知されたアクセス処理要求種別が、テーブル索引アク
セス要求であって、かつ、この読み出しデータがアドレ
ス生成情報として使用されて主記憶装置30に再度アクセ
スする場合は、セレクタ回路27により前記RDB・A26Aか
ら前記１回目の読み出しデータを取り出す。

次いで、これをアドレス生成情報としてセレクタ回路28
を経由して再度MAD23に転送するように制御する。

更に、制御手段29は、このテーブル索引アクセスが用い
ているRDB・A26Aに対応するアクセス回数記録部222Aの
アクセス回数の値を「＋１」だけ更新する。

MAD23は、この１回目の読み出しデータに基いて前述と
同様にしてアドレスを生成し、主記憶装置30に対し２回
目のアクセスを行い、対応する索引テーブルよりデータ
を読み出し、RDR25を経由してRDB・A26Aに再び格納する
（第４図（Ｂ））。

この場合、２回目のアクセスを行うときのアドレスは、
RDB・A26Aから転送されてきた１回目の読み出しデータ
が直接アドレスとして用いられるかもしれないし、MAD2
3によりこの読み出しデータがモディファイされて生成
されたアドレスが用いられるかもしれない。更に、下位
処理部Ａより処理要求時に与えられたキーデータと読み
出しデータによりアドレスが生成される場合もある。ど
の方式によってアドレスを生成するかは、使用するアド
レス変換方式によって決められる。

制御手段29は、RDR25に格納されたリードデータからア
クセス処理要求種別を検知し、テーブル索引アクセス要
求であって、かつ、この読み出しデータがアドレス生成
情報として使用されて主記憶装置30に再度アクセスする
場合には、前記RDB・A26Aを選択して、前記読み出しデ
ータをアドレス生成情報として再度MAD23に供給すると
ともに、アクセス回数記録部222Aのアクセス回数の値を
更に「＋１」だけ更新する。

以下、同様にして、ｎ回目に読み出されたデータに基づ
いて生成されたアドレスにより主記憶装置30をアクセス
し、対応する索引テーブルより（ｎ＋１）回目のデータ
の読み出しを行う処理が繰り返される（第４図
（Ｃ））。

制御手段29は、主記憶装置30へのアクセス回数がアクセ
ス数と等しくなったときにテーブル索引アクセスを終了
するように制御する。主記憶装置30へのアクセスが全て
終了して所望アドレスのデータが読み出されると、この
データはRDBA26Aに格納される。そして、下位処理部へ
の処理動作可能状態になったとき、要求元である下位処
理部Ａに転送される。

以上はテーブル索引アクセス処理の場合のメモリアクセ
ス制御動作であるが、前記処理要求種別保持部221Aに格
納されるアクセス種別が、テーブル索引アクセス要求で
なく、主記憶装置30にアクセスする場合は、前記複数の
ポート22Aのアドレス生成情報をMAD23に供給される。

MAD23は、このアドレス生成情報に基づいてアドレスを
生成して、主記憶装置30をアクセスする。

主記憶装置30より読み出されたデータは前記ポート22A
〜22Cに対応するバッファ手段26A〜26Cに送られ、アク
セス要求元に転送されるように制御される。

以上は、主記憶装置30にアクセスしてデータの読み出し
を行う場合の説明であるが、書き込みを行う場合は、前
述のテーブル索引アクセス方式等によりデータをストア
する主記憶装置30内のアドレスが得られた時点で、ポー
トA22Aの書き込みバッファ部から書き込みデータを取り
出して主記憶装置30内の所定アドレスにストアする。

（Ｂ）第２の実施例 本発明の第２の実施例は、第１図に示した第１の実施例
において、読み出しバッファRDBとポート22における書
き込みバッファを共通にすることにより、更にハードウ
ェアを簡単化するよう改良したものである。

以下、他の実施例を、第２図を参照して説明する。第２
図は、本発明の第２の実施例の構成を示したものであ
る。

第２図において、30は第１図と同じ主記憶装置てあり、
31は主記憶装置アクセス処理部（MAC）である。以下、
同様にして第１図に示した第１の実施例に対応する構成
には同じ名称及び略符号を付して説明する。

MAC31において、32はポートであり、アクセス処理要求
種別が格納される処理要求種別保持部321、主記憶装置3
0へのアクセス数およびアクセス回数が格納されるアク
セス回数記憶部322、アドレス生成情報が格納されるア
ドレス部323、書き込みデータ又は読み出しデータが格
納されるデータ・バッファ部324、処理フラグがセット
される処理フラグ部325を備えてている。各ポート及び
各部を区別するときは、第１図の場合と同様に、A,B,C
を付して区別する。

33は主記憶装置アクセス要求回路（MAD）である。MAD33
において、331はポート入力レジスタ（PIR）であり、ポ
ート32のアクセス回数記憶部322、処理要求種別保持部3
21、アドレス部323及びデータ・バッファ部324のデータ
を格納する回数部、処理要求部、アドレス部及びデータ
部を備えている。このデータ部には、ポート32のデータ
・バッファ部324のデータ中から、アドレス生成に用い
られるデータ部分が格納される。

332は処理制御回路であり、処理要求データよりアクセ
ス数を生成しアクセス回数記録データのアクセス数を格
納し、またどのようなアクセス処理を行うかを指示する
主記憶アクセス処理コードを発生する。333はアドレス
生成回路であり、主記憶装置30をアクセスするアドレス
を生成する。

34はアドレス・データ・レジスタ（ADR）であり、アク
セスする際の各種データが格納される。

このADR34において、341は処理制御情報レジスタ（PCI
R）であり、処理制御回路で発生させたアクセス数とア
クセス回数を格納する回数部および主記憶アクセスコー
ド（MAPコード）を格納するMAPコード部を有している。
342はアドレス・レジスタであり、生成されたアドレス
が格納される。343はデータ・レジスタであり、書き込
み時のデータが格納される。

35は読み出しデータ・レジスタ（RDR）であり、主記憶
装置30から読み出されたデータがストアされる。このRD
R35において、351は処理制御情報レジスタ（PCIR）であ
り、PCIR341と同じ構成のものである。352はデータ・レ
ジスタであり、読み出されたデータが格納される。

36は主記憶アクセス後処理回路（MAPPC）であり、アク
セス数とアクセス回数およびアクセス処理コードに基づ
いて次に実行すべき処理を制御する。37は処理順位制御
回路であり、ポート32の各ポートの処理順位を制御す
る。

このMAPPC36及び処理順位制御回路37は、第１図に示し
た第１の実施例における制御手段29に対応するものであ
る。

38,39,40は選択回路であり、処理フラグ、アクセス数、
アクセス回数及び読み出しデータをセットするポートを
選択する。41と42はセレクタ回路であり、43〜45はAND
回路である。

次に、第２図の動作について説明する。下位処理部より
アクセス処理要求種別及びアドレス生成情報がポート32
の処理要求種別保持部321及びアクセス回数記憶部322に
格納され、最後に処理フラグが処理フラグ部325に格納
される。このとき、アクセス回数記憶部322のアクセス
回数を記録メモリはゼロにリセットされている。

処理順位制御回路37は、ポート32の各ポートの処理フラ
グにより処理順位を決定する。いま、ポートA32Aが選択
されたとすると、ポートA32Aのアクセス回数部記憶部32
2、処理要求支部保持部321、アドレス部323及びデータ
・バッファ部324からの各データが、セレクタ回路41を
経由して、PIR331の対応する回数部、処理要求部、アド
レス部及びデータ部に格納される。最初、回数部及びデ
ータ部の内容はゼロである。

処理制御回路332は、入力されたアクセス回数と処理処
理要求種別の内容により、主記憶装置30に対するアクセ
ス処理を指示するMAPコード及びアクセス数を発生してP
CIR341の対応する回数部及び主記憶処理コード部に格納
する。

一方、アドレス生成回路333は、PIR331のアドレス部の
キーデータに基づいて主記憶装置30をアクセスするアド
レスを第１図の場合と同様にして生成し、アドレス・レ
ジスタ342に格納する。

主記憶装置30は、PCIR341及びアドレス・レジスタ342か
らのデータに従って索引テーブルをアクセスし、所定ア
ドレスのデータを読み出してデータ・レジスタ352にス
トアする。一方、PCIR341の回数データ及びMAPコードは
変更を受けることなく、そのままPCIR351の対応する各
部に格納される。

MAPPC36は、アクセス数、アクセス回数MAPコードによ
り、主記憶装置30に再アクセスする必要があるか、読み
出されたデータを下位処理部へ転送すべきか、書き込み
を行うかを決定し、それに対応する処理を制御する。す
なわち、テーブル索引アクセスでアクセス回数がアクセ
ス数と等しくない場合は再アクセスに、アクセス数がア
クセス回数と等しい場合およびテーブル索引アクセスで
ない場合は下部処理部へ読出したデータの転送を、ま
た、テーブル索引アクセスであってかつデータ書込の場
合はアクセス数よりアクセス回数の減算値が１となった
とき、次のアクセスにおいてデータの書込を行なうよう
制御する。

主記憶装置30への再アクセスを必要とする場合は、選択
回路38〜40を制御して、PCIR351のアクセス回数をポー
トA32Aのアクセス回数記憶部322Aに、データ・レジスタ
352のデータをポートA32Aのアドレス部323A又はデータ
・バッファ部324A若しくはその両方に格納した後、処理
フラグを処理フラグ部325Aに格納する。

以下、前述の１回目と同様にして、主記憶装置30に対す
る２回目のアクセスが行われる。そして、主記憶装置30
へのアクセスが全て終了するまで所定回数アクセス処理
を繰り返される。

主記憶装置30へのアクセスが全て終了したとき、読み出
し処理要求の場合は、MAPPC36は、データ・レジスタ352
に読み出されたデータを一度ポートA32Aのデータ・バッ
ファ部324Aに格納する。そして、下位処理部Ａへの処理
動作可能状態になったとき、例えば所定量の読み出しデ
ータが終了したときに、AND回路43を経由して要求元で
ある下位処理部Ａにデータを転送する。

書き込み処理要求の場合は、ポートA32Aのデータ・バッ
ファ部324Aから書き込みデータを、セレクタ42及びデー
タ・レジスタ343を経由して、主記憶装置30の所定アド
レスにストアする。そして、下位処理部Ａへの処理動作
可能状態時、例えば所定量のデータがストアされたとき
に、終了信号を出力する。

以上の各実施例に対する説明は、下位処理部Ａを例にと
ってなされたが、他の下位処理から並行して処理要求が
あっても、各下位処理部のポートを使用し、多重処理に
より全ての下位処理部からの処理要求を実行することが
できる。ポート32は、３個に限定されるものでなく、下
位処理部に対応した複数個設けられる。したがって、各
下位処理部は待たされることなく主記憶装置30をアクセ
スすることができる。

〔発明の効果〕

以上説明したように、本発明によれば、その特許請求の
範囲の（ａ）乃至（ｄ）に記載された各構成を具備する
ことにより、次の諸効果が得られる。

（イ） ワーク・レジスタ等を読み出しバッファと共用
するようにしたので、装置のハードウェア構成を簡単化
することができる。

（ロ） 複数の下位処理部から主記憶装置に対するアク
セス要求があっても、それら複数のアクセス要求をすべ
て効率良く多重処理することができる。

（ハ） ポートから入力されたアドレス生成情報及び主
記憶装置からの読み出しデータの両者を用いてアドレス
を生成し、主記憶装置アクセス要求手段によりテーブル
索引方式で主記憶装置をアクセスするようにしたので、
他からの制御信号を必要とせず、アクセスコマンドのみ
で以降の主記憶装置に対する再アクセス処理を実行する
ことかできる。」

【図面の簡単な説明】

第１図は本発明の一実施例の説明図、 第２図は本発明の他の実施例の説明図、 第３図は従来のテーブル索引アクセス処理によるメモリ
アクセス制御方式の説明図、 第４図は主記憶装置におけるアクセス動作の説明図であ
る。 第１図及び第２図において、 30……主記憶装置、21,31……主記憶装置アクセス処理
部（MAC）、22,32……ポート、23,33……主記憶装置ア
クセス要求回路（MAD）、24,34……アドレスデータ・レ
ジスタ（ADR）、25,35……読み出しデータ・レジスタ
（RDR）、26……読み出しバッファ（RDB）、27,28,41,4
2……セレクタ回路、29……制御手段、221,321……処理
要求種別保持部、222,322……アクセス回数記憶部、36
……主記憶アクセス後処理回路（MAPPC）、37……処理
順位制御回路、38〜40……選択回路、43〜45……AND回
路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−102635（ＪＰ，Ａ) 特開 昭50−141225（ＪＰ，Ａ) 特開 昭59−148967（ＪＰ，Ａ) 特開 昭59−8057（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】主記憶装置にアクセスし、前記主記憶装置
   から読み出されたデータをアドレス情報として、再度主
   記憶装置にアクセスするという動作を複数回繰り返すこ
   とにより主記憶装置からデータを読み出すテーブル索引
   アクセス機能を有し、アクセス処理を多重に行う主記憶
   装置アクセス処理部のメモリアクセス制御装置におい
   て、 （ａ） 下位処理部から入力されたアドレス生成情報等
   を記憶する記憶部、アクセス処理要求種別を保持する処
   理要求種別保持部と、処理要求種別がテーブル索引アク
   セスであるときの主記憶装置へのアクセス回数を格納す
   るアクセス回数記憶部と、データ記憶するデータバッフ
   ァとを備えた複数のポートと、 （ｂ） 前記ポートの一つのアドレス生成情報及びアク
   セス処理要求種別に基づいてアドレスを生成してアドレ
   スレジスタに入力し、主記憶装置にアクセスを要求する
   主記憶装置アクセス要求手段と、 （ｃ） 前記処理要求種別保持部に格納された処理要求
   種別が、主記憶装置からデータレジスタを介して読み出
   されたデータが処理要求元に転送される処理要求である
   場合も、処理要求種別がテーブル索引アクセスであると
   きに再度主記憶装置にアクセスするときのアドレス情報
   として使用する場合も、前記データを共通にストアす
   る、前記ポートに対応した複数の読み出しバッファ手段
   と、 （ｄ） 前記各手段及び各部を制御して主記憶装置に対
   するメモリアクセス制御を行う制御手段であって、 前記処理要求種別保持部に格納される処理要求種別
   が、テーブル索引アクセス要求のときには、該テーブル
   索引アクセスが用いている読み出しバッファ手段に対応
   するアクセス回数記憶部の値を更新すると共に、該読み
   出しバッファ手段に記録されているデータを読み出して
   アドレス生成情報として再度主記憶装置アクセス要求手
   段に供給し、 前記アクセス回数記憶部に記録されているアクセス回数
   が所定のアクセス数に等しくなったとき、該読み出しバ
   ッファ手段に記録されているデータをアクセス要求元に
   転送し、 前記処理要求種別保持部に格納される処理要求種別
   が、テーブル索引アクセス要求でなく、主記憶装置にア
   クセスする場合は、 主記憶装置より読み出されたデータが記録されている読
   み出しバッファ手段の記録データをアクセス要求元に転
   送するように制御する制御手段と、 を備えたことを特徴とするメモリアクセス制御装置。
2. 【請求項２】前記複数の読み出しバッファ手段を、前記
   ポートの中のデータバッファとして共用させるようにし
   たことを特徴とする特許請求の範囲第１項記載のメモリ
   アクセス制御装置。