JPH0677294A - 積層形リードを持つ半導体パッケージ及びそのボンディング方法 - Google Patents
積層形リードを持つ半導体パッケージ及びそのボンディング方法Info
- Publication number
- JPH0677294A JPH0677294A JP4317064A JP31706492A JPH0677294A JP H0677294 A JPH0677294 A JP H0677294A JP 4317064 A JP4317064 A JP 4317064A JP 31706492 A JP31706492 A JP 31706492A JP H0677294 A JPH0677294 A JP H0677294A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- semiconductor package
- lead
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 チップ寸法及びＴＡＢテープ寸法を変えない
で、ＴＡＢの実装密度の増大、多ピン化を達成できる半
導体パッケージ及びそのボンディング方法を提供するこ
と。 【構成】 チップの外周に沿ってパッドを備えた半導体
パッケージにおいて、チップとボンディングされるリー
ドを絶縁テープの上部面及び下部面に形成し、上部面の
リードを下部面のリードより長く形成し、複数個のパッ
ドがＴＡＢテープに搭載されるチップの外周に整列して
配置されるもの。
で、ＴＡＢの実装密度の増大、多ピン化を達成できる半
導体パッケージ及びそのボンディング方法を提供するこ
と。 【構成】 チップの外周に沿ってパッドを備えた半導体
パッケージにおいて、チップとボンディングされるリー
ドを絶縁テープの上部面及び下部面に形成し、上部面の
リードを下部面のリードより長く形成し、複数個のパッ
ドがＴＡＢテープに搭載されるチップの外周に整列して
配置されるもの。
Description
【０００１】
【産業上の利用分野】本発明は積層形リードを持つ半導
体パッケージ及びそのボンディング方法に関し、特にチ
ップパッド構造及びＴＡＢテープ構造を変更して多ピン
化及び超薄形化を可能にする半導体パッケージ及びその
ボンディング方法に関する。
体パッケージ及びそのボンディング方法に関し、特にチ
ップパッド構造及びＴＡＢテープ構造を変更して多ピン
化及び超薄形化を可能にする半導体パッケージ及びその
ボンディング方法に関する。
【０００２】
【従来の技術】一般にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）はリードフレームとしての金
属パターンが形成されたテープに金属バンプを使用して
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉ
ｏｎ）チップをボンディングする表面実装形パッケージ
技術の一種であり、従来のワイヤボンディングの替りに
バンプを用いてＬＳＩとリードフレームを直接ボンティ
ングすることができるようにした相互連結技術を言う。
最近の電子機器は、多様な使用者の要求を充足させるた
め、高機能化、薄形化、多ピン化する趨勢にある。
ｔｅｄ Ｂｏｎｄｉｎｇ）はリードフレームとしての金
属パターンが形成されたテープに金属バンプを使用して
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉ
ｏｎ）チップをボンディングする表面実装形パッケージ
技術の一種であり、従来のワイヤボンディングの替りに
バンプを用いてＬＳＩとリードフレームを直接ボンティ
ングすることができるようにした相互連結技術を言う。
最近の電子機器は、多様な使用者の要求を充足させるた
め、高機能化、薄形化、多ピン化する趨勢にある。
【０００３】ところで、通常使用されているＴＡＢ技術
におけるチップパッドは、装置回路配線及びパシベーシ
ョンの厚さよりも下部に位置するので、ＴＡＢテープ内
部リードとパッドのボンディングのためには、チップパ
ッドや内部リードのボンディング部位にパシベーション
の厚さより厚いバンプを形成してボンディングを行って
いる。このようなバンプ形成方法に沿って、ＴＡＢボン
ディング方法は大きく４つに分類できる。
におけるチップパッドは、装置回路配線及びパシベーシ
ョンの厚さよりも下部に位置するので、ＴＡＢテープ内
部リードとパッドのボンディングのためには、チップパ
ッドや内部リードのボンディング部位にパシベーション
の厚さより厚いバンプを形成してボンディングを行って
いる。このようなバンプ形成方法に沿って、ＴＡＢボン
ディング方法は大きく４つに分類できる。
【０００４】その第１の方法は図９に示したごとく、チ
ップ１０にバンプ２を形成してボンディングするチップ
ボンディング方法であり、第２のものは、図１０に示し
たごとく、リード１にバンプ２′を形成してボンディン
グするリードバンプのボンディング方法であり、また第
３のものは、図１１に示したごとく、リード１構造をバ
ンプ２″のように加工してボンディングするメサ（Ｍｅ
ｓａ）ボンディング方法である。そして第４の方法は、
図１２に示したごとく、チップ１０やリード１にバンプ
を使用せずにボンディングするバンプなしのボンディン
グ方法である。
ップ１０にバンプ２を形成してボンディングするチップ
ボンディング方法であり、第２のものは、図１０に示し
たごとく、リード１にバンプ２′を形成してボンディン
グするリードバンプのボンディング方法であり、また第
３のものは、図１１に示したごとく、リード１構造をバ
ンプ２″のように加工してボンディングするメサ（Ｍｅ
ｓａ）ボンディング方法である。そして第４の方法は、
図１２に示したごとく、チップ１０やリード１にバンプ
を使用せずにボンディングするバンプなしのボンディン
グ方法である。
【０００５】一方、上述のような従来のＴＡＢ技術にお
いては多ピン化が更に進行する場合、ＴＡＢテープ内部
リードの幅及びピッチ、チップのピッチを維持する点に
難しさがあり、これを解決しようとするとチップ寸法及
びＴＡＢテープの寸法が大きくなるという問題点を内包
している。
いては多ピン化が更に進行する場合、ＴＡＢテープ内部
リードの幅及びピッチ、チップのピッチを維持する点に
難しさがあり、これを解決しようとするとチップ寸法及
びＴＡＢテープの寸法が大きくなるという問題点を内包
している。
【０００６】
【発明が解決しようとする課題】本発明は、上述のよう
な従来の問題点を解決するためになされたもので、チッ
プ寸法及びＴＡＢテープ寸法を変えないで、ＴＡＢの実
装密度の増大、多ピン化を達成できる半導体パッケージ
及びそのボンディング方法を提供することにある。
な従来の問題点を解決するためになされたもので、チッ
プ寸法及びＴＡＢテープ寸法を変えないで、ＴＡＢの実
装密度の増大、多ピン化を達成できる半導体パッケージ
及びそのボンディング方法を提供することにある。
【０００７】また、本発明の他の目的は、チップパッド
構造及びＴＡＢテープ構造を容易に変更してチップパッ
ドとＴＡＢテープリードとをボンディングできる前記ボ
ンディング方法を提供することにある。
構造及びＴＡＢテープ構造を容易に変更してチップパッ
ドとＴＡＢテープリードとをボンディングできる前記ボ
ンディング方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、チップの外周に沿ってパッドを備えるもの
で、チップにボンディングされるリードを絶縁テープ下
部面と上部面に形成し、上部面のリードを下部面のリー
ドより長く形成する。
ケージは、チップの外周に沿ってパッドを備えるもの
で、チップにボンディングされるリードを絶縁テープ下
部面と上部面に形成し、上部面のリードを下部面のリー
ドより長く形成する。
【０００９】また、本発明に係るＴＡＢテープのリード
とチップパッドとをボンディングする方法は、絶縁テー
プ下部面の外部リードとチップの外部パッドとをボンデ
ィングする第１段階と、前記絶縁テープ上部面の内部リ
ードとチップの内部パッド（外部パッド内側に位置す
る）とをボンディングする第２段階とからなる。
とチップパッドとをボンディングする方法は、絶縁テー
プ下部面の外部リードとチップの外部パッドとをボンデ
ィングする第１段階と、前記絶縁テープ上部面の内部リ
ードとチップの内部パッド（外部パッド内側に位置す
る）とをボンディングする第２段階とからなる。
【００１０】また、前記第１段階及び第２段階を実行す
る際、一側のバンプが他側のバンプより厚く形成される
ことを特徴としている。
る際、一側のバンプが他側のバンプより厚く形成される
ことを特徴としている。
【００１１】また、前記第１段階及び第２段階を実行す
る際、前記バンプの厚さが同一に形成されることを特徴
としている。
る際、前記バンプの厚さが同一に形成されることを特徴
としている。
【００１２】また、前記バンプの厚さを同一に維持しな
がら、先ず一側のバンプをボンディングし、そのあと他
側のバンプをボンディングするとき、リードを圧着して
ボンディングすることができる。
がら、先ず一側のバンプをボンディングし、そのあと他
側のバンプをボンディングするとき、リードを圧着して
ボンディングすることができる。
【００１３】
【作用】ＴＡＢテープに搭載されるチップにおいては、
チップパッドが２列となってチップ外周部に配置され、
このようにして外部パッドと内部パッドとが一直線上で
配列されるため、チップ寸法及びＴＡＢテープ寸法を変
えないで、ＴＡＢの実装密度の増大、多ピン化を達成で
きる。上述のようにチップパッドとＴＡＢテープリード
とをボンディングする際に、チップパッド構造及びＴＡ
Ｂテープ構造を容易に変更できる。
チップパッドが２列となってチップ外周部に配置され、
このようにして外部パッドと内部パッドとが一直線上で
配列されるため、チップ寸法及びＴＡＢテープ寸法を変
えないで、ＴＡＢの実装密度の増大、多ピン化を達成で
きる。上述のようにチップパッドとＴＡＢテープリード
とをボンディングする際に、チップパッド構造及びＴＡ
Ｂテープ構造を容易に変更できる。
【００１４】
【実施例】本発明に係る半導体パッケージを、以下、添
付された図面を参照しながら詳細に説明する。
付された図面を参照しながら詳細に説明する。
【００１５】図１は本発明に係るチップパッド位置の概
略図であり、ＴＡＢの多ピン化を可能にするため、チッ
プ外郭にチップパッド５，５′を２列に形成している。
このように構成された本発明に係るチップのパッド数
は、従来のＴＡＢパッケージに対し約２倍になる。
略図であり、ＴＡＢの多ピン化を可能にするため、チッ
プ外郭にチップパッド５，５′を２列に形成している。
このように構成された本発明に係るチップのパッド数
は、従来のＴＡＢパッケージに対し約２倍になる。
【００１６】図２は本発明に係るＴＡＢテープ構造を示
すもので、絶縁テープ８上面の内部リード６が外部リー
ド７より長く、その長さの違いは、内部チップパッド列
と外部チップパッド列との位置の差に対応する。そし
て、前記絶縁テープ８は通常ポリアミド製である。前記
外部リード７は外部側のチップパッド５′にボンディン
グされ、内部リード６は内部側のチップパッド５にボン
ディングされる。
すもので、絶縁テープ８上面の内部リード６が外部リー
ド７より長く、その長さの違いは、内部チップパッド列
と外部チップパッド列との位置の差に対応する。そし
て、前記絶縁テープ８は通常ポリアミド製である。前記
外部リード７は外部側のチップパッド５′にボンディン
グされ、内部リード６は内部側のチップパッド５にボン
ディングされる。
【００１７】チップパッドとリードとをボンディングす
るバンプの形成方法においては、図３に示したように、
チップ１０′にバンプ１３，１４を形成する方法と、図
４に示したように、内部リード６′，外部リード７′に
それぞれバンプ１３′，１４′を形成する方法とがあ
る。ここで、内部側のチップパッド５と内部リード６と
の間に形成される内部側のバンプ１４，１４′は、バン
プ１３，１３′の厚さに絶縁テープ８及び内部リード６
の厚さを合わせた程度の厚さで形成される。
るバンプの形成方法においては、図３に示したように、
チップ１０′にバンプ１３，１４を形成する方法と、図
４に示したように、内部リード６′，外部リード７′に
それぞれバンプ１３′，１４′を形成する方法とがあ
る。ここで、内部側のチップパッド５と内部リード６と
の間に形成される内部側のバンプ１４，１４′は、バン
プ１３，１３′の厚さに絶縁テープ８及び内部リード６
の厚さを合わせた程度の厚さで形成される。
【００１８】図５及び図６は、内部リード６とチップパ
ッド５とをボンディングしたあと、外部リード７とチッ
プパッド５′のボンディングを実施する工程を概略的に
示すものである。図６では、バンプ１３″とバンプ１
４″の厚さを薄くするとともに厚さを同一にしている。
チップパッド５と内部リード６とのボンディング、及び
外部リード７とチップパッド５′とのボンディング（圧
着）（Ｆｏｒｍｉｎｇ）を行うために、工具Ａ，Ｂによ
る加圧を行なう。図７は同一バンプ厚さでボンディング
したＴＡＢパッケージを表し、図８はボンディング実施
後のＴＡＢパッケージの平面図を示す。ここで図示した
ように、バンプ２０′の長さは、チップバンプ２０″の
長さより長く形成されている。
ッド５とをボンディングしたあと、外部リード７とチッ
プパッド５′のボンディングを実施する工程を概略的に
示すものである。図６では、バンプ１３″とバンプ１
４″の厚さを薄くするとともに厚さを同一にしている。
チップパッド５と内部リード６とのボンディング、及び
外部リード７とチップパッド５′とのボンディング（圧
着）（Ｆｏｒｍｉｎｇ）を行うために、工具Ａ，Ｂによ
る加圧を行なう。図７は同一バンプ厚さでボンディング
したＴＡＢパッケージを表し、図８はボンディング実施
後のＴＡＢパッケージの平面図を示す。ここで図示した
ように、バンプ２０′の長さは、チップバンプ２０″の
長さより長く形成されている。
【００１９】以上説明したように、チップパッド５，
５′にボンディングされた内部リード６は、外部リード
７上に付着された絶縁テープ８を介して存在する構造で
あるので、一つのリード位置が２個のリード数を持つよ
うになる。これをもっと具体的に比較して見ると表１の
通りである。
５′にボンディングされた内部リード６は、外部リード
７上に付着された絶縁テープ８を介して存在する構造で
あるので、一つのリード位置が２個のリード数を持つよ
うになる。これをもっと具体的に比較して見ると表１の
通りである。
【００２０】
【表１】
【００２１】
【発明の効果】本発明に係る半導体パッケージは、チッ
プパッドが２列となってチップ外周部に配置され、この
ようにして外部パッドと内部パッドとが一直線上で配列
されるため、チップ寸法及びＴＡＢテープ寸法を変えな
いで、従来のＴＡＢ技術より約２倍に多ピン化されたリ
ードを持つことが可能で、チップ寸法及びＴＡＢテープ
寸法を大きくしても多ピン化された半導体パッケージの
製造が可能となる。また、本発明は多ピン化、薄形化、
基板面積減少及び実装密度拡大など、全般的な実装技術
変化に対応することができ、非常に効果的である。 ま
た、チップパッドとＴＡＢテープリードとをボンディン
グする際に、チップパッド構造及びＴＡＢテープ構造を
容易に変更できる。
プパッドが２列となってチップ外周部に配置され、この
ようにして外部パッドと内部パッドとが一直線上で配列
されるため、チップ寸法及びＴＡＢテープ寸法を変えな
いで、従来のＴＡＢ技術より約２倍に多ピン化されたリ
ードを持つことが可能で、チップ寸法及びＴＡＢテープ
寸法を大きくしても多ピン化された半導体パッケージの
製造が可能となる。また、本発明は多ピン化、薄形化、
基板面積減少及び実装密度拡大など、全般的な実装技術
変化に対応することができ、非常に効果的である。 ま
た、チップパッドとＴＡＢテープリードとをボンディン
グする際に、チップパッド構造及びＴＡＢテープ構造を
容易に変更できる。
【図１】本発明に係るチップパッドの構造を示す部分平
面図。
面図。
【図２】本発明に係るＴＡＢテープの構造を示す概略断
面図。
面図。
【図３】チップに設けられたバンプ構造を示す概略断面
図。
図。
【図４】本発明に係るリードに設けられたバンプ構造を
示す概略断面図。
示す概略断面図。
【図５】リードとチップパッドとのボンディング状況を
示す概念図。
示す概念図。
【図６】図５示した状況と別のリードとチップパッドと
のボンディング状況を示す概念図。
のボンディング状況を示す概念図。
【図７】本発明に係るＴＡＢパッケージの概略斜視図。
【図８】本発明に係るＴＡＢパッケージの概略平面図。
【図９】従来のボンディング状況を示す概略断面図。
【図１０】図９に示した状況と別の従来のボンディング
状況を示す概略断面図。
状況を示す概略断面図。
【図１１】図１０に示した状況と別の従来のボンディン
グ状況を示す概略断面図。
グ状況を示す概略断面図。
【図１２】図１１に示した状況と別の従来のボンディン
グ状況を示す概略断面図。
グ状況を示す概略断面図。
５，５′ チップパッド ６ 内部リード ７ 外部リード ８ 絶縁テープ １０’ チップ １３，１４，１３′，１４′、１３″、１４″ バンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｙ 9272−4Ｍ
Claims (5)
- 【請求項１】 チップの外周に沿ってパッドを備えた半
導体パッケージにおいて、チップとボンディングされる
リードを絶縁テープの上部面及び下部面に形成し、上部
面のリードを下部面のリードより長く形成し、複数個の
パッドがＴＡＢテープに搭載されるチップの外周に整列
して配置される半導体パッケージ。 - 【請求項２】 ＴＡＢテープリードとチップパッドとを
ボンディングする半導体パッケージのボンディング方法
において、絶縁テープ下部面の外部リードとチップの外
部パッドとをボンディングする第１段階と、前記絶縁テ
ープ上部面の内部リードと前記チップの外部パッドの内
側に位置する内部パッドとをボンディングする第２段階
となからなる半導体パッケージのボンディング方法。 - 【請求項３】 前記第１段階及び第２段階を実行する
際、一側のバンプが他側のバンプより厚く形成される請
求項２記載の半導体パッケージのボンディング方法。 - 【請求項４】 前記第１段階及び第２段階を実行する
際、前記バンプの厚さが同一に形成される請求項２記載
の半導体パッケージのボンディング方法。 - 【請求項５】 前記バンプの厚さを同一に維持しなが
ら、先ず一側のバンプをボンディングし、そのあと他側
のバンプをボンディングするとき、リードを圧着してボ
ンディングする請求項３記載の半導体パッケージのボン
ディング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1992-12441 | 1992-07-13 | ||
| KR1019920012441A KR940002983A (ko) | 1992-07-13 | 1992-07-13 | 적층형 리드를 갖는 반도체 패키지 및 그 본딩방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677294A true JPH0677294A (ja) | 1994-03-18 |
Family
ID=19336234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4317064A Pending JPH0677294A (ja) | 1992-07-13 | 1992-11-26 | 積層形リードを持つ半導体パッケージ及びそのボンディング方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0677294A (ja) |
| KR (1) | KR940002983A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818949A (ja) * | 1981-07-28 | 1983-02-03 | Nec Corp | 半導体装置 |
| JPS6046040A (ja) * | 1983-08-24 | 1985-03-12 | Nec Corp | 半導体装置 |
-
1992
- 1992-07-13 KR KR1019920012441A patent/KR940002983A/ko not_active Ceased
- 1992-11-26 JP JP4317064A patent/JPH0677294A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5818949A (ja) * | 1981-07-28 | 1983-02-03 | Nec Corp | 半導体装置 |
| JPS6046040A (ja) * | 1983-08-24 | 1985-03-12 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002983A (ko) | 1994-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
| JP4601892B2 (ja) | 半導体装置および半導体チップのバンプ製造方法 | |
| US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
| US20030132533A1 (en) | Semiconductor device, method of manufacturing semiconductor device and a method of manufacturing lead frame | |
| JP3301355B2 (ja) | 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法 | |
| JP2025502957A5 (ja) | ||
| JPH0729934A (ja) | バンプを持つ半導体構造 | |
| US6518161B1 (en) | Method for manufacturing a dual chip in package with a flip chip die mounted on a wire bonded die | |
| JP3833136B2 (ja) | 半導体構造およびボンディング方法 | |
| JP3497775B2 (ja) | 半導体装置 | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| US6653168B2 (en) | LSI package and internal connecting method used therefor | |
| JPH0677294A (ja) | 積層形リードを持つ半導体パッケージ及びそのボンディング方法 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| JP2840166B2 (ja) | 半導体装置 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JPH10200062A (ja) | 半導体装置 | |
| JP2001118954A (ja) | 半導体装置 | |
| JPH06232327A (ja) | フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JP2001085604A (ja) | 半導体装置 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JPH04179261A (ja) | 混成集積回路の実装方法 | |
| JPH10270484A (ja) | 半導体装置およびその製造方法 |