JPH11340831A - 高精度ａ／ｄ変換器 - Google Patents

高精度ａ／ｄ変換器

Info

Publication number
JPH11340831A
JPH11340831A JP10149844A JP14984498A JPH11340831A JP H11340831 A JPH11340831 A JP H11340831A JP 10149844 A JP10149844 A JP 10149844A JP 14984498 A JP14984498 A JP 14984498A JP H11340831 A JPH11340831 A JP H11340831A
Authority
JP
Japan
Prior art keywords
output
level
conversion unit
amplifier
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10149844A
Other languages
English (en)
Inventor
Naoharu Nakamura
尚治 中村
Takashi Yoshikawa
貴司 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toa Corp
Original Assignee
Toa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toa Corp filed Critical Toa Corp
Priority to JP10149844A priority Critical patent/JPH11340831A/ja
Priority to US09/321,497 priority patent/US6172635B1/en
Priority to EP99304117A priority patent/EP0966105A3/en
Priority to CA002272805A priority patent/CA2272805C/en
Publication of JPH11340831A publication Critical patent/JPH11340831A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 入力アナログ信号のレベルが小さいときにも
変換精度が高いＡ／Ｄ変換器を提供すること。 【解決手段】 Ａ／Ｄ変換器１０は、アナログ信号が印
加えられる入力端子１に接続された第１のＡ／Ｄ変換ユ
ニットＡＤＣ１を含む第１の系統と、入力端子１に接続
され且つ２mの増幅率（ただし、ｍ＞０）を有する第１
の増幅器ＡＭＰ１と、第２のＡ／Ｄ変換ユニットＡＤＣ
２と、２-mの増幅率を有する第２の増幅器ＡＭＰ２とを
含む第２の系統と、第１の系統の出力レベルに応じて第
１の系統の出力又は第２の系統の出力を出力端子２に接
続する切り換え手段ＬＤＥＴ、ＳＷとを具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、高精度のＡ／Ｄ
変換器を用いる必要がなく、入力アナログ信号のレベル
が小さいときにも変換精度が高いＡ／Ｄ変換器に関す
る。
【０００２】
【従来の技術】図５は、従来から広く行われているＡ／
Ｄ変換処理を図式的に示しており、入力されるアナログ
信号を分解能ＮビットのＡ／Ｄ変換器によってディジタ
ル信号へ変換する。この際のＡ／Ｄ変換精度は、使用さ
れるＡ／Ｄ変換器のビット数Ｎによって決まる。
【０００３】しかし、この構成においては、Ａ／Ｄ変換
器を一つしか用いられていないため、このＡ／Ｄ変換器
の精度によってダイナミックレンジが決まってしまい、
精度の低いＡ／Ｄ変換器を用いた場合には、充分なダイ
ナミックレンジを確保することができないという課題が
あった。逆に、充分なダイナミックレンジを確保するた
めに高精度のＡ／Ｄ変換器を採用すると、Ａ／Ｄ変換器
自体が高価であるために装置全体のコストが上がるとい
う課題が生じる。
【０００４】また、図５のＡ／Ｄ変換処理においては、
Ａ／Ｄ変換器自体の発生するノイズが、Ｎビットという
分解能で決まる量子化ノイズより大きい場合が多い。こ
のＡ／Ｄ変換器自体の発生するノイズがノイズフロアを
上昇させ、結果的にダイナミックレンジを悪化させると
いう課題もある。
【０００５】
【発明が解決しようとする課題】この発明は、上記の課
題を解決するためになされたもので、精度の低いＡ／Ｄ
変換ユニットを用いても高精度のＡ／Ｄ変換を行うこと
が可能なうえ、ノイズフロアを下げ、ダイナミックレン
ジを改善することが可能なＡ／Ｄ変換器を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、アナログ信号が印加される入力端子
に接続された第１のＡ／Ｄ変換ユニットを含む第１の系
統と、前記入力端子に接続され且つ２mの増幅率（ただ
し、ｍ＞０）を有する第１の増幅器と、該第１の増幅器
の出力に接続された第２のＡ／Ｄ変換ユニットと、該第
２のＡ／Ｄ変換ユニットの出力に接続され且つ２-mの増
幅率を有する第２の増幅器とを含む第２の系統と、前記
第１の系統の出力レベルに応じて、前記第１の系統と前
記第２の系統との出力のいずれかを出力端子に接続する
切り換え手段と、を具備することを特徴とするＡ／Ｄ変
換器、を提供する。
【０００７】前記切り換え手段は、前記第１の系統の出
力レベルが所定の切り換えレベルを越えたときには前記
出力端子を前記第１の系統の出力と接続し、前記第１の
系統の出力レベルが前記所定の切り換えレベルより小さ
くなったときには前記出力端子を前記第２の系統の出力
と接続するように動作することができる。
【０００８】前記切り換え手段は、前記第１の系統及び
前記第２の系統のうちのいずれか一方から他方に接続を
切り換えるとき、所定の期間にわたって、前記出力端子
において、前記一方の系統の出力レベルを漸減させなが
ら他方の系統の出力レベルを漸増させ、前記所定の期間
の経過後に前記他方の系統の出力を前記出力端子から出
力させるようにクロスフェード特性を有することが好ま
しい。
【０００９】また、前記切り換え手段は、前記出力端子
を前記第１の系統の出力から前記第２の系統の出力へ切
り換えさせる第１の切り換えレベルと、前記出力端子を
前記第２の系統の出力から前記第１の系統の出力へ切り
換えさせ且つ前記第１の切り換えレベルよりも高い第２
の切り換えレベルとを有するヒステリシス特性を有する
ことが好ましい。
【００１０】更に、前記入力端子に接続され且つ２kの
増幅率（ただし、ｋ＞０且つｋ≠ｍ）を有する増幅器
と、該増幅器の出力に接続されたＡ／Ｄ変換ユニット
と、該Ａ／Ｄ変換ユニットの出力に接続され且つ２-kの
増幅率を有する別の増幅器とを含む回路を少なくとも１
つ有する系統を設け、前記切り換え手段が、前記第１の
系統の出力レベルに応じて、該切り換え手段に接続され
た少なくとも３つの系統の出力のいずれかを出力端子に
接続するようにしてもよい。
【００１１】
【発明の実施の形態】以下、図１〜図３を用いて、この
発明に係るＡ／Ｄ変換器の一つの実施の形態を説明す
る。
【００１２】図１は、この発明に係るＡ／Ｄ変換器の一
つの実施の形態の構成を概略的に示すブロック図で、Ａ
／Ｄ変換器１０は、変換されるべきアナログ信号が加え
られる入力端子１と、該アナログ信号が変換された結果
得られるディジタル信号を出力する出力端子２とを有す
る。
【００１３】入力端子１は第１のＡ／Ｄ変換ユニットＡ
ＤＣ１及び第１の増幅器ＡＭＰ１１の入力側とに接続さ
れる。第１のＡ／Ｄ変換ユニットＡＤＣ１としては、精
度の低いＮビットのＡ／Ｄ変換ユニットを使用すること
が可能であり、また、第１の増幅器ＡＭＰ１１の増幅率
は２mである。ただし、Ｎは正の整数であり、ｍは０よ
り大きい正の数であればよく、整数でなくともよいが、
整数である方が演算処理が容易になる。例えば、民生用
ディジタル機器のＣＤプレーヤーでは、Ｎは１６前後、
ｍは３前後の値が用いられることが多い。
【００１４】第１のＡ／Ｄ変換ユニットＡＤＣ１の出力
側はレベル検出器ＬＤＥＴの入力側と切り換え器ＳＷの
第１の接点とに接続され、レベル検出器ＬＤＥＴの出力
側は切り換え器ＳＷの制御端子に接続される。一方、第
１の増幅器ＡＭＰ１１の出力側は第２のＡ／Ｄ変換ユニ
ットＡＤＣ２の入力側に接続され、第２のＡ／Ｄ変換ユ
ニットＡＤＣ２の出力側は第２の増幅器ＡＭＰ１２を介
して切り換え器ＳＷの第２の入力接点と接続される。
【００１５】第２のＡ／Ｄ変換ユニットＡＤＣ２も低精
度のＡ／Ｄ変換器であるが、その分解能は第１のＡ／Ｄ
変換ユニットＡＤＣ１と同じくＮビットであってもよい
し、Ｎビットでなくてもよいが、Ｎビットでない場合は
第２のＡ／Ｄ変換ユニットＡＤＣ２の分解能の方が第１
のＡ／Ｄ変換ユニットの分解能よりも高い方が好まし
い。また、第２の増幅器ＡＭＰ１２の増幅率は２-mに設
定される。切り換え器ＳＷの出力側は出力端子２に接続
される。
【００１６】いま入力端子１にアナログ信号が加えられ
たとすると、このアナログ信号は２系統に分配され、そ
の一方のアナログ信号は第１のＡ／Ｄ変換ユニットＡＤ
Ｃ１によってディジタル信号ｄ１へ変換されて出力され
る。２系統のうちの他方のアナログ信号は第１の増幅器
ＡＭＰ１１によって２m倍に増幅されてから第２のＡ／
Ｄ変換ユニットＡＤＣ２によってディジタル信号ｄ２へ
変換されて出力される。このディジタル信号ｄ２は更に
第２の増幅器ＡＭＰ１２に入力されて２-m倍に増幅され
てディジタル信号ｄ３として出力される。
【００１７】第１のＡ／Ｄ変換ユニットＡＤＣ１からの
ディジタル信号ｄ１はレベル検出器ＬＤＥＴと切り換え
器ＳＷの第１の入力接点に、また、第２の増幅器ＡＭＰ
１２からのディジタル信号ｄ３は切り換え器ＳＷの第２
の入力接点にそれぞれ印加される。レベル検出器ＬＤＥ
Ｔは第１のＡ／Ｄ変換ユニットＡＤＣ１から出力される
ディジタル信号ｄ１のレベルを監視し、ｄ１のレベルが
所定の切り換えレベルＬと等しいかＬよりも大きくなっ
たことを検出したとき、切り換え器ＳＷへ制御信号を送
って切り換え器ＳＷの第１の入力接点を出力端子２と接
続させ、逆に、ディジタル信号ｄ１のレベルが所定の切
り換えレベルＬよりも小さくなったことを検出したとき
には切り換え器ＳＷの第２の入力接点を出力端子２と接
続させる。この結果、第１のＡ／Ｄ変換ユニットＡＤＣ
１の出力するディジタル信号ｄ１のレベルが所定の切り
換えレベルＬよりも大きいか小さいかに応じて、出力端
子２からディジタル信号ｄ１又はディジタル信号ｄ３が
出力される。
【００１８】このように構成すると、第１の増幅器ＡＭ
Ｐ１１、第２のＡ／Ｄ変換ユニットＡＤＣ２及び第２の
増幅器ＡＭＰ１２を含む第２の系統の変換精度はＮ＋ｍ
ビットとなるので、入力されるアナログ信号のレベルが
小さいときには、第２の増幅器ＡＭＰ１２のディジタル
信号ｄ３が出力端子２から出力され、ノイズフロアを下
げるので、入力されるアナログ信号のレベルが低いとき
であっても、Ａ／Ｄ変換精度を向上させることができ、
ダイナミックレンジを改善できる。
【００１９】図１の構成においては、第１のＡ／Ｄ変換
ユニットＡＤＣ１と第２のＡ／Ｄ変換ユニットＡＤＣ２
とに特性のばらつきがあると、切り換え器ＳＷによる第
１の入力接点と第２の入力接点との間の切り換え時に切
り換えノイズが発生する。これを防止するために、クロ
スフェード特性を有するミキサを切り換え器ＳＷに設け
ることが好ましい。このためには、例えば、第１のＡ／
Ｄ変換ユニットＡＤＣ１から出力されるディジタル信号
ｄ１を第１の可変利得増幅器に、第２の増幅器ＡＭＰ１
２から出力されるディジタル信号ｄ３を第２の可変利得
増幅器にそれぞれ印加し、これらの可変利得増幅器の出
力を加算して出力端子２に出力するよう、切り換え器Ｓ
Ｗを構成する。
【００２０】図２は、こうしたクロスフェード特性を持
つ切り換え器ＳＷにおける第１の可変利得増幅器及び第
２の可変利得増幅器の利得の時間的変化を示している。
レベル検出器ＬＤＥＴは、ディジタル信号ｄ１のレベル
が所定の切り換えレベルＬに等しくなったかＬを越えた
ことを検出したとき、図に示すとおり、△ｔ秒の期間に
わたり、第２の可変利得増幅器の利得を漸減させると共
に、第１の可変利得増幅器の利得を漸増させ、逆に、デ
ィジタル信号ｄ１のレベルが所定の切り換えレベルＬよ
りも小さくなったことを検出したとき、△ｔ秒の期間に
わたり、第１の可変利得増幅器の利得を漸減させると共
に、第２の可変利得増幅器の利得を漸増させる。これに
より、第１のＡ／Ｄ変換ユニットＡＤＣ１と第２の増幅
器ＡＭＰ１２との間での急激な切り換えが防止される。
【００２１】また、切り換え器ＳＷへ入力される第１の
Ａ／Ｄ変換ユニットＡＤＣ１の出力レベルが所定の切り
換えレベルＬの付近で変動すると、第１のＡ／Ｄ変換ユ
ニットＡＤＣ１と第２の増幅器ＡＭＰ２との出力間の切
り換えが頻繁に起こることがある。これを防止するため
には、切り換え器ＳＷに２つの異なる切り換えレベルを
設定してヒステリシス特性を持たせることが好ましい。
【００２２】図３はこうしたヒステリシス特性の一例を
示しており、切り換えレベルＬAとそれよりも高い切り
換えレベルＬBとが設定されている。同図において、切
り換え器ＳＷは、第１のＡ／Ｄ変換ユニットＡＤＣ１の
出力レベルが低い方の切り換えレベルＬAよりも大きい
期間（時点ｔ１まで）、第１の変換ユニットＡＤＣ１の
出力を出力端子２に接続し、第１のＡ／Ｄ変換ユニット
ＡＤＣ１の出力レベルが切り換えレベルＬAよりも小さ
くなったとき（時点ｔ１）には第２の増幅器ＡＭＰ２の
出力を出力端子２に接続し、その後、第１のＡ／Ｄ変換
ユニットＡＤＣ１の出力レベルが高い方の切り換えレベ
ルＬBよりも大きくなったとき（時点ｔ２）、第１のＡ
／Ｄ変換ユニットＡＤ１の出力を出力端子２に接続する
ように動作する。これにより、第１のＡ／Ｄ変換ユニッ
トＡＤＣ１の出力レベルが時間的に変動しても、第１の
Ａ／Ｄ変換ユニットＡＤＣ１と第２の増幅器ＡＭＰ２と
の間での頻繁な切り換えが行われるのが防止される。
【００２３】これまで説明した図１に示す実施の形態
は、第１のＡ／Ｄ変換ユニットＡＤＣ１を含む一つの系
統と第２のＡ／Ｄ変換ユニットＡＤＣ２を含む別の系統
との２つの系統の出力の間で切り換えを行うものであっ
たが、こうした系統の数は２つに限られるものではな
い。図４は、この発明に係るＡ／Ｄ変換器の他の実施の
形態を概略的に示すブロック図で、図１に示す第１の実
施の形態に対して第３の系統を追加したものである。第
３の系統は、入力端子１に接続され、２kの増幅率を有
する第３の増幅器ＡＭＰ２１と、該増幅器の出力を受け
取る第３のＡ／Ｄ変換ユニットＡＤＣ３と、該Ａ／Ｄ変
換ユニットの出力を受け取る増幅率２-kの第４の増幅器
ＡＭＰ２２とを有し、第４の増幅器ＡＭＰ２２の出力は
切り換え器ＳＷの第３の入力接点に接続される。なお、
ｋはｍとは異なる正の数である。
【００２４】第３のＡ／Ｄ変換ユニットＡＤＣ３も低精
度のＡ／Ｄ変換器であってよく、その分解能は第１のＡ
／Ｄ変換ユニットＡＤＣ１と同じくＮビットであっても
よいし、Ｎビットでなくてもよいが、第３のＡ／Ｄ変換
ユニットＡＤＣ３の分解能の方が第１のＡ／Ｄ変換ユニ
ットＡＤＣ１の分解能よりも高い方が好ましい。
【００２５】入力端子１にアナログ信号が加えられたと
きの第１及び第２のＡ／Ｄ変換ユニットＡＤＣ１、ＡＤ
Ｃ２、レベル検出器ＬＤＥＴ、第１の増幅器ＡＭＰ１２
及び第２の増幅器ＡＭＰ１２の動作は、図１に示す実施
の形態に関して既に説明したとおりであるので、ここで
は重複して説明しないことにする。入力端子１に入力さ
れたアナログ信号は第３の増幅器ＡＭＰ２１によって２
k倍に増幅されてから第３のＡ／Ｄ変換ユニットＡＤＣ
３によってディジタル信号ｄ４へ変換されて出力され
る。このディジタル信号ｄ４は更に第４の増幅器ＡＭＰ
２２に入力されて２-k倍に増幅されてディジタル信号ｄ
５として出力される。
【００２６】レベル検出器ＬＤＥＴは、（１）第１のＡ
／Ｄ変換ユニットＡＤＣ１から出力されるディジタル信
号ｄ１の振幅が所定の第１の切り換えレベルＬ１よりも
大きいことを検出したとき、切り換え器ＳＷの第１の入
力接点を出力端子２と接続させ、（２）ディジタル信号
ｄ１の振幅が第１の切り換えレベルＬ１よりも小さく第
２の切り換えレベルＬ２よりも大きいことを検出したと
きには切り換え器ＳＷの第２の入力接点を出力端子２と
接続させ、（３）ディジタル信号ｄ１の振幅が第２の切
り換えレベルＬ２よりも小さいことを検出したときには
切り換え器ＳＷの第３の入力接点を出力端子２と接続さ
せるように動作する。
【００２７】この結果、第１のＡ／Ｄ変換ユニットＡＤ
Ｃ１の出力するディジタル信号ｄ１のレベルが切り換え
レベルＬ１、Ｌ２よりも大きいか小さいかに応じて、出
力端子２からディジタル信号ｄ１又はディジタル信号ｄ
３が出力される。
【００２８】このように構成すると、Ｎ＋ｍの変換精度
を有する第２の系統に加えて、第３の増幅器ＡＭＰ２
１、第３のＡ／Ｄ変換ユニットＡＤＣ３及び第４の増幅
器ＡＭＰ２２を含む変換精度がＮ＋ｋビットの第３の系
統を備えるので、入力されるアナログ信号のレベルが小
さいときには、第２の増幅器ＡＭＰ１２のディジタル信
号ｄ３又は第４の増幅器ＡＭＰ２２のディジタル信号ｄ
５が出力端子２から出力され、図１の実施の形態に比べ
て更にノイズフロアを下げることができるので、入力さ
れるアナログ信号のレベルが低いときであっても、Ａ／
Ｄ変換精度を向上させることができ、ダイナミックレン
ジを改善することができる。
【００２９】図４に示す実施の形態に関する説明は、切
り換え器ＳＷに３個以上の切り換えレベルを設定し、Ａ
／Ｄ変換ユニットと増幅器とを含む系統を３個以上設け
るようにしたＡ／Ｄ変換器にも当てはまることは、当業
者には明らかである。これにより、入力信号が小さくな
ったときにもＡ／Ｄ変換精度及びダイナミックレンジを
更に向上させることができる。
【００３０】
【発明の効果】以上、この発明に係るＡ／Ｄ変換器の一
つの実施の形態について詳細に説明したところから明ら
かなとおり、この発明は、精度の低いＡ／Ｄ変換ユニッ
トを用いても、入力信号レベルが小さいときの変換精度
を実質的に高めることが可能になるという格別の効果を
奏する。
【図面の簡単な説明】
【図１】この発明に係るＡ／Ｄ変換器の一つの実施の形
態の構成を概略的に示すブロック図である。
【図２】図１の切り換え器が持ち得るクロスフェード特
性の一例を示す図である。
【図３】図１の切り換え器が持ち得るヒステリシス特性
の一例を示す図である。
【図４】この発明に係るＡ／Ｄ変換器の他のの実施の形
態の構成を概略的に示すブロック図である。
【図５】従来のＡ／Ｄ変換処理を示す図である。
【符号の説明】
１：入力端子、 ２：出力端子、 ＡＤＣ１：第１のＡ
／Ｄ変換ユニット、ＡＤＣ２：第２のＡ／Ｄ変換ユニッ
ト、 ＡＭＰ１１：第１の増幅器、ＡＭＰ１２：第２の
増幅器、 ＬＤＥＴ：レベル検出器、 ＳＷ：切り換え
器ＡＤＣ３：第３のＡ／Ｄ変換ユニット、 ＡＭＰ２
１：第３の増幅器、ＡＭＰ２２：第４の増幅器

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 アナログ信号が印加される入力端子に接
    続された第１のＡ／Ｄ変換ユニットを含む第１の系統
    と、 前記入力端子に接続され且つ２mの増幅率（ただし、ｍ
    ＞０）を有する第１の増幅器と、該第１の増幅器の出力
    に接続された第２のＡ／Ｄ変換ユニットと、該第２のＡ
    ／Ｄ変換ユニットの出力に接続され且つ２-mの増幅率を
    有する第２の増幅器とを含む第２の系統と、 前記第１の系統の出力レベルに応じて、前記第１の系統
    と前記第２の系統との出力のいずれかを出力端子に接続
    する切り換え手段と、を具備することを特徴とするＡ／
    Ｄ変換器。
  2. 【請求項２】 前記切り換え手段は、前記第１の系統の
    出力レベルが所定の切り換えレベルを越えたときには前
    記出力端子を前記第１の系統の出力と接続し、前記第１
    の系統の出力レベルが前記所定の切り換えレベルより小
    さくなったときには前記出力端子を前記第２の系統の出
    力と接続することを特徴とする、請求項１記載のＡ／Ｄ
    変換器。
  3. 【請求項３】 前記切り換え手段が、前記第１の系統及
    び前記第２の系統のうちのいずれか一方から他方に接続
    を切り換えるとき、所定の期間にわたって、前記出力端
    子において、前記一方の系統の出力レベルを漸減させな
    がら他方の系統の出力レベルを漸増させ、前記所定の期
    間の経過後に前記他方の系統の出力を前記出力端子から
    出力させることを特徴とする、請求項２記載のＡ／Ｄ変
    換器。
  4. 【請求項４】 前記切り換え手段が、前記出力端子を前
    記第１の系統の出力から前記第２の系統の出力へ切り換
    えさせる第１の切り換えレベルと、前記出力端子を前記
    第２の系統の出力から前記第１の系統の出力へ切り換え
    させ且つ前記第１の切り換えレベルよりも高い第２の切
    り換えレベルとを有することを特徴とする、請求項２記
    載のＡ／Ｄ変換器。
  5. 【請求項５】 前記入力端子に接続され且つ２kの増幅
    率（ただし、ｋ＞０且つｋ≠ｍ）を有する増幅器と、該
    増幅器の出力に接続されたＡ／Ｄ変換ユニットと、該Ａ
    ／Ｄ変換ユニットの出力に接続され且つ２-kの増幅率を
    有する別の増幅器とを含む回路を少なくとも１つ有する
    系統を更に備え、前記切り換え手段は、前記第１の系統
    の出力レベルに応じて、該切り換え手段に接続された少
    なくとも３つの系統の出力のいずれかを出力端子に接続
    することを特徴とする、請求項１記載のＡ／Ｄ変換器。
JP10149844A 1998-05-29 1998-05-29 高精度ａ／ｄ変換器 Pending JPH11340831A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10149844A JPH11340831A (ja) 1998-05-29 1998-05-29 高精度ａ／ｄ変換器
US09/321,497 US6172635B1 (en) 1998-05-29 1999-05-27 Highly accurate A/D converter
EP99304117A EP0966105A3 (en) 1998-05-29 1999-05-27 A/D Converter
CA002272805A CA2272805C (en) 1998-05-29 1999-05-28 Highly accurate a/d converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10149844A JPH11340831A (ja) 1998-05-29 1998-05-29 高精度ａ／ｄ変換器

Publications (1)

Publication Number Publication Date
JPH11340831A true JPH11340831A (ja) 1999-12-10

Family

ID=15483899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10149844A Pending JPH11340831A (ja) 1998-05-29 1998-05-29 高精度ａ／ｄ変換器

Country Status (4)

Country Link
US (1) US6172635B1 (ja)
EP (1) EP0966105A3 (ja)
JP (1) JPH11340831A (ja)
CA (1) CA2272805C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035395B2 (en) 2000-01-31 2006-04-25 Toa Corporation Digital communication system
JP2010161774A (ja) * 2009-01-09 2010-07-22 Akg Acoustics Gmbh アナログ入力信号をデジタル出力信号に変換する方法
WO2011059034A1 (ja) * 2009-11-13 2011-05-19 シンフォニアテクノロジー株式会社 Ａ／ｄ変換装置、制振装置及びこれらを搭載した車両
JP2013514711A (ja) * 2009-12-17 2013-04-25 ネクストウィル カンパニー，リミテッド 広帯域無線システム
JP2015130722A (ja) * 2014-01-06 2015-07-16 ローム株式会社 スイッチング電源制御回路

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4276745B2 (ja) * 1999-08-27 2009-06-10 エヌエックスピー ビー ヴィ ２つのａ／ｄ変換器を有する信号合成回路
WO2003009478A2 (en) * 2001-07-17 2003-01-30 Honeywell International Inc. Dual analog-to-digital converter system for increased dynamic range
DE502004010246D1 (de) 2004-12-13 2009-11-26 Agfa Gevaert Healthcare Gmbh Vorrichtung zum Auslesen von in einer Speicherleuchtstoffschicht gespeicherter Röntgeninformation
GB2433851A (en) * 2006-02-01 2007-07-04 Bookham Technology Plc Optical receiver which selects between a digital signal produced by a high gain path and a digital signal produced by a low gain path
US7952502B2 (en) * 2008-08-29 2011-05-31 Broadcom Corporation Imbalance and distortion cancellation for composite analog to digital converter (ADC)
DE102009012562A1 (de) * 2009-03-11 2010-09-16 Rohde & Schwarz Gmbh & Co. Kg Vorrichtung zum Analog-Digital-Wandeln von Signalen in einem großen Dynamikbereich
US9106197B2 (en) * 2012-08-10 2015-08-11 Broadcom Corporation Systems and methods to suppress noise and idle tones
US9391576B1 (en) 2013-09-05 2016-07-12 Cirrus Logic, Inc. Enhancement of dynamic range of audio signal path
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
US9525940B1 (en) 2014-03-05 2016-12-20 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9337795B2 (en) 2014-09-09 2016-05-10 Cirrus Logic, Inc. Systems and methods for gain calibration of an audio signal path
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
US9584911B2 (en) 2015-03-27 2017-02-28 Cirrus Logic, Inc. Multichip dynamic range enhancement (DRE) audio processing methods and apparatuses
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9397685B1 (en) * 2015-07-23 2016-07-19 Texas Instruments Incorporated Sensor with low power model based feature extractor
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
US10784881B1 (en) * 2019-11-15 2020-09-22 Liquid Instruments Pty Ltd. Blended anti-aliasing analog-to-digital conversion for digital test and measurement devices
CN113126670A (zh) * 2021-03-31 2021-07-16 武汉益邦汽车技术有限公司 一种lpg汽化装置的控制方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3606893A1 (de) * 1986-03-03 1987-09-10 Zdzislaw Gulczynski Analog-digital-wandler
JPH065819B2 (ja) * 1989-06-29 1994-01-19 ヤマハ株式会社 Ａ／ｄ変換装置
US4985702A (en) * 1990-04-02 1991-01-15 Triquint Semiconductor, Inc. Analog to digital converter with second order error correction
US5250948A (en) * 1991-12-19 1993-10-05 Eastman Kodak Company High level resolution enhancement for dual-range A/D conversion
JPH06338796A (ja) * 1993-05-27 1994-12-06 Nec Corp 受信機

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035395B2 (en) 2000-01-31 2006-04-25 Toa Corporation Digital communication system
JP2010161774A (ja) * 2009-01-09 2010-07-22 Akg Acoustics Gmbh アナログ入力信号をデジタル出力信号に変換する方法
WO2011059034A1 (ja) * 2009-11-13 2011-05-19 シンフォニアテクノロジー株式会社 Ａ／ｄ変換装置、制振装置及びこれらを搭載した車両
JP2011109222A (ja) * 2009-11-13 2011-06-02 Sinfonia Technology Co Ltd Ａ／ｄ変換装置、制振装置及びこれらを搭載した車両
US8538630B2 (en) 2009-11-13 2013-09-17 Sinfonia Technology Co., Ltd. A/D conversion device and vibration damping apparatus for automobile using the A/D conversion device
JP2013514711A (ja) * 2009-12-17 2013-04-25 ネクストウィル カンパニー，リミテッド 広帯域無線システム
JP2015130722A (ja) * 2014-01-06 2015-07-16 ローム株式会社 スイッチング電源制御回路

Also Published As

Publication number Publication date
CA2272805C (en) 2007-05-01
EP0966105A3 (en) 2003-05-02
CA2272805A1 (en) 1999-11-29
US6172635B1 (en) 2001-01-09
EP0966105A2 (en) 1999-12-22

Similar Documents

Publication Publication Date Title
JPH11340831A (ja) 高精度ａ／ｄ変換器
JP2533062Y2 (ja) アナログディジタル変換回路
US4857927A (en) Dither circuit having dither level changing function
KR20070065368A (ko) 아날로그-디지털 변환을 위한 방법 및 장치
EP1244218A1 (en) Analog-to-digital converter unit with improved resolution
JP2002118464A (ja) 減衰したアナログ信号を用いたアナログ／デジタルのための方法と装置
US4498072A (en) A/D Converter having a self-bias circuit
JPH07273650A (ja) 非線形信号用のａ／ｄ変換回路
US11699423B1 (en) Apparatus for noise reduction in audio signal processing
JP3270256B2 (ja) デジタル信号処理装置
KR100452575B1 (ko) 디지털로이득제어된증폭디바이스및그러한디바이스를사용한카메라
JP2722351B2 (ja) 撮像信号処理装置
JPH01241223A (ja) アナログディジタル変換装置
JP2002064349A (ja) アナログ信号入力装置
JP2007049686A (ja) イメージセンサ用読み出し回路およびそのアナログ−デジタル変換方法
JP2007096507A (ja) オーディオ信号増幅装置
JPH0793579B2 (ja) Ｄ／ａ変換装置
JP3261590B2 (ja) アナログ信号入力装置
KR19990008858A (ko) 기능별 신호의 레벨차 보정을 위한 프리앰프
JPS62152087A (ja) 乗算回路
JPH02207620A (ja) ゲイン切換付ｄ／ａ変換装置
JPH08181612A (ja) Ｄ／ａ変換装置
JPH07123005A (ja) Ａ／ｄ変換器
JPS5961308A (ja) ゲインスイツチ制御方式
JPS58153418A (ja) 浮動小数点アナログ・デジタル変換器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041015