JPH0677946A - デジタル通信方式 - Google Patents

Abstract

(57)【要約】 【目的】 一方のエリアには複数の通信装置が存在する
場合において、２個のエリア間のデジタル伝送路内のタ
イムスロットの収容効率を高め、各エリアでのハード量
を小さくする。 【構成】 第２のエリアＡＲ２に存在する通信装置３
０，４０に関係なく第２のエリアを単位にデジタル伝送
路１の所定タイムスロットを割付ける。その所定タイム
スロットに第２のエリア内のいずれかの通信装置を指定
する装置識別情報が挿入されるビットを設ける。そし
て、少なくとも第１のエリアＡＲ１には所定タイムスロ
ットに装置識別情報を挿入する装置識別情報設定手段１
６，２６を設けると共に、第２のエリアには所定タイム
スロットに挿入されている装置識別情報を検出していず
れかの通信装置を通信可能とさせる識別情報検出手段５
６，５７を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル伝送路を介し
た２つのエリアに１：Ｎで設置された通信装置間のデジ
タル通信方式に関するものである。

【０００２】

【従来の技術】実際上、２つのエリアの一方に１個の通
信機能を有する装置（以下、通信装置と呼ぶ）が設置さ
れ、他方に２以上の通信装置が設置され、１個のデジタ
ル伝送路（ハイウェイ）を介して通信を行なうことがあ
る。例えば、交換機試験装置が離間して設けられた２以
上の交換機に対して共通のデジタル伝送路を介して試験
することがある。

【０００３】このような２つのエリアに１：Ｎで設けら
れた通信装置間の従来のデジタル通信方式は、図２に示
すようなものであった。なお、図２は、一方のエリアに
設けられた複数の通信装置が２個の場合を示している。

【０００４】図２において、２個のエリアＡＲ１及びＡ
Ｒ２間はデジタル伝送路（ハイウェイ）１によって接続
されている。一方のエリアＡＲ１には、通信装置１０及
びデジタル変換装置２０が設けられ、他方のエリアＡＲ
２には、２個の通信装置３０及び４０と、デジタル変換
装置５０とが設けられている。

【０００５】通信装置１０は、プロセッサブロック（Ｍ
ＰＵ）１１と、メモリブロック（ＲＯＭ／ＲＡＭ）１２
と、２個の調歩同期回線用データレシーバ／トランスミ
ッタ（ＵＡＲＴ）１３及び１４とから構成されている。

【０００６】プロセッサブロック１１は、当該装置の主
制御を行なうものであり、装置間の通信をデータレシー
バ／トランスミッタ１３又は１４を介して行なう。メモ
リブロック１２は、プロセッサブロック１１が実施する
処理の手順、判断基準等のプログラムが蓄積されている
ＲＯＭと、送信又は受信に係るデータを一時保管するた
めのＲＡＭとからなる。データレシーバ／トランスミッ
タ１３及び１４は、この従来例の場合、調歩同期回線用
のものであって、所定速度（１２００b/s 及び９６００
b/s)のデータ（以下、データレシーバ／トランスミッタ
が授受するデータをＵＡＲＴデータと呼ぶ）を受信して
プロセッサブロック１１の制御下でメモリブロック１２
に格納させたり、メモリブロック１２に格納されている
データをプロセッサブロック１１の制御下で所定速度の
ＵＡＲＴデータとして出力したりするものである。ここ
で、データレシーバ／トランスミッタ１３は通信装置３
０に対応し、データレシーバ／トランスミッタ１４は通
信装置４０に対応したものである。なお、データレシー
バ／トランスミッタ１３及び１４は、他の同期方式及び
他の速度に対するものであっても良い。

【０００７】デジタル変換装置２０は、ハイウェイイン
タフェース部（ＨＷＩＦ）２１と、タイミング発生回路
（ＴＩＭ）２２と、２個の速度変換回路２３及び２４と
から構成されている。

【０００８】速度変換回路２３は、通信装置１０とで授
受する１２００b/s のＵＡＲＴデータと、デジタル伝送
路１のタイムスロット内の１ビットデータ（８Ｋb/s ）
との双方向変換を行なうものである。速度変換回路２４
は、通信装置１０とで授受する９６００b/s のＵＡＲＴ
データと、デジタル伝送路１のタイムスロット内の４ビ
ットデータ（３２Ｋb/s ）の双方向変換を行なうもので
ある。ハイウェイインタフェース部２１は、デジタル伝
送路１対応のハイウェイインタフェース機能を有するも
のである。タイミング発生回路２２は、ハイウェイイン
タフェース部２１からの基本クロックに基づいて、速度
変換回路２３又は２４に対してそれぞれの既当タイムス
ロットの指定ブロックや、速度変換用の基準クロックを
供給するものである。

【０００９】通信装置３０及び４０は、上述の通信装置
１０とほぼ同様な構成を有する。但し、通信装置３０及
び４０はそれぞれ、１個のデータレシーバ／トランスミ
ッタ３２又は４２だけを有する。デジタル変換装置５０
は、上述のデジタル変換装置２０とほぼ同様な構成を有
する。但し、２個の速度変換回路５３及び５４の一方は
通信装置３０に接続され、他方は通信装置４０に接続さ
れている。

【００１０】図３は、この従来例におけるデジタル伝送
路１内のハイウェイのタイムスロットの割付け例を示す
ものである。例えば、速度変換回路２３や速度変換装置
５３からのデータに対してはタイムスロットＴＳ（ｎ＋
２）が固定的に割り付けられ、速度変換装置２４や速度
変換装置５４からのデータに対してはタイムスロットＴ
Ｓ（ｎ＋１）が固定的に割付けられている。すなわち、
この従来例では、デジタル伝送路１におけるタイムスロ
ットの位置が通信先（通信元）の装置３０又は４０を規
定しており、制御チャネル等によって通信先（通信元）
の装置を特定する操作は不要となっている。

【００１１】以上の構成において、通信装置１０及び３
０間の通信は、通信装置１０のプロセッサブロック１１
−データレシーバ／トランスミッタ１３、デジタル変換
装置２０内の速度変換回路２３−ハイウェイインタフェ
ース部２１、デジタル伝送路１（タイムスロットＴＳ
（ｎ＋２））、デジタル変換装置５０のハイウェイイン
タフェース部５１−速度変換回路５３、通信装置３０の
データレシーバ／トランスミッタ３３、プロセッサブロ
ック３１のルートで行なわれる。他方、通信装置１０及
び４０間の通信は、通信装置１０のプロセッサブロック
１１−データレシーバ／トランスミッタ１４、デジタル
変換装置２０内の速度変換回路２４−ハイウェイインタ
フェース部２１、デジタル伝送路１（タイムスロットＴ
Ｓ（ｎ＋１））、デジタル変換装置５０のハイウェイイ
ンタフェース部５１−速度変換回路５４、通信装置４０
のデータレシーバ／トランスミッタ４３、プロセッサブ
ロック４１のルートで行なわれる。

【００１２】

【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ通信方式においては、２つのエリア間の
通信にも拘らず、デジタル伝送路（ハイウェイ）１内の
タイムスロットを、一方のエリアＡＲ２に存在する通信
装置の数である２個だけ専有してしまい、伝送路の収容
効率が悪くなるという問題点がある。

【００１３】また、通信装置１０には、相手エリアＡＲ
２の通信装置の数に等しい２個のデータレシーバ／トラ
ンスミッタ１３及び１４が必要になり、両デジタル交換
装置２０及び５０にもそれぞれその数の速度変換回路２
３及び２４、並びに、５３及び５４が必要となり、ハー
ド量が大きくなることから不経済となるという問題点も
あった。

【００１４】このような問題は、一方のエリアに存在す
る通信装置が２個の場合だけでなく、３個以上の場合に
も同様に生じるものである。

【００１５】本発明は、以上の点を考慮してなされたも
のであり、デジタル伝送路を介して通信する２個のエリ
アの一方には複数の通信装置が存在し、他方のエリアに
は１個の通信装置が存在する場合において、２エリア間
のデジタル伝送路内のタイムスロットの収容効率を向上
できると共に、各エリアでのハード量を小さくできるデ
ータ通信方式を提供しようとしたものである。

【００１６】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、１個の通信装置を収容した第１
のデジタル変換装置を有する第１のエリアと、複数の通
信装置を収容した第２のデジタル変換装置に収容された
第２のエリアとがデジタル伝送路で接続され、第１のエ
リアにおける通信装置と第２のエリアのいずれかの通信
装置とで通信を行なうデジタル通信方式において、第２
のエリアに存在する通信装置に関係なく第２のエリアを
単位にデジタル伝送路の所定タイムスロットを割付ける
と共に、その所定タイムスロットに第２のエリア内のい
ずれかの通信装置を指定する装置識別情報が挿入される
ビットを設けた。また、少なくとも第１のエリアには所
定タイムスロットに装置識別情報を挿入する装置識別情
報設定手段を設けると共に、第２のエリアには所定タイ
ムスロットに挿入されている装置識別情報を検出してい
ずれかの通信装置を通信可能とさせる識別情報検出手段
を設けた。

【００１７】ここで、第２のエリアに所定タイムスロッ
トに装置識別情報を挿入する装置識別情報設定手段を設
けると共に、第１のエリアに所定タイムスロットに挿入
されている装置識別情報を検出する識別情報検出手段と
を設けることが好ましい。

【００１８】

【作用】本発明は、第２のエリアに複数の通信装置が存
在しても、デジタル伝送路は第１のエリア及び第２のエ
リア間を接続するので、第２のエリアに存在する通信装
置に関係なく第２のエリアを単位にデジタル伝送路の所
定タイムスロットを割付けることとし、タイムスロット
の収容効率を高め、また、タイムスロットの割付けを簡
単にしたことによって構成をも簡単にしたものである。
そして、このようにしても通信装置間の通信を実行でき
るように、その所定タイムスロットに第２のエリア内の
いずれかの通信装置を指定する装置識別情報が挿入され
るビットを設け、少なくとも第１のエリアには所定タイ
ムスロットに装置識別情報を挿入する装置識別情報設定
手段を設けると共に、第２のエリアには所定タイムスロ
ットに挿入されている装置識別情報を検出していずれか
の通信装置を通信可能とさせる識別情報検出手段を設け
ることとした。

【００１９】ここで、装置識別情報を双方向に授受でき
るように、第２のエリアに所定タイムスロットに装置識
別情報を挿入する装置識別情報設定手段を設けると共
に、第１のエリアに所定タイムスロットに挿入されてい
る装置識別情報を検出する識別情報検出手段とを設け
て、通信開始の主導権をいずれのエリアの通信装置も持
つことができるようにしたり、第２のエリアの複数の通
信装置との通信を並行的に実行できるようにすることが
好ましい。

【００２０】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら詳述する。ここで、図１がこの実施例に係る機能ブロ
ック図であり、図２との同一、対応部分には同一符号を
付して示している。

【００２１】図１に示すように、エリアＡＲ２における
通信装置３０及び４０の詳細構成は従来と同様である。
しかし、エリアＡＲ１における通信装置１０及びデジタ
ル変換装置２０、エリアＡＲ２におけるデジタル変換装
置５０の詳細構成が従来とは異なっている。

【００２２】この実施例の通信装置１０は、プロセッサ
ブロック（ＭＰＵ）１１、メモリブロック（ＲＯＭ／Ｒ
ＡＭ）１２、調歩同期回線用データレシーバ／トランス
ミッタ（ＵＡＲＴ）１５及び相手装置指定ビット保持部
１６から構成されている。

【００２３】プロセッサブロック１１は、通信相手が通
信装置３０か通信装置４０かによってデータレシーバ／
トランスミッタ１５に対して回線速度を設定するもので
あり、また、通信相手が通信装置３０か通信装置４０か
によって定まる相手装置指定ビット（装置識別情報）を
相手装置指定ビット保持部１６に設定するものである。
以上の点を除き、他の機能は従来のプロセッサブロック
と同様である。メモリブロック１２は従来と同一のもの
である。データレシーバ／トランスミッタ１５は、複数
の回線速度（例えば１２００b/s 及び９６００b/s ）に
対応可能なものであり、プロセッサブロック１１によっ
て設定された回線速度に応じて受信処理及び送信処理を
実行するものである。相手装置指定ビット保持部１６
は、プロセッサブロック１１によって設定された相手装
置指定ビットを保持してデジタル変換装置２０に通知す
るものである。例えば、相手装置が通信装置３０の場合
に「０」が、通信装置４０の場合に「１」が設定され
る。

【００２４】デジタル変換装置２０は、ハイウェイイン
タフェース部（ＨＷＩＦ）２１、タイミング発生回路
（ＴＩＭ）２２、セレクタ回路（ＳＥＬ）２５及びドロ
ッパ／インサータ（Ｄ／Ｉ）２６から構成されている。

【００２５】ハイウェイインタフェース部２１は、従来
と同様に、デジタル伝送路（ハイウェイ）１とのインタ
フェースを行なうものである。タイミング発生回路２２
は、ハイウェイインタフェース部２１から与えられた基
本クロックに同期して、速度変換用の２種類のクロック
（８KHz 及び３２KHz ）を発生してセレクタ回路２５に
与えると共に、既当タイムスロット指定クロックと相手
装置識別ビットの検出／挿入タイミング信号とを発生し
てドロッパ／インサータ２６に与えるものである。セレ
クタ回路２５は、相手装置指定ビット保持部１６に設定
されている相手装置指定ビットによって、２種類の速度
変換用クロックの一方を選択するものである。相手装置
指定ビットが通信装置３０を指定している場合には８KH
z クロックを選択し、相手装置指定ビットが通信装置４
０を指定している場合には３２KHz クロックを選択す
る。ドロッパ／インサータ２６は、速度変換用クロック
に基づいて、データレシーバ／トランスミッタ１５から
の１２００b/s 又は９６００b/s のＵＡＲＴデータをハ
イウェイデータに変換し、既当タイムスロット指定クロ
ックに基づいたタイムスロットに挿入し、この際に相手
装置識別ビットの検出／挿入タイミング信号が明らかに
したタイムスロットの所定位置のビットに相手装置識別
ビットを挿入するものである。また、ドロッパ／インサ
ータ２６は、既当タイムスロット指定クロックが指定し
ているタイムスロットに挿入されているハイウェイデー
タを、速度変換用クロックに基づいて、１２００b/s 又
は９６００b/s のＵＡＲＴデータに変換してデータレシ
ーバ／トランスミッタ１５に与えるものである。

【００２６】図４は、この実施例におけるエリアＡＲ２
に向かうタイムスロットの割付け例を示すものである。
ＵＡＲＴデータが１２００b/s 又は９６００b/s のいず
れの速度であっても、同一のタイムスロットＴＳ（ｎ＋
１）に割り付けられている。また、このタイムスロット
ＴＳ（ｎ＋１）の先頭ビットには、相手装置指定ビット
ＳＰが挿入されている。すなわち、この実施例では、装
置対応ではなくエリア対応にタイムスロットが割り付け
られており、そのタイムスロットの中に装置を特定する
情報が盛り込まれている。

【００２７】エリアＡＲ２におけるデジタル変換装置５
０は、ハイウェイインタフェース部（ＨＷＩＦ）５１、
タイミング発生回路（ＴＩＭ）５２、セレクタ回路（Ｓ
ＥＬ）５５、ドロッパ／インサータ（Ｄ／Ｉ）５６及び
受信装置識別回路５７から構成されている。

【００２８】受信装置識別回路５７は、タイミング発生
回路５２からの識別タイミング信号に基づいて、ハイウ
ェイデータ内の相手装置識別ビットの状態を検出し、通
信装置１０の通信相手が通信装置３０か通信装置４０か
を識別してラッチするものである。

【００２９】ハイウェイインタフェース部５１、タイミ
ング発生回路５２、セレクタ回路５５及びドロッパ／イ
ンサータ５６は、エリアＡＲ１におけるデジタル変換装
置２０の対応要素とほぼ同様な機能を行なうものであ
る。しかし、以下のような相違点を有する。タイミング
発生回路５２は、受信装置識別回路５７に対する識別タ
イミング信号も発生する。セレクタ回路５５は、受信装
置識別回路５７からの受信装置識別信号を選択制御信号
として取り込む。ドロッパ／インサータ５６は、相手装
置識別ビットを受信装置識別回路５７に与える。また、
ドロッパ／インサータ５６は、受信装置識別回路５７か
らの受信装置識別信号を回線速度信号として取り込み、
その速度に応じたハイウェイデータ及びＵＡＲＴデータ
間の変換を行なう。さらに、ドロッパ／インサータ５６
は、受信装置識別回路５７からの受信装置識別信号が指
示している通信装置３０又は４０との間でＵＡＲＴデー
タを授受し、他の通信装置４０又は３０に対しては未使
用回線としてマーク信号を送出する。

【００３０】次に、以上の構成を有する実施例のデジタ
ル通信方式の動作を説明する。

【００３１】通信装置１０が通信装置３０と通信したい
場合には、通信装置１０のプロセッサブロック１１は相
手装置指定ビット保持部１６に通信装置３０を指示する
「０」をセットし、データレシーバ／トランスミッタ１
５にも１２００b/s の回線速度を設定する。相手装置指
定ビット「０」の設定により、デジタル変換装置２０内
部では、セレクタ回路２５にて８KHz の速度変換用クロ
ックが選択されてドロッパ／インサータ２６に与えられ
る。データレシーバ／トランスミッタ１５から回線速度
１２００b/s で出力された装置信号は、ドロッパ／イン
サータ２６によって８KHz のクロックでサンプリングさ
れ、所定のタイムスロットＴＳ（ｎ＋１）の所定のビッ
ト位置Ｄ３に挿入され、また、相手装置指定ビットも所
定のタイムスロットＴＳ（ｎ＋１）の所定のビット位置
（例えば先頭）ＳＰに挿入される。このように変換され
たハイウェイデータがハイウェイインタフェース部２１
を介してデジタル伝送路１に送信される。

【００３２】エリアＡＲ２では、デジタル伝送路１から
のハイウェイデータがハイウェイインタフェース部５１
を介してドロッパ／インサータ５６に与えられる。この
ようなハイウェイデータに含まれている相手装置指定ビ
ットＳＰは、受信装置識別回路５７によって解析され、
今回の場合には、通信相手が通信装置３０であることを
認識される。その結果、セレクタ回路５５によって８KH
z の速度変換用クロックが選択されてドロッパ／インサ
ータ５６に与えられ、タイムスロットＴＳ（ｎ＋１）内
の所定ビットＤ３がＵＡＲＴデータに変換されて通信装
置３０に与えられる。同時に、通信装置４０に対しては
マーク信号が送出される。

【００３３】他方、通信装置３０から通信装置１０に返
信する場合には、通信装置３０のデータレシーバ／トラ
ンスミッタ３３からデジタル変換装置５０のドロッパ／
インサータ５６にＵＡＲＴデータが与えられる。ドロッ
パ／インサータ５６は、相手装置指定ビットＳＰが通信
装置３０を指示しているので、セレクタ回路５５からの
８KHz の速度変換用クロックに基づいて、そのＵＡＲＴ
データをハイウェイデータの所定のタイムスロットに挿
入してハイウェイインタフェース部５１を介してデジタ
ル伝送路１に送出する。デジタル伝送路１を介したハイ
ウェイデータは、ハイウェイインタフェース部２１を介
してドロッパ／インサータ２６に与えられ、設定されて
いる回線速度に応じたハイウェイデータからＵＡＲＴデ
ータへの変換を行なって通信装置１０に与える。

【００３４】これに対して、通信装置１０が通信装置４
０と通信したい場合には、通信装置１０のプロセッサブ
ロック１１は相手装置指定ビット保持部１６に通信装置
４０を指示する「１」をセットし、データレシーバ／ト
ランスミッタ１５にも９６００b/s の回線速度を設定す
る。相手装置指定ビット「１」の設定により、デジタル
変換装置２０内部では、セレクタ回路２５にて３２KHz
の速度変換用クロックが選択されてドロッパ／インサー
タ２６に与えられる。データレシーバ／トランスミッタ
１５から回線速度９６００b/s で出力されたＵＡＲＴデ
ータは、ドロッパ／インサータ２６によって３２KHz の
クロックでサンプリングされ、所定のタイムスロットＴ
Ｓ（ｎ＋１）の所定のビット位置Ｄ１〜Ｄ３に挿入さ
れ、また、相手装置指定ビットも所定のタイムスロット
ＴＳ（ｎ＋１）の所定のビット位置（例えば先頭）ＳＰ
に挿入される。このように変換されたハイウェイデータ
がハイウェイインタフェース部２１を介してデジタル伝
送路１に送信される。

【００３５】エリアＡＲ２では、デジタル伝送路１から
のハイウェイデータがハイウェイインタフェース部５１
を介してドロッパ／インサータ５６に与えられる。この
ようなハイウェイデータに含まれている相手装置指定ビ
ットＳＰは、受信装置識別回路５７によって解析され、
今回の場合には、通信相手が通信装置４０であることを
認識される。その結果、セレクタ回路５５によって３２
KHz の速度変換用クロックが選択されてドロッパ／イン
サータ５６に与えられ、タイムスロットＴＳ（ｎ＋１）
内の所定ビットＤ１〜Ｄ３がＵＡＲＴデータに変換され
て通信装置４０に与えられる。同時に、通信装置３０に
対してはマーク信号が送出される。

【００３６】なお、通信装置４０から通信装置１０への
送信動作は、通信装置３０から通信装置１０への送信動
作と同様であるので説明を省略する。

【００３７】従って、上記実施例によれば、エリアＡＲ
２に２個の通信装置３０及び４０が設置されていていず
れの通信装置も通信が可能であっても、上述のようにエ
リア単位にタイムスロットを割り当てているので、必要
なタイムスロットは１個であり、タイムスロットの収容
効率を従来より高めることができる。

【００３８】因に、制御チャネル等を用いて、同一のエ
リアに設置されている通信装置を特定することで、必要
なタイムスロットを１個にするものは存在するが、この
実施例では、制御チャネルを利用した通信装置の特定操
作が不要であって、制御チャネルが存在しない通信シス
テムに特に有効に機能する。

【００３９】また、エリア単位にタイムスロットを割り
当てているので、通信装置１０におけるデータレシーバ
／トランスミッタ１５や、速度変換機能を担うドロッパ
／インサータ２６及び５６等を、通信相手が通信装置３
０及び４０のいずれであっても共通の利用でき、その結
果、全体のシステム構成を簡単かつ経済的なものとする
ことができる。

【００４０】なお、上記実施例においては、通信装置１
０が通信の主導権（通信開始の権利）を有するものを示
したが、本発明はこれに限定されず、通信装置３０及び
４０が通信を開始できるものであっても良い。この場合
には、エリアＡＲ２側に、通信に供する装置を識別する
ための情報を設定する機能を持たせ、エリアＡＲ１側に
送信元装置を識別する回路部分が必要となる。

【００４１】また、上記実施例においては、一方のエリ
アＡＲ２に設定されている通信装置が２個のものを示し
たが、３個以上設置されている場合にも本発明を適用す
ることができる。この場合には、タイムスロット内の相
手装置識別情報に２ビット以上割くことになる。

【００４２】さらに、複数の通信装置を有するエリア側
からのタイムスロットにも装置識別情報を含めるように
すると、一方のエリアの１個の通信装置と他方のエリア
の複数の通信装置との通信をほぼ並行的に行なうことが
できるようになる。

【００４３】さらにまた、上記実施例においては、ある
エリアに設置される複数の通信装置の速度が異なるもの
を示したが、同一速度の場合にも本発明を適用すること
ができる。

【００４４】なお、本発明において、複数の通信装置を
有するエリアとは、同一のデジタル変換装置に収容され
ている複数の通信装置が存在する領域を意味し、複数の
通信装置が広範囲に存在している場合をも含むものであ
る。

【００４５】また、本発明は、同一エリア内の複数の通
信装置対応に速度変換回路等を有するものであっても良
い。

【００４６】さらに、１個の通信装置を有するエリアＡ
Ｒ１は、通信装置を１個以上有する図示しないエリアと
通信できるものであっても良い。

【００４７】

【発明の効果】以上のように、本発明によれば、複数の
通信装置を有する第２のエリアに存在する通信装置に関
係なく第２のエリアを単位にデジタル伝送路の所定タイ
ムスロットを割付けると共に、そのタイムスロットに第
２のエリア内のいずれかの通信装置を指定する装置識別
情報が挿入されるビットを設け、少なくとも第１のエリ
アにはタイムスロットに装置識別情報を挿入する装置識
別情報設定手段を設けると共に、第２のエリアにはタイ
ムスロットに挿入されている装置識別情報を検出してい
ずれかの通信装置を通信可能とさせる識別情報検出手段
とを設けたので、２個のエリア間のデジタル伝送路内の
タイムスロットの収容効率を向上できると共に、各エリ
アでのハード量を小さくできるようになる。

【図面の簡単な説明】

【図１】実施例の構成を示すブロック図である。

【図２】従来の構成を示すブロック図である。

【図３】従来のタイムスロットの割付け例を示す説明図
である。

【図４】実施例のタイムスロットの割付け例を示す説明
図である。

【符号の説明】

ＡＲ１、ＡＲ２…エリア、１０…エリアＡＲ１内の通信
装置、１６…相手装置指定ビット保持部、２０…エリア
ＡＲ１内のデジタル変換装置、３０、４０…エリアＡＲ
２内の通信装置、５０…エリアＡＲ２内のデジタル変換
装置、５７…受信装置識別回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 １個の通信装置を収容した第１のデジタ
   ル変換装置を有する第１のエリアと、複数の通信装置を
   収容した第２のデジタル変換装置に収容された第２のエ
   リアとがデジタル伝送路で接続され、上記第１のエリア
   における通信装置と上記第２のエリアのいずれかの通信
   装置とで通信を行なうデジタル通信方式において、 上記第２のエリアに存在する通信装置に関係なく上記第
   ２のエリアを単位に上記デジタル伝送路の所定タイムス
   ロットを割付けると共に、その所定タイムスロットに上
   記第２のエリア内のいずれかの通信装置を指定する装置
   識別情報が挿入されるビットを設け、 少なくとも上記第１のエリアには所定タイムスロットに
   装置識別情報を挿入する装置識別情報設定手段を設ける
   と共に、上記第２のエリアには所定タイムスロットに挿
   入されている装置識別情報を検出していずれかの通信装
   置を通信可能とさせる識別情報検出手段を設けたことを
   特徴とするデジタル通信方式。
2. 【請求項２】 上記第２のエリアに所定タイムスロット
   に装置識別情報を挿入する装置識別情報設定手段を設け
   ると共に、上記第１のエリアに所定タイムスロットに挿
   入されている装置識別情報を検出する識別情報検出手段
   とを設けたことを特徴とする請求項１に記載のデジタル
   通信方式。