JPH0680681B2 - Lateral transistor - Google Patents
Lateral transistorInfo
- Publication number
- JPH0680681B2 JPH0680681B2 JP63326468A JP32646888A JPH0680681B2 JP H0680681 B2 JPH0680681 B2 JP H0680681B2 JP 63326468 A JP63326468 A JP 63326468A JP 32646888 A JP32646888 A JP 32646888A JP H0680681 B2 JPH0680681 B2 JP H0680681B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- collector region
- wiring
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は，バイパーラモノリシックICにおける横方向ト
ランジスタに関する。TECHNICAL FIELD The present invention relates to a lateral transistor in a bi-para monolithic IC.
（従来の技術） バイパーラモノリシックICでは,PNP型のトランジスタと
して，電流が表面近傍を流れる横方向トランジスタが用
いられる。この横方向トランジスタでは，マルチコレク
タ構造が容易に実現し得ることから，例えば，第２図に
示す表面パターンが採用されている。この横方向トラン
ジスタの表面パターンは，円形状の第１コレクタ領域21
を中心に，第１ベース領域24aを介して環状のエミッタ
領域23が同心状に設けられており，さらに，該エミッタ
領域23の周囲に，第２ベース領域24bを介して環状の第
２コレクタ領域22が該エミッタ領域23とは同心状に設け
られている。第２コレクタ領域22の側方には，ベース電
流を取出すための直方体状のベース配線領域25が設けら
れている。(Prior Art) In a bipolar monolithic IC, a lateral transistor in which current flows near the surface is used as the PNP transistor. In this lateral transistor, for example, the surface pattern shown in FIG. 2 is adopted because a multicollector structure can be easily realized. The surface pattern of this lateral transistor is a circular first collector region 21.
A ring-shaped emitter region 23 is concentrically provided centering on the first base region 24a, and a ring-shaped second collector region is provided around the emitter region 23 via a second base region 24b. 22 is provided concentrically with the emitter region 23. On the side of the second collector region 22, a rectangular parallelepiped base wiring region 25 for extracting a base current is provided.
第１コレクタ領域21にはコレクタ配線26の一端が接続さ
れている。該コレクタ配線26はベース領域24a上，エミ
ッタ領域23上及びベース領域24b上を直線状に通って，
第２コレクタ領域22に接続されて，該第２コレクタ領域
22外へ延出している。また，エミッタ領域23にはエミッ
タ配線27の一端が接続されている。該エミッタ配線27
も，第２ベース領域24b及び第２コレクタ領域22上を通
って該第２コレクタ領域22外へ延出している。さらに，
ベース配線領域25にも，ベース配線28の一端が接続され
ている。One end of a collector wiring 26 is connected to the first collector region 21. The collector wiring 26 linearly passes over the base region 24a, the emitter region 23 and the base region 24b,
The second collector region 22 is connected to the second collector region 22.
22 It extends out. Further, one end of an emitter wiring 27 is connected to the emitter region 23. The emitter wiring 27
Also extends over the second base region 24b and the second collector region 22 to the outside of the second collector region 22. further,
One end of the base wiring 28 is also connected to the base wiring region 25.
（発明が解決しようとする課題） このような横方向トランジスタでは，第１コレクタ領域
21と第２コレクタ領域22とを電気的に接続するコレクタ
配線26が，第１および第２ベース領域24aおよび24b上
と，エミッタ領域23上とを通過しているため，エミッタ
領域23の電位が該コレクタ配線26の電位よりも高い場合
には，該コクレタ配線26の下方域に，不要な電流通路が
形成される。この現象は，通常,MOS反転と呼ばれ，トラ
ンジスタ特性を著しく低下させる。(Problems to be Solved by the Invention) In such a lateral transistor, the first collector region
Since the collector wiring 26 that electrically connects the second collector region 22 and the second collector region 22 passes over the first and second base regions 24a and 24b and the emitter region 23, the potential of the emitter region 23 is When the potential is higher than that of the collector wiring 26, an unnecessary current path is formed in the lower region of the collector wiring 26. This phenomenon is usually called MOS inversion, and significantly deteriorates the transistor characteristics.
本発明は，上記従来の問題を解決するものであり，その
目的は,MOS反転を防止することができる横方向トランジ
スタの表面パターンを提供することにある。The present invention solves the above-mentioned conventional problems, and an object thereof is to provide a surface pattern of a lateral transistor capable of preventing MOS inversion.
（課題を解決するための手段） 本発明の横方向トランジスタは，環状の第２コレクタ領
域と， 該第２コレクタ領域内に設けられた第１コレクタ領域
と，該第１コレクタ領域と第２コレクタ領域とを結合す
る第３コレクタ領域と，前記第１コレクタ領域と第２コ
レクタ領域とを電気的に接続すべく該第３コレクタ領域
上に設けられたコレクタ配線と，前記第１コレクタ領域
を第１のベース領域を介して取り囲むべく前記第２コレ
クタ領域の環状領域内に第２のベース領域を介して設け
られたエミッタ領域と，を具備してなり，そのことによ
り上記目的が達成される。(Means for Solving the Problem) A lateral transistor according to the present invention includes an annular second collector region, a first collector region provided in the second collector region, the first collector region and the second collector region. A third collector region for connecting the first collector region and the third collector region, a collector wiring provided on the third collector region for electrically connecting the first collector region and the second collector region, and the first collector region And an emitter region provided via the second base region in the annular region of the second collector region so as to be surrounded by the first base region, thereby achieving the above object.
（実施例） 以下に本発明を実施例について説明する。(Example) Hereinafter, the present invention will be described with reference to Examples.
本発明の横方向トランジスタは，第１図に示すように，
円形状の第１コレクタ領域11が設けられている。該第１
コレクタ11領域の周囲には，第１ベース領域14aを介し
て，該第１コレクタ領域11を同心状に取り囲む，一部が
開放された円環状のエミッタ領域13が設けられている。
該エミッタ13の周囲には，第２ベース領域14bを介し
て，該エミッタ領域13を同心状に囲む円環状の第２コレ
クタ領域12が設けられている。The lateral transistor of the present invention, as shown in FIG.
A circular first collector region 11 is provided. The first
Around the collector 11 region, a partially open annular emitter region 13 concentrically surrounding the first collector region 11 is provided via the first base region 14a.
An annular second collector region 12 concentrically surrounding the emitter region 13 is provided around the emitter 13 via a second base region 14b.
該第２コレクタ領域12と上記第１コレクタ領域11とは，
エミッタ領域13の開放部を通る第３コレクタ領域15にて
結合されている。該第３コレクタ15は，第１コレクタ領
域11との結合部が一定の幅であり，その部分から第２コ
クレタ領域12側になるに連れて幅寸法が大きくなってい
る。このように、第１コレクタ領域11と第２コレクタ領
域12とが第３コレクタ領域15で接続される構成であるた
め、第３コレクタ領域15へも図１の矢印に示すように電
流が流れてエミッタ効率がよくなり、かつ、コレクタ領
域内での抵抗値を小さくすることができる。The second collector region 12 and the first collector region 11 are
The third collector region 15 passing through the opening of the emitter region 13 is coupled. The third collector 15 has a constant width at the coupling portion with the first collector region 11, and the width dimension increases from that portion toward the second cochlear region 12 side. As described above, since the first collector region 11 and the second collector region 12 are connected by the third collector region 15, a current flows to the third collector region 15 as shown by the arrow in FIG. The emitter efficiency can be improved and the resistance value in the collector region can be reduced.
第１ベース領域14aと第２ベース領域14bは，エミッタ領
域13の開放部を介して連通している。The first base region 14a and the second base region 14b communicate with each other through the opening of the emitter region 13.
第２コレクタ領域12の側方には直方体状のベース配線領
域16が設けられている。該ベース配線領域16にはベース
電流を取り出すためのベース配線19の一端が接続されて
いる。A rectangular parallelepiped base wiring region 16 is provided on the side of the second collector region 12. One end of a base wiring 19 for extracting a base current is connected to the base wiring region 16.
第１コレクタ領域11にはコレクタ配線17の一端が接続さ
れている。該コクレタ配線17は，第３コレクタ領域13上
を直線状に配設されており，第２コレクタ領域12と電気
的に接続されて，該第２コレクタ領域12外へ延出されて
いる。One end of a collector wiring 17 is connected to the first collector region 11. The cochlear wiring 17 is linearly arranged on the third collector region 13, is electrically connected to the second collector region 12, and extends to the outside of the second collector region 12.
エミッタ領域13にはエミッタ配線18の一端が接続されて
いる。該エミッタ配線18は，上記コレクタ配線17に対し
て反対方向へ直線状に延びており，第２ベース領域14b
上及び第２コレクタ領域12上を通って，該第２コレクタ
領域12外へ延出している。One end of an emitter wiring 18 is connected to the emitter region 13. The emitter wiring 18 linearly extends in the opposite direction to the collector wiring 17, and has a second base region 14b.
It passes above and on the second collector region 12, and extends to the outside of the second collector region 12.
第１コレクタ領域11と第２コレクタ領域12とを電気的に
接続するコレクタ配線17は，このように，第１コレクタ
領域11と第２コレクタ領域12とを結合する第３コレクタ
領域15上に配設されているため，該コレクタ配線17はベ
ース領域上を通過せず,MOS反転が生じるおそれがない。The collector wiring 17 that electrically connects the first collector region 11 and the second collector region 12 is thus arranged on the third collector region 15 that connects the first collector region 11 and the second collector region 12. Since it is provided, the collector wiring 17 does not pass over the base region and MOS inversion does not occur.
（発明の効果） 本発明の横方向トランジスタは，このように，第１コレ
クタ領域と第２コレクタ領域を電気的に接続するコレク
タ配線間の下方が第３コレクタ領域になっているため,M
OS反転が生じるおそれがない。また、第１コレクタ領域
と第２コレクタ領域とが第３コレクタ領域で結合する構
成であるため、第３コレクタ領域に対しても電流が流れ
てエミッタ効率を良好にすることができ、かつコレクタ
領域内での抵抗値を小さくすることができる。その結
果，トランジスタ特性に優れた横方向トランジスタが得
られる。(Advantages of the Invention) In the lateral transistor of the present invention, the third collector region is formed below the collector wiring electrically connecting the first collector region and the second collector region, as described above.
There is no risk of OS inversion. Further, since the first collector region and the second collector region are coupled to each other in the third collector region, a current also flows to the third collector region, and the emitter efficiency can be improved, and the collector region can be improved. The internal resistance value can be reduced. As a result, a lateral transistor with excellent transistor characteristics can be obtained.
第１図は本発明の一例である横方向トランジスタの表面
パターン，第２図は従来の横方向トランジスタの表面パ
ターンである。 11…第１コレクタ領域,12…第２コレクタ領域,13…エミ
ッタ領域,14a,14b…ベース領域,15…第３コレクタ領域,
16…ベース配線領域,17…コレクタ配線,18…エミッタ配
線,19…ベース配線。FIG. 1 is a surface pattern of a lateral transistor which is an example of the present invention, and FIG. 2 is a surface pattern of a conventional lateral transistor. 11 ... First collector region, 12 ... Second collector region, 13 ... Emitter region, 14a, 14b ... Base region, 15 ... Third collector region,
16 ... Base wiring area, 17 ... Collector wiring, 18 ... Emitter wiring, 19 ... Base wiring.
Claims (1)
と， 該第１コレクタ領域と第２コレクタ領域とを結合する第
３コレクタ領域と， 前記第１コレクタ領域と第２コレクタ領域とを電気的に
接続すべく該第３コレクタ領域上に設けられたコレクタ
配線と， 前記第１コレクタ領域を第１のベース領域を介して取り
囲むべく前記第２コレクタ領域の環状領域内に第２のベ
ース領域を介して設けられたエミッタ領域と， を具備する横方向トランジスタ。1. A ring-shaped second collector region, a first collector region provided in the second collector region, a third collector region coupling the first collector region and the second collector region, and The collector wiring provided on the third collector region for electrically connecting the first collector region and the second collector region, and the second collector region for surrounding the first collector region via the first base region. A lateral transistor comprising: an emitter region provided in the annular region of the collector region via a second base region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326468A JPH0680681B2 (en) | 1988-12-23 | 1988-12-23 | Lateral transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326468A JPH0680681B2 (en) | 1988-12-23 | 1988-12-23 | Lateral transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170541A JPH02170541A (en) | 1990-07-02 |
| JPH0680681B2 true JPH0680681B2 (en) | 1994-10-12 |
Family
ID=18188146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326468A Expired - Fee Related JPH0680681B2 (en) | 1988-12-23 | 1988-12-23 | Lateral transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680681B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784169A (en) * | 1980-11-13 | 1982-05-26 | Nec Corp | Lateral transistor |
-
1988
- 1988-12-23 JP JP63326468A patent/JPH0680681B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02170541A (en) | 1990-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037144B2 (en) | ||
| US3751726A (en) | Semiconductor device employing darlington circuit | |
| JPH0680681B2 (en) | Lateral transistor | |
| JPS6237540B2 (en) | ||
| JPH0131707B2 (en) | ||
| JP2713461B2 (en) | Integrated current mirror circuit | |
| JPH0475371A (en) | Semiconductor integrated circuit | |
| JPS6211787B2 (en) | ||
| JPH04329665A (en) | Driving semiconductor integrated circuit device | |
| JPH0715134Y2 (en) | Semiconductor device | |
| JP2833913B2 (en) | Bipolar integrated circuit device | |
| JPH0528812Y2 (en) | ||
| JPS6239830B2 (en) | ||
| JPH087629Y2 (en) | Transistor | |
| JPS6116569A (en) | Semiconductor integrated circuit device | |
| JPH0342679Y2 (en) | ||
| JPH0313747B2 (en) | ||
| JPS59208868A (en) | Semiconductor integrated circuit device | |
| JPS61150229A (en) | Integrated circuit | |
| JPH01266762A (en) | Npn type switching transistor | |
| JPH0119271B2 (en) | ||
| JPH0638423B2 (en) | Semiconductor device | |
| JPS6083361A (en) | semiconductor equipment | |
| JPS60260153A (en) | Semiconductor device | |
| JPH0691194B2 (en) | Method for preventing parasitic effect of semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |