JPH0680681B2 - 横方向トランジスタ - Google Patents
横方向トランジスタInfo
- Publication number
- JPH0680681B2 JPH0680681B2 JP63326468A JP32646888A JPH0680681B2 JP H0680681 B2 JPH0680681 B2 JP H0680681B2 JP 63326468 A JP63326468 A JP 63326468A JP 32646888 A JP32646888 A JP 32646888A JP H0680681 B2 JPH0680681 B2 JP H0680681B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- collector region
- wiring
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は，バイパーラモノリシックICにおける横方向ト
ランジスタに関する。
ランジスタに関する。
（従来の技術） バイパーラモノリシックICでは,PNP型のトランジスタと
して，電流が表面近傍を流れる横方向トランジスタが用
いられる。この横方向トランジスタでは，マルチコレク
タ構造が容易に実現し得ることから，例えば，第２図に
示す表面パターンが採用されている。この横方向トラン
ジスタの表面パターンは，円形状の第１コレクタ領域21
を中心に，第１ベース領域24aを介して環状のエミッタ
領域23が同心状に設けられており，さらに，該エミッタ
領域23の周囲に，第２ベース領域24bを介して環状の第
２コレクタ領域22が該エミッタ領域23とは同心状に設け
られている。第２コレクタ領域22の側方には，ベース電
流を取出すための直方体状のベース配線領域25が設けら
れている。
して，電流が表面近傍を流れる横方向トランジスタが用
いられる。この横方向トランジスタでは，マルチコレク
タ構造が容易に実現し得ることから，例えば，第２図に
示す表面パターンが採用されている。この横方向トラン
ジスタの表面パターンは，円形状の第１コレクタ領域21
を中心に，第１ベース領域24aを介して環状のエミッタ
領域23が同心状に設けられており，さらに，該エミッタ
領域23の周囲に，第２ベース領域24bを介して環状の第
２コレクタ領域22が該エミッタ領域23とは同心状に設け
られている。第２コレクタ領域22の側方には，ベース電
流を取出すための直方体状のベース配線領域25が設けら
れている。
第１コレクタ領域21にはコレクタ配線26の一端が接続さ
れている。該コレクタ配線26はベース領域24a上，エミ
ッタ領域23上及びベース領域24b上を直線状に通って，
第２コレクタ領域22に接続されて，該第２コレクタ領域
22外へ延出している。また，エミッタ領域23にはエミッ
タ配線27の一端が接続されている。該エミッタ配線27
も，第２ベース領域24b及び第２コレクタ領域22上を通
って該第２コレクタ領域22外へ延出している。さらに，
ベース配線領域25にも，ベース配線28の一端が接続され
ている。
れている。該コレクタ配線26はベース領域24a上，エミ
ッタ領域23上及びベース領域24b上を直線状に通って，
第２コレクタ領域22に接続されて，該第２コレクタ領域
22外へ延出している。また，エミッタ領域23にはエミッ
タ配線27の一端が接続されている。該エミッタ配線27
も，第２ベース領域24b及び第２コレクタ領域22上を通
って該第２コレクタ領域22外へ延出している。さらに，
ベース配線領域25にも，ベース配線28の一端が接続され
ている。
（発明が解決しようとする課題） このような横方向トランジスタでは，第１コレクタ領域
21と第２コレクタ領域22とを電気的に接続するコレクタ
配線26が，第１および第２ベース領域24aおよび24b上
と，エミッタ領域23上とを通過しているため，エミッタ
領域23の電位が該コレクタ配線26の電位よりも高い場合
には，該コクレタ配線26の下方域に，不要な電流通路が
形成される。この現象は，通常,MOS反転と呼ばれ，トラ
ンジスタ特性を著しく低下させる。
21と第２コレクタ領域22とを電気的に接続するコレクタ
配線26が，第１および第２ベース領域24aおよび24b上
と，エミッタ領域23上とを通過しているため，エミッタ
領域23の電位が該コレクタ配線26の電位よりも高い場合
には，該コクレタ配線26の下方域に，不要な電流通路が
形成される。この現象は，通常,MOS反転と呼ばれ，トラ
ンジスタ特性を著しく低下させる。
本発明は，上記従来の問題を解決するものであり，その
目的は,MOS反転を防止することができる横方向トランジ
スタの表面パターンを提供することにある。
目的は,MOS反転を防止することができる横方向トランジ
スタの表面パターンを提供することにある。
（課題を解決するための手段） 本発明の横方向トランジスタは，環状の第２コレクタ領
域と， 該第２コレクタ領域内に設けられた第１コレクタ領域
と，該第１コレクタ領域と第２コレクタ領域とを結合す
る第３コレクタ領域と，前記第１コレクタ領域と第２コ
レクタ領域とを電気的に接続すべく該第３コレクタ領域
上に設けられたコレクタ配線と，前記第１コレクタ領域
を第１のベース領域を介して取り囲むべく前記第２コレ
クタ領域の環状領域内に第２のベース領域を介して設け
られたエミッタ領域と，を具備してなり，そのことによ
り上記目的が達成される。
域と， 該第２コレクタ領域内に設けられた第１コレクタ領域
と，該第１コレクタ領域と第２コレクタ領域とを結合す
る第３コレクタ領域と，前記第１コレクタ領域と第２コ
レクタ領域とを電気的に接続すべく該第３コレクタ領域
上に設けられたコレクタ配線と，前記第１コレクタ領域
を第１のベース領域を介して取り囲むべく前記第２コレ
クタ領域の環状領域内に第２のベース領域を介して設け
られたエミッタ領域と，を具備してなり，そのことによ
り上記目的が達成される。
（実施例） 以下に本発明を実施例について説明する。
本発明の横方向トランジスタは，第１図に示すように，
円形状の第１コレクタ領域11が設けられている。該第１
コレクタ11領域の周囲には，第１ベース領域14aを介し
て，該第１コレクタ領域11を同心状に取り囲む，一部が
開放された円環状のエミッタ領域13が設けられている。
該エミッタ13の周囲には，第２ベース領域14bを介し
て，該エミッタ領域13を同心状に囲む円環状の第２コレ
クタ領域12が設けられている。
円形状の第１コレクタ領域11が設けられている。該第１
コレクタ11領域の周囲には，第１ベース領域14aを介し
て，該第１コレクタ領域11を同心状に取り囲む，一部が
開放された円環状のエミッタ領域13が設けられている。
該エミッタ13の周囲には，第２ベース領域14bを介し
て，該エミッタ領域13を同心状に囲む円環状の第２コレ
クタ領域12が設けられている。
該第２コレクタ領域12と上記第１コレクタ領域11とは，
エミッタ領域13の開放部を通る第３コレクタ領域15にて
結合されている。該第３コレクタ15は，第１コレクタ領
域11との結合部が一定の幅であり，その部分から第２コ
クレタ領域12側になるに連れて幅寸法が大きくなってい
る。このように、第１コレクタ領域11と第２コレクタ領
域12とが第３コレクタ領域15で接続される構成であるた
め、第３コレクタ領域15へも図１の矢印に示すように電
流が流れてエミッタ効率がよくなり、かつ、コレクタ領
域内での抵抗値を小さくすることができる。
エミッタ領域13の開放部を通る第３コレクタ領域15にて
結合されている。該第３コレクタ15は，第１コレクタ領
域11との結合部が一定の幅であり，その部分から第２コ
クレタ領域12側になるに連れて幅寸法が大きくなってい
る。このように、第１コレクタ領域11と第２コレクタ領
域12とが第３コレクタ領域15で接続される構成であるた
め、第３コレクタ領域15へも図１の矢印に示すように電
流が流れてエミッタ効率がよくなり、かつ、コレクタ領
域内での抵抗値を小さくすることができる。
第１ベース領域14aと第２ベース領域14bは，エミッタ領
域13の開放部を介して連通している。
域13の開放部を介して連通している。
第２コレクタ領域12の側方には直方体状のベース配線領
域16が設けられている。該ベース配線領域16にはベース
電流を取り出すためのベース配線19の一端が接続されて
いる。
域16が設けられている。該ベース配線領域16にはベース
電流を取り出すためのベース配線19の一端が接続されて
いる。
第１コレクタ領域11にはコレクタ配線17の一端が接続さ
れている。該コクレタ配線17は，第３コレクタ領域13上
を直線状に配設されており，第２コレクタ領域12と電気
的に接続されて，該第２コレクタ領域12外へ延出されて
いる。
れている。該コクレタ配線17は，第３コレクタ領域13上
を直線状に配設されており，第２コレクタ領域12と電気
的に接続されて，該第２コレクタ領域12外へ延出されて
いる。
エミッタ領域13にはエミッタ配線18の一端が接続されて
いる。該エミッタ配線18は，上記コレクタ配線17に対し
て反対方向へ直線状に延びており，第２ベース領域14b
上及び第２コレクタ領域12上を通って，該第２コレクタ
領域12外へ延出している。
いる。該エミッタ配線18は，上記コレクタ配線17に対し
て反対方向へ直線状に延びており，第２ベース領域14b
上及び第２コレクタ領域12上を通って，該第２コレクタ
領域12外へ延出している。
第１コレクタ領域11と第２コレクタ領域12とを電気的に
接続するコレクタ配線17は，このように，第１コレクタ
領域11と第２コレクタ領域12とを結合する第３コレクタ
領域15上に配設されているため，該コレクタ配線17はベ
ース領域上を通過せず,MOS反転が生じるおそれがない。
接続するコレクタ配線17は，このように，第１コレクタ
領域11と第２コレクタ領域12とを結合する第３コレクタ
領域15上に配設されているため，該コレクタ配線17はベ
ース領域上を通過せず,MOS反転が生じるおそれがない。
（発明の効果） 本発明の横方向トランジスタは，このように，第１コレ
クタ領域と第２コレクタ領域を電気的に接続するコレク
タ配線間の下方が第３コレクタ領域になっているため,M
OS反転が生じるおそれがない。また、第１コレクタ領域
と第２コレクタ領域とが第３コレクタ領域で結合する構
成であるため、第３コレクタ領域に対しても電流が流れ
てエミッタ効率を良好にすることができ、かつコレクタ
領域内での抵抗値を小さくすることができる。その結
果，トランジスタ特性に優れた横方向トランジスタが得
られる。
クタ領域と第２コレクタ領域を電気的に接続するコレク
タ配線間の下方が第３コレクタ領域になっているため,M
OS反転が生じるおそれがない。また、第１コレクタ領域
と第２コレクタ領域とが第３コレクタ領域で結合する構
成であるため、第３コレクタ領域に対しても電流が流れ
てエミッタ効率を良好にすることができ、かつコレクタ
領域内での抵抗値を小さくすることができる。その結
果，トランジスタ特性に優れた横方向トランジスタが得
られる。
第１図は本発明の一例である横方向トランジスタの表面
パターン，第２図は従来の横方向トランジスタの表面パ
ターンである。 11…第１コレクタ領域,12…第２コレクタ領域,13…エミ
ッタ領域,14a,14b…ベース領域,15…第３コレクタ領域,
16…ベース配線領域,17…コレクタ配線,18…エミッタ配
線,19…ベース配線。
パターン，第２図は従来の横方向トランジスタの表面パ
ターンである。 11…第１コレクタ領域,12…第２コレクタ領域,13…エミ
ッタ領域,14a,14b…ベース領域,15…第３コレクタ領域,
16…ベース配線領域,17…コレクタ配線,18…エミッタ配
線,19…ベース配線。
Claims (1)
- 【請求項１】環状の第２コレクタ領域と， 該第２コレクタ領域内に設けられた第１コレクタ領域
と， 該第１コレクタ領域と第２コレクタ領域とを結合する第
３コレクタ領域と， 前記第１コレクタ領域と第２コレクタ領域とを電気的に
接続すべく該第３コレクタ領域上に設けられたコレクタ
配線と， 前記第１コレクタ領域を第１のベース領域を介して取り
囲むべく前記第２コレクタ領域の環状領域内に第２のベ
ース領域を介して設けられたエミッタ領域と， を具備する横方向トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326468A JPH0680681B2 (ja) | 1988-12-23 | 1988-12-23 | 横方向トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63326468A JPH0680681B2 (ja) | 1988-12-23 | 1988-12-23 | 横方向トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02170541A JPH02170541A (ja) | 1990-07-02 |
| JPH0680681B2 true JPH0680681B2 (ja) | 1994-10-12 |
Family
ID=18188146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63326468A Expired - Fee Related JPH0680681B2 (ja) | 1988-12-23 | 1988-12-23 | 横方向トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680681B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784169A (en) * | 1980-11-13 | 1982-05-26 | Nec Corp | Lateral transistor |
-
1988
- 1988-12-23 JP JP63326468A patent/JPH0680681B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02170541A (ja) | 1990-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037144B2 (ja) | ||
| US3751726A (en) | Semiconductor device employing darlington circuit | |
| JPH0680681B2 (ja) | 横方向トランジスタ | |
| JPS6237540B2 (ja) | ||
| JPH0131707B2 (ja) | ||
| JP2713461B2 (ja) | 集積電流ミラー回路 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JPS6211787B2 (ja) | ||
| JPH04329665A (ja) | 駆動用半導体集積回路装置 | |
| JPH0715134Y2 (ja) | 半導体装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPS6239830B2 (ja) | ||
| JPH0240922A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPH0342679Y2 (ja) | ||
| JPH0313747B2 (ja) | ||
| JPS59208868A (ja) | 半導体集積回路装置 | |
| JPH01266762A (ja) | Ｎｐｎ型スイッチング・トランジスタ | |
| JPH0119271B2 (ja) | ||
| JPH0638423B2 (ja) | 半導体装置 | |
| JPS6083361A (ja) | 半導体装置 | |
| JPH0691194B2 (ja) | 半導体集積回路の寄生効果防止方法 | |
| JPH03283433A (ja) | 半導体集積回路 | |
| JPS589588B2 (ja) | コウソクドモノリシツク ダ−リントン トランジスタ | |
| JPH0313755B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |